Pileus Git - ~andy/linux/blob - arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50 #include <linux/tboot.h>
  51 #include <linux/stackprotector.h>
  52 #include <linux/gfp.h>
  53 #include <linux/cpuidle.h>
  54
  55 #include <asm/acpi.h>
  56 #include <asm/desc.h>
  57 #include <asm/nmi.h>
  58 #include <asm/irq.h>
  59 #include <asm/idle.h>
  60 #include <asm/realmode.h>
  61 #include <asm/cpu.h>
  62 #include <asm/numa.h>
  63 #include <asm/pgtable.h>
  64 #include <asm/tlbflush.h>
  65 #include <asm/mtrr.h>
  66 #include <asm/mwait.h>
  67 #include <asm/apic.h>
  68 #include <asm/io_apic.h>
  69 #include <asm/setup.h>
  70 #include <asm/uv/uv.h>
  71 #include <linux/mc146818rtc.h>
  72
  73 #include <asm/smpboot_hooks.h>
  74 #include <asm/i8259.h>
  75
  76 #include <asm/realmode.h>
  77
  78 /* State of each CPU */
  79 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  80
  81 #ifdef CONFIG_HOTPLUG_CPU
  82 /*
  83  * We need this for trampoline_base protection from concurrent accesses when
  84  * off- and onlining cores wildly.
  85  */
  86 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
  87
  88 void cpu_hotplug_driver_lock(void)
  89 {
  90         mutex_lock(&x86_cpu_hotplug_driver_mutex);
  91 }
  92
  93 void cpu_hotplug_driver_unlock(void)
  94 {
  95         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
  96 }
  97
  98 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
  99 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
 100 #endif
 101
 102 /* Number of siblings per CPU package */
 103 int smp_num_siblings = 1;
 104 EXPORT_SYMBOL(smp_num_siblings);
 105
 106 /* Last level cache ID of each logical CPU */
 107 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 108
 109 /* representing HT siblings of each logical CPU */
 110 DEFINE_PER_CPU(cpumask_var_t, cpu_sibling_map);
 111 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 112
 113 /* representing HT and core siblings of each logical CPU */
 114 DEFINE_PER_CPU(cpumask_var_t, cpu_core_map);
 115 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 116
 117 DEFINE_PER_CPU(cpumask_var_t, cpu_llc_shared_map);
 118
 119 /* Per CPU bogomips and other parameters */
 120 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 121 EXPORT_PER_CPU_SYMBOL(cpu_info);
 122
 123 atomic_t init_deasserted;
 124
 125 /*
 126  * Report back to the Boot Processor.
 127  * Running on AP.
 128  */
 129 static void __cpuinit smp_callin(void)
 130 {
 131         int cpuid, phys_id;
 132         unsigned long timeout;
 133
 134         /*
 135          * If waken up by an INIT in an 82489DX configuration
 136          * we may get here before an INIT-deassert IPI reaches
 137          * our local APIC.  We have to wait for the IPI or we'll
 138          * lock up on an APIC access.
 139          */
 140         if (apic->wait_for_init_deassert)
 141                 apic->wait_for_init_deassert(&init_deasserted);
 142
 143         /*
 144          * (This works even if the APIC is not enabled.)
 145          */
 146         phys_id = read_apic_id();
 147         cpuid = smp_processor_id();
 148         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 149                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 150                                         phys_id, cpuid);
 151         }
 152         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 153
 154         /*
 155          * STARTUP IPIs are fragile beasts as they might sometimes
 156          * trigger some glue motherboard logic. Complete APIC bus
 157          * silence for 1 second, this overestimates the time the
 158          * boot CPU is spending to send the up to 2 STARTUP IPIs
 159          * by a factor of two. This should be enough.
 160          */
 161
 162         /*
 163          * Waiting 2s total for startup (udelay is not yet working)
 164          */
 165         timeout = jiffies + 2*HZ;
 166         while (time_before(jiffies, timeout)) {
 167                 /*
 168                  * Has the boot CPU finished it's STARTUP sequence?
 169                  */
 170                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 171                         break;
 172                 cpu_relax();
 173         }
 174
 175         if (!time_before(jiffies, timeout)) {
 176                 panic("%s: CPU%d started up but did not get a callout!\n",
 177                       __func__, cpuid);
 178         }
 179
 180         /*
 181          * the boot CPU has finished the init stage and is spinning
 182          * on callin_map until we finish. We are free to set up this
 183          * CPU, first the APIC. (this is probably redundant on most
 184          * boards)
 185          */
 186
 187         pr_debug("CALLIN, before setup_local_APIC().\n");
 188         if (apic->smp_callin_clear_local_apic)
 189                 apic->smp_callin_clear_local_apic();
 190         setup_local_APIC();
 191         end_local_APIC_setup();
 192
 193         /*
 194          * Need to setup vector mappings before we enable interrupts.
 195          */
 196         setup_vector_irq(smp_processor_id());
 197
 198         /*
 199          * Save our processor parameters. Note: this information
 200          * is needed for clock calibration.
 201          */
 202         smp_store_cpu_info(cpuid);
 203
 204         /*
 205          * Get our bogomips.
 206          * Update loops_per_jiffy in cpu_data. Previous call to
 207          * smp_store_cpu_info() stored a value that is close but not as
 208          * accurate as the value just calculated.
 209          */
 210         calibrate_delay();
 211         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 212         pr_debug("Stack at about %p\n", &cpuid);
 213
 214         /*
 215          * This must be done before setting cpu_online_mask
 216          * or calling notify_cpu_starting.
 217          */
 218         set_cpu_sibling_map(raw_smp_processor_id());
 219         wmb();
 220
 221         notify_cpu_starting(cpuid);
 222
 223         /*
 224          * Allow the master to continue.
 225          */
 226         cpumask_set_cpu(cpuid, cpu_callin_mask);
 227 }
 228
 229 /*
 230  * Activate a secondary processor.
 231  */
 232 notrace static void __cpuinit start_secondary(void *unused)
 233 {
 234         /*
 235          * Don't put *anything* before cpu_init(), SMP booting is too
 236          * fragile that we want to limit the things done here to the
 237          * most necessary things.
 238          */
 239         cpu_init();
 240         x86_cpuinit.early_percpu_clock_init();
 241         preempt_disable();
 242         smp_callin();
 243
 244 #ifdef CONFIG_X86_32
 245         /* switch away from the initial page table */
 246         load_cr3(swapper_pg_dir);
 247         __flush_tlb_all();
 248 #endif
 249
 250         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 251         barrier();
 252         /*
 253          * Check TSC synchronization with the BP:
 254          */
 255         check_tsc_sync_target();
 256
 257         /*
 258          * We need to hold vector_lock so there the set of online cpus
 259          * does not change while we are assigning vectors to cpus.  Holding
 260          * this lock ensures we don't half assign or remove an irq from a cpu.
 261          */
 262         lock_vector_lock();
 263         set_cpu_online(smp_processor_id(), true);
 264         unlock_vector_lock();
 265         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 266         x86_platform.nmi_init();
 267
 268         /* enable local interrupts */
 269         local_irq_enable();
 270
 271         /* to prevent fake stack check failure in clock setup */
 272         boot_init_stack_canary();
 273
 274         x86_cpuinit.setup_percpu_clockev();
 275
 276         wmb();
 277         cpu_idle();
 278 }
 279
 280 /*
 281  * The bootstrap kernel entry code has set these up. Save them for
 282  * a given CPU
 283  */
 284
 285 void __cpuinit smp_store_cpu_info(int id)
 286 {
 287         struct cpuinfo_x86 *c = &cpu_data(id);
 288
 289         *c = boot_cpu_data;
 290         c->cpu_index = id;
 291         if (id != 0)
 292                 identify_secondary_cpu(c);
 293 }
 294
 295 static bool __cpuinit
 296 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 297 {
 298         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 299
 300         return !WARN_ONCE(cpu_to_node(cpu1) != cpu_to_node(cpu2),
 301                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 302                 "[node: %d != %d]. Ignoring dependency.\n",
 303                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 304 }
 305
 306 #define link_mask(_m, c1, c2)                                           \
 307 do {                                                                    \
 308         cpumask_set_cpu((c1), cpu_##_m##_mask(c2));                     \
 309         cpumask_set_cpu((c2), cpu_##_m##_mask(c1));                     \
 310 } while (0)
 311
 312 static bool __cpuinit match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 313 {
 314         if (cpu_has(c, X86_FEATURE_TOPOEXT)) {
 315                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 316
 317                 if (c->phys_proc_id == o->phys_proc_id &&
 318                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2) &&
 319                     c->compute_unit_id == o->compute_unit_id)
 320                         return topology_sane(c, o, "smt");
 321
 322         } else if (c->phys_proc_id == o->phys_proc_id &&
 323                    c->cpu_core_id == o->cpu_core_id) {
 324                 return topology_sane(c, o, "smt");
 325         }
 326
 327         return false;
 328 }
 329
 330 static bool __cpuinit match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 331 {
 332         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 333
 334         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
 335             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
 336                 return topology_sane(c, o, "llc");
 337
 338         return false;
 339 }
 340
 341 static bool __cpuinit match_mc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 342 {
 343         if (c->phys_proc_id == o->phys_proc_id) {
 344                 if (cpu_has(c, X86_FEATURE_AMD_DCM))
 345                         return true;
 346
 347                 return topology_sane(c, o, "mc");
 348         }
 349         return false;
 350 }
 351
 352 void __cpuinit set_cpu_sibling_map(int cpu)
 353 {
 354         bool has_mc = boot_cpu_data.x86_max_cores > 1;
 355         bool has_smt = smp_num_siblings > 1;
 356         struct cpuinfo_x86 *c = &cpu_data(cpu);
 357         struct cpuinfo_x86 *o;
 358         int i;
 359
 360         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 361
 362         if (!has_smt && !has_mc) {
 363                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 364                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 365                 cpumask_set_cpu(cpu, cpu_core_mask(cpu));
 366                 c->booted_cores = 1;
 367                 return;
 368         }
 369
 370         for_each_cpu(i, cpu_sibling_setup_mask) {
 371                 o = &cpu_data(i);
 372
 373                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 374                         link_mask(sibling, cpu, i);
 375
 376                 if ((i == cpu) || (has_mc && match_llc(c, o)))
 377                         link_mask(llc_shared, cpu, i);
 378
 379         }
 380
 381         /*
 382          * This needs a separate iteration over the cpus because we rely on all
 383          * cpu_sibling_mask links to be set-up.
 384          */
 385         for_each_cpu(i, cpu_sibling_setup_mask) {
 386                 o = &cpu_data(i);
 387
 388                 if ((i == cpu) || (has_mc && match_mc(c, o))) {
 389                         link_mask(core, cpu, i);
 390
 391                         /*
 392                          *  Does this new cpu bringup a new core?
 393                          */
 394                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 395                                 /*
 396                                  * for each core in package, increment
 397                                  * the booted_cores for this new cpu
 398                                  */
 399                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 400                                         c->booted_cores++;
 401                                 /*
 402                                  * increment the core count for all
 403                                  * the other cpus in this package
 404                                  */
 405                                 if (i != cpu)
 406                                         cpu_data(i).booted_cores++;
 407                         } else if (i != cpu && !c->booted_cores)
 408                                 c->booted_cores = cpu_data(i).booted_cores;
 409                 }
 410         }
 411 }
 412
 413 /* maps the cpu to the sched domain representing multi-core */
 414 const struct cpumask *cpu_coregroup_mask(int cpu)
 415 {
 416         return cpu_llc_shared_mask(cpu);
 417 }
 418
 419 static void impress_friends(void)
 420 {
 421         int cpu;
 422         unsigned long bogosum = 0;
 423         /*
 424          * Allow the user to impress friends.
 425          */
 426         pr_debug("Before bogomips.\n");
 427         for_each_possible_cpu(cpu)
 428                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 429                         bogosum += cpu_data(cpu).loops_per_jiffy;
 430         printk(KERN_INFO
 431                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 432                 num_online_cpus(),
 433                 bogosum/(500000/HZ),
 434                 (bogosum/(5000/HZ))%100);
 435
 436         pr_debug("Before bogocount - setting activated=1.\n");
 437 }
 438
 439 void __inquire_remote_apic(int apicid)
 440 {
 441         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 442         const char * const names[] = { "ID", "VERSION", "SPIV" };
 443         int timeout;
 444         u32 status;
 445
 446         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 447
 448         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 449                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 450
 451                 /*
 452                  * Wait for idle.
 453                  */
 454                 status = safe_apic_wait_icr_idle();
 455                 if (status)
 456                         printk(KERN_CONT
 457                                "a previous APIC delivery may have failed\n");
 458
 459                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 460
 461                 timeout = 0;
 462                 do {
 463                         udelay(100);
 464                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 465                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 466
 467                 switch (status) {
 468                 case APIC_ICR_RR_VALID:
 469                         status = apic_read(APIC_RRR);
 470                         printk(KERN_CONT "%08x\n", status);
 471                         break;
 472                 default:
 473                         printk(KERN_CONT "failed\n");
 474                 }
 475         }
 476 }
 477
 478 /*
 479  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 480  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 481  * won't ... remember to clear down the APIC, etc later.
 482  */
 483 int __cpuinit
 484 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 485 {
 486         unsigned long send_status, accept_status = 0;
 487         int maxlvt;
 488
 489         /* Target chip */
 490         /* Boot on the stack */
 491         /* Kick the second */
 492         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
 493
 494         pr_debug("Waiting for send to finish...\n");
 495         send_status = safe_apic_wait_icr_idle();
 496
 497         /*
 498          * Give the other CPU some time to accept the IPI.
 499          */
 500         udelay(200);
 501         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 502                 maxlvt = lapic_get_maxlvt();
 503                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 504                         apic_write(APIC_ESR, 0);
 505                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 506         }
 507         pr_debug("NMI sent.\n");
 508
 509         if (send_status)
 510                 printk(KERN_ERR "APIC never delivered???\n");
 511         if (accept_status)
 512                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 513
 514         return (send_status | accept_status);
 515 }
 516
 517 static int __cpuinit
 518 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 519 {
 520         unsigned long send_status, accept_status = 0;
 521         int maxlvt, num_starts, j;
 522
 523         maxlvt = lapic_get_maxlvt();
 524
 525         /*
 526          * Be paranoid about clearing APIC errors.
 527          */
 528         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 529                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 530                         apic_write(APIC_ESR, 0);
 531                 apic_read(APIC_ESR);
 532         }
 533
 534         pr_debug("Asserting INIT.\n");
 535
 536         /*
 537          * Turn INIT on target chip
 538          */
 539         /*
 540          * Send IPI
 541          */
 542         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 543                        phys_apicid);
 544
 545         pr_debug("Waiting for send to finish...\n");
 546         send_status = safe_apic_wait_icr_idle();
 547
 548         mdelay(10);
 549
 550         pr_debug("Deasserting INIT.\n");
 551
 552         /* Target chip */
 553         /* Send IPI */
 554         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 555
 556         pr_debug("Waiting for send to finish...\n");
 557         send_status = safe_apic_wait_icr_idle();
 558
 559         mb();
 560         atomic_set(&init_deasserted, 1);
 561
 562         /*
 563          * Should we send STARTUP IPIs ?
 564          *
 565          * Determine this based on the APIC version.
 566          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 567          */
 568         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 569                 num_starts = 2;
 570         else
 571                 num_starts = 0;
 572
 573         /*
 574          * Paravirt / VMI wants a startup IPI hook here to set up the
 575          * target processor state.
 576          */
 577         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 578                          stack_start);
 579
 580         /*
 581          * Run STARTUP IPI loop.
 582          */
 583         pr_debug("#startup loops: %d.\n", num_starts);
 584
 585         for (j = 1; j <= num_starts; j++) {
 586                 pr_debug("Sending STARTUP #%d.\n", j);
 587                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 588                         apic_write(APIC_ESR, 0);
 589                 apic_read(APIC_ESR);
 590                 pr_debug("After apic_write.\n");
 591
 592                 /*
 593                  * STARTUP IPI
 594                  */
 595
 596                 /* Target chip */
 597                 /* Boot on the stack */
 598                 /* Kick the second */
 599                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 600                                phys_apicid);
 601
 602                 /*
 603                  * Give the other CPU some time to accept the IPI.
 604                  */
 605                 udelay(300);
 606
 607                 pr_debug("Startup point 1.\n");
 608
 609                 pr_debug("Waiting for send to finish...\n");
 610                 send_status = safe_apic_wait_icr_idle();
 611
 612                 /*
 613                  * Give the other CPU some time to accept the IPI.
 614                  */
 615                 udelay(200);
 616                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 617                         apic_write(APIC_ESR, 0);
 618                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 619                 if (send_status || accept_status)
 620                         break;
 621         }
 622         pr_debug("After Startup.\n");
 623
 624         if (send_status)
 625                 printk(KERN_ERR "APIC never delivered???\n");
 626         if (accept_status)
 627                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 628
 629         return (send_status | accept_status);
 630 }
 631
 632 /* reduce the number of lines printed when booting a large cpu count system */
 633 static void __cpuinit announce_cpu(int cpu, int apicid)
 634 {
 635         static int current_node = -1;
 636         int node = early_cpu_to_node(cpu);
 637
 638         if (system_state == SYSTEM_BOOTING) {
 639                 if (node != current_node) {
 640                         if (current_node > (-1))
 641                                 pr_cont(" Ok.\n");
 642                         current_node = node;
 643                         pr_info("Booting Node %3d, Processors ", node);
 644                 }
 645                 pr_cont(" #%d%s", cpu, cpu == (nr_cpu_ids - 1) ? " Ok.\n" : "");
 646                 return;
 647         } else
 648                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 649                         node, cpu, apicid);
 650 }
 651
 652 /*
 653  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 654  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 655  * Returns zero if CPU booted OK, else error code from
 656  * ->wakeup_secondary_cpu.
 657  */
 658 static int __cpuinit do_boot_cpu(int apicid, int cpu, struct task_struct *idle)
 659 {
 660         volatile u32 *trampoline_status =
 661                 (volatile u32 *) __va(real_mode_header->trampoline_status);
 662         /* start_ip had better be page-aligned! */
 663         unsigned long start_ip = real_mode_header->trampoline_start;
 664
 665         unsigned long boot_error = 0;
 666         int timeout;
 667
 668         alternatives_smp_switch(1);
 669
 670         idle->thread.sp = (unsigned long) (((struct pt_regs *)
 671                           (THREAD_SIZE +  task_stack_page(idle))) - 1);
 672         per_cpu(current_task, cpu) = idle;
 673
 674 #ifdef CONFIG_X86_32
 675         /* Stack for startup_32 can be just as for start_secondary onwards */
 676         irq_ctx_init(cpu);
 677 #else
 678         clear_tsk_thread_flag(idle, TIF_FORK);
 679         initial_gs = per_cpu_offset(cpu);
 680         per_cpu(kernel_stack, cpu) =
 681                 (unsigned long)task_stack_page(idle) -
 682                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 683 #endif
 684         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 685         initial_code = (unsigned long)start_secondary;
 686         stack_start  = idle->thread.sp;
 687
 688         /* So we see what's up */
 689         announce_cpu(cpu, apicid);
 690
 691         /*
 692          * This grunge runs the startup process for
 693          * the targeted processor.
 694          */
 695
 696         atomic_set(&init_deasserted, 0);
 697
 698         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 699
 700                 pr_debug("Setting warm reset code and vector.\n");
 701
 702                 smpboot_setup_warm_reset_vector(start_ip);
 703                 /*
 704                  * Be paranoid about clearing APIC errors.
 705                 */
 706                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 707                         apic_write(APIC_ESR, 0);
 708                         apic_read(APIC_ESR);
 709                 }
 710         }
 711
 712         /*
 713          * Kick the secondary CPU. Use the method in the APIC driver
 714          * if it's defined - or use an INIT boot APIC message otherwise:
 715          */
 716         if (apic->wakeup_secondary_cpu)
 717                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 718         else
 719                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 720
 721         if (!boot_error) {
 722                 /*
 723                  * allow APs to start initializing.
 724                  */
 725                 pr_debug("Before Callout %d.\n", cpu);
 726                 cpumask_set_cpu(cpu, cpu_callout_mask);
 727                 pr_debug("After Callout %d.\n", cpu);
 728
 729                 /*
 730                  * Wait 5s total for a response
 731                  */
 732                 for (timeout = 0; timeout < 50000; timeout++) {
 733                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 734                                 break;  /* It has booted */
 735                         udelay(100);
 736                         /*
 737                          * Allow other tasks to run while we wait for the
 738                          * AP to come online. This also gives a chance
 739                          * for the MTRR work(triggered by the AP coming online)
 740                          * to be completed in the stop machine context.
 741                          */
 742                         schedule();
 743                 }
 744
 745                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 746                         print_cpu_msr(&cpu_data(cpu));
 747                         pr_debug("CPU%d: has booted.\n", cpu);
 748                 } else {
 749                         boot_error = 1;
 750                         if (*trampoline_status == 0xA5A5A5A5)
 751                                 /* trampoline started but...? */
 752                                 pr_err("CPU%d: Stuck ??\n", cpu);
 753                         else
 754                                 /* trampoline code not run */
 755                                 pr_err("CPU%d: Not responding.\n", cpu);
 756                         if (apic->inquire_remote_apic)
 757                                 apic->inquire_remote_apic(apicid);
 758                 }
 759         }
 760
 761         if (boot_error) {
 762                 /* Try to put things back the way they were before ... */
 763                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 764
 765                 /* was set by do_boot_cpu() */
 766                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 767
 768                 /* was set by cpu_init() */
 769                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 770
 771                 set_cpu_present(cpu, false);
 772                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 773         }
 774
 775         /* mark "stuck" area as not stuck */
 776         *trampoline_status = 0;
 777
 778         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 779                 /*
 780                  * Cleanup possible dangling ends...
 781                  */
 782                 smpboot_restore_warm_reset_vector();
 783         }
 784         return boot_error;
 785 }
 786
 787 int __cpuinit native_cpu_up(unsigned int cpu, struct task_struct *tidle)
 788 {
 789         int apicid = apic->cpu_present_to_apicid(cpu);
 790         unsigned long flags;
 791         int err;
 792
 793         WARN_ON(irqs_disabled());
 794
 795         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 796
 797         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 798             !physid_isset(apicid, phys_cpu_present_map) ||
 799             !apic->apic_id_valid(apicid)) {
 800                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 801                 return -EINVAL;
 802         }
 803
 804         /*
 805          * Already booted CPU?
 806          */
 807         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 808                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 809                 return -ENOSYS;
 810         }
 811
 812         /*
 813          * Save current MTRR state in case it was changed since early boot
 814          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 815          */
 816         mtrr_save_state();
 817
 818         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 819
 820         err = do_boot_cpu(apicid, cpu, tidle);
 821         if (err) {
 822                 pr_debug("do_boot_cpu failed %d\n", err);
 823                 return -EIO;
 824         }
 825
 826         /*
 827          * Check TSC synchronization with the AP (keep irqs disabled
 828          * while doing so):
 829          */
 830         local_irq_save(flags);
 831         check_tsc_sync_source(cpu);
 832         local_irq_restore(flags);
 833
 834         while (!cpu_online(cpu)) {
 835                 cpu_relax();
 836                 touch_nmi_watchdog();
 837         }
 838
 839         return 0;
 840 }
 841
 842 /**
 843  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 844  */
 845 void arch_disable_smp_support(void)
 846 {
 847         disable_ioapic_support();
 848 }
 849
 850 /*
 851  * Fall back to non SMP mode after errors.
 852  *
 853  * RED-PEN audit/test this more. I bet there is more state messed up here.
 854  */
 855 static __init void disable_smp(void)
 856 {
 857         init_cpu_present(cpumask_of(0));
 858         init_cpu_possible(cpumask_of(0));
 859         smpboot_clear_io_apic_irqs();
 860
 861         if (smp_found_config)
 862                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 863         else
 864                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 865         cpumask_set_cpu(0, cpu_sibling_mask(0));
 866         cpumask_set_cpu(0, cpu_core_mask(0));
 867 }
 868
 869 /*
 870  * Various sanity checks.
 871  */
 872 static int __init smp_sanity_check(unsigned max_cpus)
 873 {
 874         preempt_disable();
 875
 876 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 877         if (def_to_bigsmp && nr_cpu_ids > 8) {
 878                 unsigned int cpu;
 879                 unsigned nr;
 880
 881                 printk(KERN_WARNING
 882                        "More than 8 CPUs detected - skipping them.\n"
 883                        "Use CONFIG_X86_BIGSMP.\n");
 884
 885                 nr = 0;
 886                 for_each_present_cpu(cpu) {
 887                         if (nr >= 8)
 888                                 set_cpu_present(cpu, false);
 889                         nr++;
 890                 }
 891
 892                 nr = 0;
 893                 for_each_possible_cpu(cpu) {
 894                         if (nr >= 8)
 895                                 set_cpu_possible(cpu, false);
 896                         nr++;
 897                 }
 898
 899                 nr_cpu_ids = 8;
 900         }
 901 #endif
 902
 903         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
 904                 printk(KERN_WARNING
 905                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 906                         hard_smp_processor_id());
 907
 908                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 909         }
 910
 911         /*
 912          * If we couldn't find an SMP configuration at boot time,
 913          * get out of here now!
 914          */
 915         if (!smp_found_config && !acpi_lapic) {
 916                 preempt_enable();
 917                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
 918                 disable_smp();
 919                 if (APIC_init_uniprocessor())
 920                         printk(KERN_NOTICE "Local APIC not detected."
 921                                            " Using dummy APIC emulation.\n");
 922                 return -1;
 923         }
 924
 925         /*
 926          * Should not be necessary because the MP table should list the boot
 927          * CPU too, but we do it for the sake of robustness anyway.
 928          */
 929         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
 930                 printk(KERN_NOTICE
 931                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 932                         boot_cpu_physical_apicid);
 933                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 934         }
 935         preempt_enable();
 936
 937         /*
 938          * If we couldn't find a local APIC, then get out of here now!
 939          */
 940         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
 941             !cpu_has_apic) {
 942                 if (!disable_apic) {
 943                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
 944                                 boot_cpu_physical_apicid);
 945                         pr_err("... forcing use of dummy APIC emulation."
 946                                 "(tell your hw vendor)\n");
 947                 }
 948                 smpboot_clear_io_apic();
 949                 disable_ioapic_support();
 950                 return -1;
 951         }
 952
 953         verify_local_APIC();
 954
 955         /*
 956          * If SMP should be disabled, then really disable it!
 957          */
 958         if (!max_cpus) {
 959                 printk(KERN_INFO "SMP mode deactivated.\n");
 960                 smpboot_clear_io_apic();
 961
 962                 connect_bsp_APIC();
 963                 setup_local_APIC();
 964                 bsp_end_local_APIC_setup();
 965                 return -1;
 966         }
 967
 968         return 0;
 969 }
 970
 971 static void __init smp_cpu_index_default(void)
 972 {
 973         int i;
 974         struct cpuinfo_x86 *c;
 975
 976         for_each_possible_cpu(i) {
 977                 c = &cpu_data(i);
 978                 /* mark all to hotplug */
 979                 c->cpu_index = nr_cpu_ids;
 980         }
 981 }
 982
 983 /*
 984  * Prepare for SMP bootup.  The MP table or ACPI has been read
 985  * earlier.  Just do some sanity checking here and enable APIC mode.
 986  */
 987 void __init native_smp_prepare_cpus(unsigned int max_cpus)
 988 {
 989         unsigned int i;
 990
 991         preempt_disable();
 992         smp_cpu_index_default();
 993
 994         /*
 995          * Setup boot CPU information
 996          */
 997         smp_store_cpu_info(0); /* Final full version of the data */
 998         cpumask_copy(cpu_callin_mask, cpumask_of(0));
 999         mb();
1000
1001         current_thread_info()->cpu = 0;  /* needed? */
1002         for_each_possible_cpu(i) {
1003                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1004                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1005                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1006         }
1007         set_cpu_sibling_map(0);
1008
1009
1010         if (smp_sanity_check(max_cpus) < 0) {
1011                 printk(KERN_INFO "SMP disabled\n");
1012                 disable_smp();
1013                 goto out;
1014         }
1015
1016         default_setup_apic_routing();
1017
1018         preempt_disable();
1019         if (read_apic_id() != boot_cpu_physical_apicid) {
1020                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1021                      read_apic_id(), boot_cpu_physical_apicid);
1022                 /* Or can we switch back to PIC here? */
1023         }
1024         preempt_enable();
1025
1026         connect_bsp_APIC();
1027
1028         /*
1029          * Switch from PIC to APIC mode.
1030          */
1031         setup_local_APIC();
1032
1033         /*
1034          * Enable IO APIC before setting up error vector
1035          */
1036         if (!skip_ioapic_setup && nr_ioapics)
1037                 enable_IO_APIC();
1038
1039         bsp_end_local_APIC_setup();
1040
1041         if (apic->setup_portio_remap)
1042                 apic->setup_portio_remap();
1043
1044         smpboot_setup_io_apic();
1045         /*
1046          * Set up local APIC timer on boot CPU.
1047          */
1048
1049         printk(KERN_INFO "CPU%d: ", 0);
1050         print_cpu_info(&cpu_data(0));
1051         x86_init.timers.setup_percpu_clockev();
1052
1053         if (is_uv_system())
1054                 uv_system_init();
1055
1056         set_mtrr_aps_delayed_init();
1057 out:
1058         preempt_enable();
1059 }
1060
1061 void arch_disable_nonboot_cpus_begin(void)
1062 {
1063         /*
1064          * Avoid the smp alternatives switch during the disable_nonboot_cpus().
1065          * In the suspend path, we will be back in the SMP mode shortly anyways.
1066          */
1067         skip_smp_alternatives = true;
1068 }
1069
1070 void arch_disable_nonboot_cpus_end(void)
1071 {
1072         skip_smp_alternatives = false;
1073 }
1074
1075 void arch_enable_nonboot_cpus_begin(void)
1076 {
1077         set_mtrr_aps_delayed_init();
1078 }
1079
1080 void arch_enable_nonboot_cpus_end(void)
1081 {
1082         mtrr_aps_init();
1083 }
1084
1085 /*
1086  * Early setup to make printk work.
1087  */
1088 void __init native_smp_prepare_boot_cpu(void)
1089 {
1090         int me = smp_processor_id();
1091         switch_to_new_gdt(me);
1092         /* already set me in cpu_online_mask in boot_cpu_init() */
1093         cpumask_set_cpu(me, cpu_callout_mask);
1094         per_cpu(cpu_state, me) = CPU_ONLINE;
1095 }
1096
1097 void __init native_smp_cpus_done(unsigned int max_cpus)
1098 {
1099         pr_debug("Boot done.\n");
1100
1101         nmi_selftest();
1102         impress_friends();
1103 #ifdef CONFIG_X86_IO_APIC
1104         setup_ioapic_dest();
1105 #endif
1106         mtrr_aps_init();
1107 }
1108
1109 static int __initdata setup_possible_cpus = -1;
1110 static int __init _setup_possible_cpus(char *str)
1111 {
1112         get_option(&str, &setup_possible_cpus);
1113         return 0;
1114 }
1115 early_param("possible_cpus", _setup_possible_cpus);
1116
1117
1118 /*
1119  * cpu_possible_mask should be static, it cannot change as cpu's
1120  * are onlined, or offlined. The reason is per-cpu data-structures
1121  * are allocated by some modules at init time, and dont expect to
1122  * do this dynamically on cpu arrival/departure.
1123  * cpu_present_mask on the other hand can change dynamically.
1124  * In case when cpu_hotplug is not compiled, then we resort to current
1125  * behaviour, which is cpu_possible == cpu_present.
1126  * - Ashok Raj
1127  *
1128  * Three ways to find out the number of additional hotplug CPUs:
1129  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1130  * - The user can overwrite it with possible_cpus=NUM
1131  * - Otherwise don't reserve additional CPUs.
1132  * We do this because additional CPUs waste a lot of memory.
1133  * -AK
1134  */
1135 __init void prefill_possible_map(void)
1136 {
1137         int i, possible;
1138
1139         /* no processor from mptable or madt */
1140         if (!num_processors)
1141                 num_processors = 1;
1142
1143         i = setup_max_cpus ?: 1;
1144         if (setup_possible_cpus == -1) {
1145                 possible = num_processors;
1146 #ifdef CONFIG_HOTPLUG_CPU
1147                 if (setup_max_cpus)
1148                         possible += disabled_cpus;
1149 #else
1150                 if (possible > i)
1151                         possible = i;
1152 #endif
1153         } else
1154                 possible = setup_possible_cpus;
1155
1156         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1157
1158         /* nr_cpu_ids could be reduced via nr_cpus= */
1159         if (possible > nr_cpu_ids) {
1160                 printk(KERN_WARNING
1161                         "%d Processors exceeds NR_CPUS limit of %d\n",
1162                         possible, nr_cpu_ids);
1163                 possible = nr_cpu_ids;
1164         }
1165
1166 #ifdef CONFIG_HOTPLUG_CPU
1167         if (!setup_max_cpus)
1168 #endif
1169         if (possible > i) {
1170                 printk(KERN_WARNING
1171                         "%d Processors exceeds max_cpus limit of %u\n",
1172                         possible, setup_max_cpus);
1173                 possible = i;
1174         }
1175
1176         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1177                 possible, max_t(int, possible - num_processors, 0));
1178
1179         for (i = 0; i < possible; i++)
1180                 set_cpu_possible(i, true);
1181         for (; i < NR_CPUS; i++)
1182                 set_cpu_possible(i, false);
1183
1184         nr_cpu_ids = possible;
1185 }
1186
1187 #ifdef CONFIG_HOTPLUG_CPU
1188
1189 static void remove_siblinginfo(int cpu)
1190 {
1191         int sibling;
1192         struct cpuinfo_x86 *c = &cpu_data(cpu);
1193
1194         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1195                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1196                 /*/
1197                  * last thread sibling in this cpu core going down
1198                  */
1199                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1200                         cpu_data(sibling).booted_cores--;
1201         }
1202
1203         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1204                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1205         cpumask_clear(cpu_sibling_mask(cpu));
1206         cpumask_clear(cpu_core_mask(cpu));
1207         c->phys_proc_id = 0;
1208         c->cpu_core_id = 0;
1209         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1210 }
1211
1212 static void __ref remove_cpu_from_maps(int cpu)
1213 {
1214         set_cpu_online(cpu, false);
1215         cpumask_clear_cpu(cpu, cpu_callout_mask);
1216         cpumask_clear_cpu(cpu, cpu_callin_mask);
1217         /* was set by cpu_init() */
1218         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1219         numa_remove_cpu(cpu);
1220 }
1221
1222 void cpu_disable_common(void)
1223 {
1224         int cpu = smp_processor_id();
1225
1226         remove_siblinginfo(cpu);
1227
1228         /* It's now safe to remove this processor from the online map */
1229         lock_vector_lock();
1230         remove_cpu_from_maps(cpu);
1231         unlock_vector_lock();
1232         fixup_irqs();
1233 }
1234
1235 int native_cpu_disable(void)
1236 {
1237         int cpu = smp_processor_id();
1238
1239         /*
1240          * Perhaps use cpufreq to drop frequency, but that could go
1241          * into generic code.
1242          *
1243          * We won't take down the boot processor on i386 due to some
1244          * interrupts only being able to be serviced by the BSP.
1245          * Especially so if we're not using an IOAPIC   -zwane
1246          */
1247         if (cpu == 0)
1248                 return -EBUSY;
1249
1250         clear_local_APIC();
1251
1252         cpu_disable_common();
1253         return 0;
1254 }
1255
1256 void native_cpu_die(unsigned int cpu)
1257 {
1258         /* We don't do anything here: idle task is faking death itself. */
1259         unsigned int i;
1260
1261         for (i = 0; i < 10; i++) {
1262                 /* They ack this in play_dead by setting CPU_DEAD */
1263                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1264                         if (system_state == SYSTEM_RUNNING)
1265                                 pr_info("CPU %u is now offline\n", cpu);
1266
1267                         if (1 == num_online_cpus())
1268                                 alternatives_smp_switch(0);
1269                         return;
1270                 }
1271                 msleep(100);
1272         }
1273         pr_err("CPU %u didn't die...\n", cpu);
1274 }
1275
1276 void play_dead_common(void)
1277 {
1278         idle_task_exit();
1279         reset_lazy_tlbstate();
1280         amd_e400_remove_cpu(raw_smp_processor_id());
1281
1282         mb();
1283         /* Ack it */
1284         __this_cpu_write(cpu_state, CPU_DEAD);
1285
1286         /*
1287          * With physical CPU hotplug, we should halt the cpu
1288          */
1289         local_irq_disable();
1290 }
1291
1292 /*
1293  * We need to flush the caches before going to sleep, lest we have
1294  * dirty data in our caches when we come back up.
1295  */
1296 static inline void mwait_play_dead(void)
1297 {
1298         unsigned int eax, ebx, ecx, edx;
1299         unsigned int highest_cstate = 0;
1300         unsigned int highest_subcstate = 0;
1301         int i;
1302         void *mwait_ptr;
1303         struct cpuinfo_x86 *c = __this_cpu_ptr(&cpu_info);
1304
1305         if (!(this_cpu_has(X86_FEATURE_MWAIT) && mwait_usable(c)))
1306                 return;
1307         if (!this_cpu_has(X86_FEATURE_CLFLSH))
1308                 return;
1309         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1310                 return;
1311
1312         eax = CPUID_MWAIT_LEAF;
1313         ecx = 0;
1314         native_cpuid(&eax, &ebx, &ecx, &edx);
1315
1316         /*
1317          * eax will be 0 if EDX enumeration is not valid.
1318          * Initialized below to cstate, sub_cstate value when EDX is valid.
1319          */
1320         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1321                 eax = 0;
1322         } else {
1323                 edx >>= MWAIT_SUBSTATE_SIZE;
1324                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1325                         if (edx & MWAIT_SUBSTATE_MASK) {
1326                                 highest_cstate = i;
1327                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1328                         }
1329                 }
1330                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1331                         (highest_subcstate - 1);
1332         }
1333
1334         /*
1335          * This should be a memory location in a cache line which is
1336          * unlikely to be touched by other processors.  The actual
1337          * content is immaterial as it is not actually modified in any way.
1338          */
1339         mwait_ptr = &current_thread_info()->flags;
1340
1341         wbinvd();
1342
1343         while (1) {
1344                 /*
1345                  * The CLFLUSH is a workaround for erratum AAI65 for
1346                  * the Xeon 7400 series.  It's not clear it is actually
1347                  * needed, but it should be harmless in either case.
1348                  * The WBINVD is insufficient due to the spurious-wakeup
1349                  * case where we return around the loop.
1350                  */
1351                 clflush(mwait_ptr);
1352                 __monitor(mwait_ptr, 0, 0);
1353                 mb();
1354                 __mwait(eax, 0);
1355         }
1356 }
1357
1358 static inline void hlt_play_dead(void)
1359 {
1360         if (__this_cpu_read(cpu_info.x86) >= 4)
1361                 wbinvd();
1362
1363         while (1) {
1364                 native_halt();
1365         }
1366 }
1367
1368 void native_play_dead(void)
1369 {
1370         play_dead_common();
1371         tboot_shutdown(TB_SHUTDOWN_WFS);
1372
1373         mwait_play_dead();      /* Only returns on failure */
1374         if (cpuidle_play_dead())
1375                 hlt_play_dead();
1376 }
1377
1378 #else /* ... !CONFIG_HOTPLUG_CPU */
1379 int native_cpu_disable(void)
1380 {
1381         return -ENOSYS;
1382 }
1383
1384 void native_cpu_die(unsigned int cpu)
1385 {
1386         /* We said "no" in __cpu_disable */
1387         BUG();
1388 }
1389
1390 void native_play_dead(void)
1391 {
1392         BUG();
1393 }
1394
1395 #endif