Pileus Git - ~andy/linux/blob - arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_HAVE_CUSTOM_GPIO_H
   5         select HAVE_AOUT
   6         select HAVE_DMA_API_DEBUG
   7         select HAVE_IDE if PCI || ISA || PCMCIA
   8         select HAVE_DMA_ATTRS
   9         select HAVE_DMA_CONTIGUOUS if (CPU_V6 || CPU_V6K || CPU_V7)
  10         select HAVE_MEMBLOCK
  11         select RTC_LIB
  12         select SYS_SUPPORTS_APM_EMULATION
  13         select GENERIC_ATOMIC64 if (CPU_V6 || !CPU_32v6K || !AEABI)
  14         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  15         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
  16         select HAVE_ARCH_KGDB
  17         select HAVE_ARCH_TRACEHOOK
  18         select HAVE_KPROBES if !XIP_KERNEL
  19         select HAVE_KRETPROBES if (HAVE_KPROBES)
  20         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  21         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  22         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
  23         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  24         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
  25         select HAVE_GENERIC_DMA_COHERENT
  26         select HAVE_KERNEL_GZIP
  27         select HAVE_KERNEL_LZO
  28         select HAVE_KERNEL_LZMA
  29         select HAVE_KERNEL_XZ
  30         select HAVE_IRQ_WORK
  31         select HAVE_PERF_EVENTS
  32         select PERF_USE_VMALLOC
  33         select HAVE_REGS_AND_STACK_ACCESS_API
  34         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  35         select HAVE_C_RECORDMCOUNT
  36         select HAVE_GENERIC_HARDIRQS
  37         select HARDIRQS_SW_RESEND
  38         select GENERIC_IRQ_PROBE
  39         select GENERIC_IRQ_SHOW
  40         select GENERIC_IRQ_PROBE
  41         select HARDIRQS_SW_RESEND
  42         select CPU_PM if (SUSPEND || CPU_IDLE)
  43         select GENERIC_PCI_IOMAP
  44         select HAVE_BPF_JIT
  45         select GENERIC_SMP_IDLE_THREAD
  46         select KTIME_SCALAR
  47         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  48         select GENERIC_STRNCPY_FROM_USER
  49         select GENERIC_STRNLEN_USER
  50         select DCACHE_WORD_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && !CPU_BIG_ENDIAN
  51         help
  52           The ARM series is a line of low-power-consumption RISC chip designs
  53           licensed by ARM Ltd and targeted at embedded applications and
  54           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  55           manufactured, but legacy ARM-based PC hardware remains popular in
  56           Europe.  There is an ARM Linux project with a web page at
  57           <http://www.arm.linux.org.uk/>.
  58
  59 config ARM_HAS_SG_CHAIN
  60         bool
  61
  62 config NEED_SG_DMA_LENGTH
  63         bool
  64
  65 config ARM_DMA_USE_IOMMU
  66         select NEED_SG_DMA_LENGTH
  67         select ARM_HAS_SG_CHAIN
  68         bool
  69
  70 config HAVE_PWM
  71         bool
  72
  73 config MIGHT_HAVE_PCI
  74         bool
  75
  76 config SYS_SUPPORTS_APM_EMULATION
  77         bool
  78
  79 config GENERIC_GPIO
  80         bool
  81
  82 config HAVE_TCM
  83         bool
  84         select GENERIC_ALLOCATOR
  85
  86 config HAVE_PROC_CPU
  87         bool
  88
  89 config NO_IOPORT
  90         bool
  91
  92 config EISA
  93         bool
  94         ---help---
  95           The Extended Industry Standard Architecture (EISA) bus was
  96           developed as an open alternative to the IBM MicroChannel bus.
  97
  98           The EISA bus provided some of the features of the IBM MicroChannel
  99           bus while maintaining backward compatibility with cards made for
 100           the older ISA bus.  The EISA bus saw limited use between 1988 and
 101           1995 when it was made obsolete by the PCI bus.
 102
 103           Say Y here if you are building a kernel for an EISA-based machine.
 104
 105           Otherwise, say N.
 106
 107 config SBUS
 108         bool
 109
 110 config STACKTRACE_SUPPORT
 111         bool
 112         default y
 113
 114 config HAVE_LATENCYTOP_SUPPORT
 115         bool
 116         depends on !SMP
 117         default y
 118
 119 config LOCKDEP_SUPPORT
 120         bool
 121         default y
 122
 123 config TRACE_IRQFLAGS_SUPPORT
 124         bool
 125         default y
 126
 127 config GENERIC_LOCKBREAK
 128         bool
 129         default y
 130         depends on SMP && PREEMPT
 131
 132 config RWSEM_GENERIC_SPINLOCK
 133         bool
 134         default y
 135
 136 config RWSEM_XCHGADD_ALGORITHM
 137         bool
 138
 139 config ARCH_HAS_ILOG2_U32
 140         bool
 141
 142 config ARCH_HAS_ILOG2_U64
 143         bool
 144
 145 config ARCH_HAS_CPUFREQ
 146         bool
 147         help
 148           Internal node to signify that the ARCH has CPUFREQ support
 149           and that the relevant menu configurations are displayed for
 150           it.
 151
 152 config GENERIC_HWEIGHT
 153         bool
 154         default y
 155
 156 config GENERIC_CALIBRATE_DELAY
 157         bool
 158         default y
 159
 160 config ARCH_MAY_HAVE_PC_FDC
 161         bool
 162
 163 config ZONE_DMA
 164         bool
 165
 166 config NEED_DMA_MAP_STATE
 167        def_bool y
 168
 169 config ARCH_HAS_DMA_SET_COHERENT_MASK
 170         bool
 171
 172 config GENERIC_ISA_DMA
 173         bool
 174
 175 config FIQ
 176         bool
 177
 178 config NEED_RET_TO_USER
 179         bool
 180
 181 config ARCH_MTD_XIP
 182         bool
 183
 184 config VECTORS_BASE
 185         hex
 186         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 187         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 188         default 0x00000000
 189         help
 190           The base address of exception vectors.
 191
 192 config ARM_PATCH_PHYS_VIRT
 193         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 194         default y
 195         depends on !XIP_KERNEL && MMU
 196         depends on !ARCH_REALVIEW || !SPARSEMEM
 197         help
 198           Patch phys-to-virt and virt-to-phys translation functions at
 199           boot and module load time according to the position of the
 200           kernel in system memory.
 201
 202           This can only be used with non-XIP MMU kernels where the base
 203           of physical memory is at a 16MB boundary.
 204
 205           Only disable this option if you know that you do not require
 206           this feature (eg, building a kernel for a single machine) and
 207           you need to shrink the kernel to the minimal size.
 208
 209 config NEED_MACH_IO_H
 210         bool
 211         help
 212           Select this when mach/io.h is required to provide special
 213           definitions for this platform.  The need for mach/io.h should
 214           be avoided when possible.
 215
 216 config NEED_MACH_MEMORY_H
 217         bool
 218         help
 219           Select this when mach/memory.h is required to provide special
 220           definitions for this platform.  The need for mach/memory.h should
 221           be avoided when possible.
 222
 223 config PHYS_OFFSET
 224         hex "Physical address of main memory" if MMU
 225         depends on !ARM_PATCH_PHYS_VIRT && !NEED_MACH_MEMORY_H
 226         default DRAM_BASE if !MMU
 227         help
 228           Please provide the physical address corresponding to the
 229           location of main memory in your system.
 230
 231 config GENERIC_BUG
 232         def_bool y
 233         depends on BUG
 234
 235 source "init/Kconfig"
 236
 237 source "kernel/Kconfig.freezer"
 238
 239 menu "System Type"
 240
 241 config MMU
 242         bool "MMU-based Paged Memory Management Support"
 243         default y
 244         help
 245           Select if you want MMU-based virtualised addressing space
 246           support by paged memory management. If unsure, say 'Y'.
 247
 248 #
 249 # The "ARM system type" choice list is ordered alphabetically by option
 250 # text.  Please add new entries in the option alphabetic order.
 251 #
 252 choice
 253         prompt "ARM system type"
 254         default ARCH_VERSATILE
 255
 256 config ARCH_SOCFPGA
 257         bool "Altera SOCFPGA family"
 258         select ARCH_WANT_OPTIONAL_GPIOLIB
 259         select ARM_AMBA
 260         select ARM_GIC
 261         select CACHE_L2X0
 262         select CLKDEV_LOOKUP
 263         select COMMON_CLK
 264         select CPU_V7
 265         select DW_APB_TIMER
 266         select DW_APB_TIMER_OF
 267         select GENERIC_CLOCKEVENTS
 268         select GPIO_PL061 if GPIOLIB
 269         select HAVE_ARM_SCU
 270         select SPARSE_IRQ
 271         select USE_OF
 272         help
 273           This enables support for Altera SOCFPGA Cyclone V platform
 274
 275 config ARCH_INTEGRATOR
 276         bool "ARM Ltd. Integrator family"
 277         select ARM_AMBA
 278         select ARCH_HAS_CPUFREQ
 279         select COMMON_CLK
 280         select CLK_VERSATILE
 281         select HAVE_TCM
 282         select ICST
 283         select GENERIC_CLOCKEVENTS
 284         select PLAT_VERSATILE
 285         select PLAT_VERSATILE_FPGA_IRQ
 286         select NEED_MACH_IO_H
 287         select NEED_MACH_MEMORY_H
 288         select SPARSE_IRQ
 289         select MULTI_IRQ_HANDLER
 290         help
 291           Support for ARM's Integrator platform.
 292
 293 config ARCH_REALVIEW
 294         bool "ARM Ltd. RealView family"
 295         select ARM_AMBA
 296         select CLKDEV_LOOKUP
 297         select HAVE_MACH_CLKDEV
 298         select ICST
 299         select GENERIC_CLOCKEVENTS
 300         select ARCH_WANT_OPTIONAL_GPIOLIB
 301         select PLAT_VERSATILE
 302         select PLAT_VERSATILE_CLOCK
 303         select PLAT_VERSATILE_CLCD
 304         select ARM_TIMER_SP804
 305         select GPIO_PL061 if GPIOLIB
 306         select NEED_MACH_MEMORY_H
 307         help
 308           This enables support for ARM Ltd RealView boards.
 309
 310 config ARCH_VERSATILE
 311         bool "ARM Ltd. Versatile family"
 312         select ARM_AMBA
 313         select ARM_VIC
 314         select CLKDEV_LOOKUP
 315         select HAVE_MACH_CLKDEV
 316         select ICST
 317         select GENERIC_CLOCKEVENTS
 318         select ARCH_WANT_OPTIONAL_GPIOLIB
 319         select NEED_MACH_IO_H if PCI
 320         select PLAT_VERSATILE
 321         select PLAT_VERSATILE_CLOCK
 322         select PLAT_VERSATILE_CLCD
 323         select PLAT_VERSATILE_FPGA_IRQ
 324         select ARM_TIMER_SP804
 325         help
 326           This enables support for ARM Ltd Versatile board.
 327
 328 config ARCH_VEXPRESS
 329         bool "ARM Ltd. Versatile Express family"
 330         select ARCH_WANT_OPTIONAL_GPIOLIB
 331         select ARM_AMBA
 332         select ARM_TIMER_SP804
 333         select CLKDEV_LOOKUP
 334         select COMMON_CLK
 335         select GENERIC_CLOCKEVENTS
 336         select HAVE_CLK
 337         select HAVE_PATA_PLATFORM
 338         select ICST
 339         select NO_IOPORT
 340         select PLAT_VERSATILE
 341         select PLAT_VERSATILE_CLCD
 342         select REGULATOR_FIXED_VOLTAGE if REGULATOR
 343         help
 344           This enables support for the ARM Ltd Versatile Express boards.
 345
 346 config ARCH_AT91
 347         bool "Atmel AT91"
 348         select ARCH_REQUIRE_GPIOLIB
 349         select HAVE_CLK
 350         select CLKDEV_LOOKUP
 351         select IRQ_DOMAIN
 352         select NEED_MACH_IO_H if PCCARD
 353         help
 354           This enables support for systems based on Atmel
 355           AT91RM9200 and AT91SAM9* processors.
 356
 357 config ARCH_BCMRING
 358         bool "Broadcom BCMRING"
 359         depends on MMU
 360         select CPU_V6
 361         select ARM_AMBA
 362         select ARM_TIMER_SP804
 363         select CLKDEV_LOOKUP
 364         select GENERIC_CLOCKEVENTS
 365         select ARCH_WANT_OPTIONAL_GPIOLIB
 366         help
 367           Support for Broadcom's BCMRing platform.
 368
 369 config ARCH_HIGHBANK
 370         bool "Calxeda Highbank-based"
 371         select ARCH_WANT_OPTIONAL_GPIOLIB
 372         select ARM_AMBA
 373         select ARM_GIC
 374         select ARM_TIMER_SP804
 375         select CACHE_L2X0
 376         select CLKDEV_LOOKUP
 377         select COMMON_CLK
 378         select CPU_V7
 379         select GENERIC_CLOCKEVENTS
 380         select HAVE_ARM_SCU
 381         select HAVE_SMP
 382         select SPARSE_IRQ
 383         select USE_OF
 384         help
 385           Support for the Calxeda Highbank SoC based boards.
 386
 387 config ARCH_CLPS711X
 388         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 389         select CPU_ARM720T
 390         select ARCH_USES_GETTIMEOFFSET
 391         select NEED_MACH_MEMORY_H
 392         help
 393           Support for Cirrus Logic 711x/721x/731x based boards.
 394
 395 config ARCH_CNS3XXX
 396         bool "Cavium Networks CNS3XXX family"
 397         select CPU_V6K
 398         select GENERIC_CLOCKEVENTS
 399         select ARM_GIC
 400         select MIGHT_HAVE_CACHE_L2X0
 401         select MIGHT_HAVE_PCI
 402         select PCI_DOMAINS if PCI
 403         help
 404           Support for Cavium Networks CNS3XXX platform.
 405
 406 config ARCH_GEMINI
 407         bool "Cortina Systems Gemini"
 408         select CPU_FA526
 409         select ARCH_REQUIRE_GPIOLIB
 410         select ARCH_USES_GETTIMEOFFSET
 411         help
 412           Support for the Cortina Systems Gemini family SoCs
 413
 414 config ARCH_PRIMA2
 415         bool "CSR SiRFSoC PRIMA2 ARM Cortex A9 Platform"
 416         select CPU_V7
 417         select NO_IOPORT
 418         select ARCH_REQUIRE_GPIOLIB
 419         select GENERIC_CLOCKEVENTS
 420         select CLKDEV_LOOKUP
 421         select GENERIC_IRQ_CHIP
 422         select MIGHT_HAVE_CACHE_L2X0
 423         select PINCTRL
 424         select PINCTRL_SIRF
 425         select USE_OF
 426         select ZONE_DMA
 427         help
 428           Support for CSR SiRFSoC ARM Cortex A9 Platform
 429
 430 config ARCH_EBSA110
 431         bool "EBSA-110"
 432         select CPU_SA110
 433         select ISA
 434         select NO_IOPORT
 435         select ARCH_USES_GETTIMEOFFSET
 436         select NEED_MACH_IO_H
 437         select NEED_MACH_MEMORY_H
 438         help
 439           This is an evaluation board for the StrongARM processor available
 440           from Digital. It has limited hardware on-board, including an
 441           Ethernet interface, two PCMCIA sockets, two serial ports and a
 442           parallel port.
 443
 444 config ARCH_EP93XX
 445         bool "EP93xx-based"
 446         select CPU_ARM920T
 447         select ARM_AMBA
 448         select ARM_VIC
 449         select CLKDEV_LOOKUP
 450         select ARCH_REQUIRE_GPIOLIB
 451         select ARCH_HAS_HOLES_MEMORYMODEL
 452         select ARCH_USES_GETTIMEOFFSET
 453         select NEED_MACH_MEMORY_H
 454         help
 455           This enables support for the Cirrus EP93xx series of CPUs.
 456
 457 config ARCH_FOOTBRIDGE
 458         bool "FootBridge"
 459         select CPU_SA110
 460         select FOOTBRIDGE
 461         select GENERIC_CLOCKEVENTS
 462         select HAVE_IDE
 463         select NEED_MACH_IO_H
 464         select NEED_MACH_MEMORY_H
 465         help
 466           Support for systems based on the DC21285 companion chip
 467           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 468
 469 config ARCH_MXC
 470         bool "Freescale MXC/iMX-based"
 471         select GENERIC_CLOCKEVENTS
 472         select ARCH_REQUIRE_GPIOLIB
 473         select CLKDEV_LOOKUP
 474         select CLKSRC_MMIO
 475         select GENERIC_IRQ_CHIP
 476         select MULTI_IRQ_HANDLER
 477         select SPARSE_IRQ
 478         select USE_OF
 479         help
 480           Support for Freescale MXC/iMX-based family of processors
 481
 482 config ARCH_MXS
 483         bool "Freescale MXS-based"
 484         select GENERIC_CLOCKEVENTS
 485         select ARCH_REQUIRE_GPIOLIB
 486         select CLKDEV_LOOKUP
 487         select CLKSRC_MMIO
 488         select COMMON_CLK
 489         select HAVE_CLK_PREPARE
 490         select PINCTRL
 491         select USE_OF
 492         help
 493           Support for Freescale MXS-based family of processors
 494
 495 config ARCH_NETX
 496         bool "Hilscher NetX based"
 497         select CLKSRC_MMIO
 498         select CPU_ARM926T
 499         select ARM_VIC
 500         select GENERIC_CLOCKEVENTS
 501         help
 502           This enables support for systems based on the Hilscher NetX Soc
 503
 504 config ARCH_H720X
 505         bool "Hynix HMS720x-based"
 506         select CPU_ARM720T
 507         select ISA_DMA_API
 508         select ARCH_USES_GETTIMEOFFSET
 509         help
 510           This enables support for systems based on the Hynix HMS720x
 511
 512 config ARCH_IOP13XX
 513         bool "IOP13xx-based"
 514         depends on MMU
 515         select CPU_XSC3
 516         select PLAT_IOP
 517         select PCI
 518         select ARCH_SUPPORTS_MSI
 519         select VMSPLIT_1G
 520         select NEED_MACH_IO_H
 521         select NEED_MACH_MEMORY_H
 522         select NEED_RET_TO_USER
 523         help
 524           Support for Intel's IOP13XX (XScale) family of processors.
 525
 526 config ARCH_IOP32X
 527         bool "IOP32x-based"
 528         depends on MMU
 529         select CPU_XSCALE
 530         select NEED_MACH_IO_H
 531         select NEED_RET_TO_USER
 532         select PLAT_IOP
 533         select PCI
 534         select ARCH_REQUIRE_GPIOLIB
 535         help
 536           Support for Intel's 80219 and IOP32X (XScale) family of
 537           processors.
 538
 539 config ARCH_IOP33X
 540         bool "IOP33x-based"
 541         depends on MMU
 542         select CPU_XSCALE
 543         select NEED_MACH_IO_H
 544         select NEED_RET_TO_USER
 545         select PLAT_IOP
 546         select PCI
 547         select ARCH_REQUIRE_GPIOLIB
 548         help
 549           Support for Intel's IOP33X (XScale) family of processors.
 550
 551 config ARCH_IXP4XX
 552         bool "IXP4xx-based"
 553         depends on MMU
 554         select ARCH_HAS_DMA_SET_COHERENT_MASK
 555         select CLKSRC_MMIO
 556         select CPU_XSCALE
 557         select ARCH_REQUIRE_GPIOLIB
 558         select GENERIC_CLOCKEVENTS
 559         select MIGHT_HAVE_PCI
 560         select NEED_MACH_IO_H
 561         select DMABOUNCE if PCI
 562         help
 563           Support for Intel's IXP4XX (XScale) family of processors.
 564
 565 config ARCH_MVEBU
 566         bool "Marvell SOCs with Device Tree support"
 567         select GENERIC_CLOCKEVENTS
 568         select MULTI_IRQ_HANDLER
 569         select SPARSE_IRQ
 570         select CLKSRC_MMIO
 571         select GENERIC_IRQ_CHIP
 572         select IRQ_DOMAIN
 573         select COMMON_CLK
 574         help
 575           Support for the Marvell SoC Family with device tree support
 576
 577 config ARCH_DOVE
 578         bool "Marvell Dove"
 579         select CPU_V7
 580         select PCI
 581         select ARCH_REQUIRE_GPIOLIB
 582         select GENERIC_CLOCKEVENTS
 583         select NEED_MACH_IO_H
 584         select PLAT_ORION
 585         help
 586           Support for the Marvell Dove SoC 88AP510
 587
 588 config ARCH_KIRKWOOD
 589         bool "Marvell Kirkwood"
 590         select CPU_FEROCEON
 591         select PCI
 592         select ARCH_REQUIRE_GPIOLIB
 593         select GENERIC_CLOCKEVENTS
 594         select NEED_MACH_IO_H
 595         select PLAT_ORION
 596         help
 597           Support for the following Marvell Kirkwood series SoCs:
 598           88F6180, 88F6192 and 88F6281.
 599
 600 config ARCH_LPC32XX
 601         bool "NXP LPC32XX"
 602         select CLKSRC_MMIO
 603         select CPU_ARM926T
 604         select ARCH_REQUIRE_GPIOLIB
 605         select HAVE_IDE
 606         select ARM_AMBA
 607         select USB_ARCH_HAS_OHCI
 608         select CLKDEV_LOOKUP
 609         select GENERIC_CLOCKEVENTS
 610         select USE_OF
 611         select HAVE_PWM
 612         help
 613           Support for the NXP LPC32XX family of processors
 614
 615 config ARCH_MV78XX0
 616         bool "Marvell MV78xx0"
 617         select CPU_FEROCEON
 618         select PCI
 619         select ARCH_REQUIRE_GPIOLIB
 620         select GENERIC_CLOCKEVENTS
 621         select NEED_MACH_IO_H
 622         select PLAT_ORION
 623         help
 624           Support for the following Marvell MV78xx0 series SoCs:
 625           MV781x0, MV782x0.
 626
 627 config ARCH_ORION5X
 628         bool "Marvell Orion"
 629         depends on MMU
 630         select CPU_FEROCEON
 631         select PCI
 632         select ARCH_REQUIRE_GPIOLIB
 633         select GENERIC_CLOCKEVENTS
 634         select NEED_MACH_IO_H
 635         select PLAT_ORION
 636         help
 637           Support for the following Marvell Orion 5x series SoCs:
 638           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 639           Orion-2 (5281), Orion-1-90 (6183).
 640
 641 config ARCH_MMP
 642         bool "Marvell PXA168/910/MMP2"
 643         depends on MMU
 644         select ARCH_REQUIRE_GPIOLIB
 645         select CLKDEV_LOOKUP
 646         select GENERIC_CLOCKEVENTS
 647         select GPIO_PXA
 648         select IRQ_DOMAIN
 649         select PLAT_PXA
 650         select SPARSE_IRQ
 651         select GENERIC_ALLOCATOR
 652         help
 653           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 654
 655 config ARCH_KS8695
 656         bool "Micrel/Kendin KS8695"
 657         select CPU_ARM922T
 658         select ARCH_REQUIRE_GPIOLIB
 659         select ARCH_USES_GETTIMEOFFSET
 660         select NEED_MACH_MEMORY_H
 661         help
 662           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 663           System-on-Chip devices.
 664
 665 config ARCH_W90X900
 666         bool "Nuvoton W90X900 CPU"
 667         select CPU_ARM926T
 668         select ARCH_REQUIRE_GPIOLIB
 669         select CLKDEV_LOOKUP
 670         select CLKSRC_MMIO
 671         select GENERIC_CLOCKEVENTS
 672         help
 673           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 674           At present, the w90x900 has been renamed nuc900, regarding
 675           the ARM series product line, you can login the following
 676           link address to know more.
 677
 678           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 679                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 680
 681 config ARCH_TEGRA
 682         bool "NVIDIA Tegra"
 683         select CLKDEV_LOOKUP
 684         select CLKSRC_MMIO
 685         select GENERIC_CLOCKEVENTS
 686         select GENERIC_GPIO
 687         select HAVE_CLK
 688         select HAVE_SMP
 689         select MIGHT_HAVE_CACHE_L2X0
 690         select NEED_MACH_IO_H if PCI
 691         select ARCH_HAS_CPUFREQ
 692         select USE_OF
 693         help
 694           This enables support for NVIDIA Tegra based systems (Tegra APX,
 695           Tegra 6xx and Tegra 2 series).
 696
 697 config ARCH_PICOXCELL
 698         bool "Picochip picoXcell"
 699         select ARCH_REQUIRE_GPIOLIB
 700         select ARM_PATCH_PHYS_VIRT
 701         select ARM_VIC
 702         select CPU_V6K
 703         select DW_APB_TIMER
 704         select DW_APB_TIMER_OF
 705         select GENERIC_CLOCKEVENTS
 706         select GENERIC_GPIO
 707         select HAVE_TCM
 708         select NO_IOPORT
 709         select SPARSE_IRQ
 710         select USE_OF
 711         help
 712           This enables support for systems based on the Picochip picoXcell
 713           family of Femtocell devices.  The picoxcell support requires device tree
 714           for all boards.
 715
 716 config ARCH_PNX4008
 717         bool "Philips Nexperia PNX4008 Mobile"
 718         select CPU_ARM926T
 719         select CLKDEV_LOOKUP
 720         select ARCH_USES_GETTIMEOFFSET
 721         help
 722           This enables support for Philips PNX4008 mobile platform.
 723
 724 config ARCH_PXA
 725         bool "PXA2xx/PXA3xx-based"
 726         depends on MMU
 727         select ARCH_MTD_XIP
 728         select ARCH_HAS_CPUFREQ
 729         select CLKDEV_LOOKUP
 730         select CLKSRC_MMIO
 731         select ARCH_REQUIRE_GPIOLIB
 732         select GENERIC_CLOCKEVENTS
 733         select GPIO_PXA
 734         select PLAT_PXA
 735         select SPARSE_IRQ
 736         select AUTO_ZRELADDR
 737         select MULTI_IRQ_HANDLER
 738         select ARM_CPU_SUSPEND if PM
 739         select HAVE_IDE
 740         help
 741           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 742
 743 config ARCH_MSM
 744         bool "Qualcomm MSM"
 745         select HAVE_CLK
 746         select GENERIC_CLOCKEVENTS
 747         select ARCH_REQUIRE_GPIOLIB
 748         select CLKDEV_LOOKUP
 749         help
 750           Support for Qualcomm MSM/QSD based systems.  This runs on the
 751           apps processor of the MSM/QSD and depends on a shared memory
 752           interface to the modem processor which runs the baseband
 753           stack and controls some vital subsystems
 754           (clock and power control, etc).
 755
 756 config ARCH_SHMOBILE
 757         bool "Renesas SH-Mobile / R-Mobile"
 758         select HAVE_CLK
 759         select CLKDEV_LOOKUP
 760         select HAVE_MACH_CLKDEV
 761         select HAVE_SMP
 762         select GENERIC_CLOCKEVENTS
 763         select MIGHT_HAVE_CACHE_L2X0
 764         select NO_IOPORT
 765         select SPARSE_IRQ
 766         select MULTI_IRQ_HANDLER
 767         select PM_GENERIC_DOMAINS if PM
 768         select NEED_MACH_MEMORY_H
 769         help
 770           Support for Renesas's SH-Mobile and R-Mobile ARM platforms.
 771
 772 config ARCH_RPC
 773         bool "RiscPC"
 774         select ARCH_ACORN
 775         select FIQ
 776         select ARCH_MAY_HAVE_PC_FDC
 777         select HAVE_PATA_PLATFORM
 778         select ISA_DMA_API
 779         select NO_IOPORT
 780         select ARCH_SPARSEMEM_ENABLE
 781         select ARCH_USES_GETTIMEOFFSET
 782         select HAVE_IDE
 783         select NEED_MACH_IO_H
 784         select NEED_MACH_MEMORY_H
 785         help
 786           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 787           CD-ROM interface, serial and parallel port, and the floppy drive.
 788
 789 config ARCH_SA1100
 790         bool "SA1100-based"
 791         select CLKSRC_MMIO
 792         select CPU_SA1100
 793         select ISA
 794         select ARCH_SPARSEMEM_ENABLE
 795         select ARCH_MTD_XIP
 796         select ARCH_HAS_CPUFREQ
 797         select CPU_FREQ
 798         select GENERIC_CLOCKEVENTS
 799         select CLKDEV_LOOKUP
 800         select ARCH_REQUIRE_GPIOLIB
 801         select HAVE_IDE
 802         select NEED_MACH_MEMORY_H
 803         select SPARSE_IRQ
 804         help
 805           Support for StrongARM 11x0 based boards.
 806
 807 config ARCH_S3C24XX
 808         bool "Samsung S3C24XX SoCs"
 809         select GENERIC_GPIO
 810         select ARCH_HAS_CPUFREQ
 811         select HAVE_CLK
 812         select CLKDEV_LOOKUP
 813         select ARCH_USES_GETTIMEOFFSET
 814         select HAVE_S3C2410_I2C if I2C
 815         select HAVE_S3C_RTC if RTC_CLASS
 816         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 817         select NEED_MACH_IO_H
 818         help
 819           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 820           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 821           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 822           Samsung SMDK2410 development board (and derivatives).
 823
 824 config ARCH_S3C64XX
 825         bool "Samsung S3C64XX"
 826         select PLAT_SAMSUNG
 827         select CPU_V6
 828         select ARM_VIC
 829         select HAVE_CLK
 830         select HAVE_TCM
 831         select CLKDEV_LOOKUP
 832         select NO_IOPORT
 833         select ARCH_USES_GETTIMEOFFSET
 834         select ARCH_HAS_CPUFREQ
 835         select ARCH_REQUIRE_GPIOLIB
 836         select SAMSUNG_CLKSRC
 837         select SAMSUNG_IRQ_VIC_TIMER
 838         select S3C_GPIO_TRACK
 839         select S3C_DEV_NAND
 840         select USB_ARCH_HAS_OHCI
 841         select SAMSUNG_GPIOLIB_4BIT
 842         select HAVE_S3C2410_I2C if I2C
 843         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 844         help
 845           Samsung S3C64XX series based systems
 846
 847 config ARCH_S5P64X0
 848         bool "Samsung S5P6440 S5P6450"
 849         select CPU_V6
 850         select GENERIC_GPIO
 851         select HAVE_CLK
 852         select CLKDEV_LOOKUP
 853         select CLKSRC_MMIO
 854         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 855         select GENERIC_CLOCKEVENTS
 856         select HAVE_S3C2410_I2C if I2C
 857         select HAVE_S3C_RTC if RTC_CLASS
 858         help
 859           Samsung S5P64X0 CPU based systems, such as the Samsung SMDK6440,
 860           SMDK6450.
 861
 862 config ARCH_S5PC100
 863         bool "Samsung S5PC100"
 864         select GENERIC_GPIO
 865         select HAVE_CLK
 866         select CLKDEV_LOOKUP
 867         select CPU_V7
 868         select ARCH_USES_GETTIMEOFFSET
 869         select HAVE_S3C2410_I2C if I2C
 870         select HAVE_S3C_RTC if RTC_CLASS
 871         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 872         help
 873           Samsung S5PC100 series based systems
 874
 875 config ARCH_S5PV210
 876         bool "Samsung S5PV210/S5PC110"
 877         select CPU_V7
 878         select ARCH_SPARSEMEM_ENABLE
 879         select ARCH_HAS_HOLES_MEMORYMODEL
 880         select GENERIC_GPIO
 881         select HAVE_CLK
 882         select CLKDEV_LOOKUP
 883         select CLKSRC_MMIO
 884         select ARCH_HAS_CPUFREQ
 885         select GENERIC_CLOCKEVENTS
 886         select HAVE_S3C2410_I2C if I2C
 887         select HAVE_S3C_RTC if RTC_CLASS
 888         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 889         select NEED_MACH_MEMORY_H
 890         help
 891           Samsung S5PV210/S5PC110 series based systems
 892
 893 config ARCH_EXYNOS
 894         bool "SAMSUNG EXYNOS"
 895         select CPU_V7
 896         select ARCH_SPARSEMEM_ENABLE
 897         select ARCH_HAS_HOLES_MEMORYMODEL
 898         select GENERIC_GPIO
 899         select HAVE_CLK
 900         select CLKDEV_LOOKUP
 901         select ARCH_HAS_CPUFREQ
 902         select GENERIC_CLOCKEVENTS
 903         select HAVE_S3C_RTC if RTC_CLASS
 904         select HAVE_S3C2410_I2C if I2C
 905         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 906         select NEED_MACH_MEMORY_H
 907         help
 908           Support for SAMSUNG's EXYNOS SoCs (EXYNOS4/5)
 909
 910 config ARCH_SHARK
 911         bool "Shark"
 912         select CPU_SA110
 913         select ISA
 914         select ISA_DMA
 915         select ZONE_DMA
 916         select PCI
 917         select ARCH_USES_GETTIMEOFFSET
 918         select NEED_MACH_MEMORY_H
 919         select NEED_MACH_IO_H
 920         help
 921           Support for the StrongARM based Digital DNARD machine, also known
 922           as "Shark" (<http://www.shark-linux.de/shark.html>).
 923
 924 config ARCH_U300
 925         bool "ST-Ericsson U300 Series"
 926         depends on MMU
 927         select CLKSRC_MMIO
 928         select CPU_ARM926T
 929         select HAVE_TCM
 930         select ARM_AMBA
 931         select ARM_PATCH_PHYS_VIRT
 932         select ARM_VIC
 933         select GENERIC_CLOCKEVENTS
 934         select CLKDEV_LOOKUP
 935         select COMMON_CLK
 936         select GENERIC_GPIO
 937         select ARCH_REQUIRE_GPIOLIB
 938         help
 939           Support for ST-Ericsson U300 series mobile platforms.
 940
 941 config ARCH_U8500
 942         bool "ST-Ericsson U8500 Series"
 943         depends on MMU
 944         select CPU_V7
 945         select ARM_AMBA
 946         select GENERIC_CLOCKEVENTS
 947         select CLKDEV_LOOKUP
 948         select ARCH_REQUIRE_GPIOLIB
 949         select ARCH_HAS_CPUFREQ
 950         select HAVE_SMP
 951         select MIGHT_HAVE_CACHE_L2X0
 952         help
 953           Support for ST-Ericsson's Ux500 architecture
 954
 955 config ARCH_NOMADIK
 956         bool "STMicroelectronics Nomadik"
 957         select ARM_AMBA
 958         select ARM_VIC
 959         select CPU_ARM926T
 960         select COMMON_CLK
 961         select GENERIC_CLOCKEVENTS
 962         select PINCTRL
 963         select MIGHT_HAVE_CACHE_L2X0
 964         select ARCH_REQUIRE_GPIOLIB
 965         help
 966           Support for the Nomadik platform by ST-Ericsson
 967
 968 config ARCH_DAVINCI
 969         bool "TI DaVinci"
 970         select GENERIC_CLOCKEVENTS
 971         select ARCH_REQUIRE_GPIOLIB
 972         select ZONE_DMA
 973         select HAVE_IDE
 974         select CLKDEV_LOOKUP
 975         select GENERIC_ALLOCATOR
 976         select GENERIC_IRQ_CHIP
 977         select ARCH_HAS_HOLES_MEMORYMODEL
 978         help
 979           Support for TI's DaVinci platform.
 980
 981 config ARCH_OMAP
 982         bool "TI OMAP"
 983         depends on MMU
 984         select HAVE_CLK
 985         select ARCH_REQUIRE_GPIOLIB
 986         select ARCH_HAS_CPUFREQ
 987         select CLKSRC_MMIO
 988         select GENERIC_CLOCKEVENTS
 989         select ARCH_HAS_HOLES_MEMORYMODEL
 990         help
 991           Support for TI's OMAP platform (OMAP1/2/3/4).
 992
 993 config PLAT_SPEAR
 994         bool "ST SPEAr"
 995         select ARM_AMBA
 996         select ARCH_REQUIRE_GPIOLIB
 997         select CLKDEV_LOOKUP
 998         select COMMON_CLK
 999         select CLKSRC_MMIO
1000         select GENERIC_CLOCKEVENTS
1001         select HAVE_CLK
1002         help
1003           Support for ST's SPEAr platform (SPEAr3xx, SPEAr6xx and SPEAr13xx).
1004
1005 config ARCH_VT8500
1006         bool "VIA/WonderMedia 85xx"
1007         select CPU_ARM926T
1008         select GENERIC_GPIO
1009         select ARCH_HAS_CPUFREQ
1010         select GENERIC_CLOCKEVENTS
1011         select ARCH_REQUIRE_GPIOLIB
1012         help
1013           Support for VIA/WonderMedia VT8500/WM85xx System-on-Chip.
1014
1015 config ARCH_ZYNQ
1016         bool "Xilinx Zynq ARM Cortex A9 Platform"
1017         select CPU_V7
1018         select GENERIC_CLOCKEVENTS
1019         select CLKDEV_LOOKUP
1020         select ARM_GIC
1021         select ARM_AMBA
1022         select ICST
1023         select MIGHT_HAVE_CACHE_L2X0
1024         select USE_OF
1025         help
1026           Support for Xilinx Zynq ARM Cortex A9 Platform
1027 endchoice
1028
1029 #
1030 # This is sorted alphabetically by mach-* pathname.  However, plat-*
1031 # Kconfigs may be included either alphabetically (according to the
1032 # plat- suffix) or along side the corresponding mach-* source.
1033 #
1034 source "arch/arm/mach-mvebu/Kconfig"
1035
1036 source "arch/arm/mach-at91/Kconfig"
1037
1038 source "arch/arm/mach-bcmring/Kconfig"
1039
1040 source "arch/arm/mach-clps711x/Kconfig"
1041
1042 source "arch/arm/mach-cns3xxx/Kconfig"
1043
1044 source "arch/arm/mach-davinci/Kconfig"
1045
1046 source "arch/arm/mach-dove/Kconfig"
1047
1048 source "arch/arm/mach-ep93xx/Kconfig"
1049
1050 source "arch/arm/mach-footbridge/Kconfig"
1051
1052 source "arch/arm/mach-gemini/Kconfig"
1053
1054 source "arch/arm/mach-h720x/Kconfig"
1055
1056 source "arch/arm/mach-integrator/Kconfig"
1057
1058 source "arch/arm/mach-iop32x/Kconfig"
1059
1060 source "arch/arm/mach-iop33x/Kconfig"
1061
1062 source "arch/arm/mach-iop13xx/Kconfig"
1063
1064 source "arch/arm/mach-ixp4xx/Kconfig"
1065
1066 source "arch/arm/mach-kirkwood/Kconfig"
1067
1068 source "arch/arm/mach-ks8695/Kconfig"
1069
1070 source "arch/arm/mach-msm/Kconfig"
1071
1072 source "arch/arm/mach-mv78xx0/Kconfig"
1073
1074 source "arch/arm/plat-mxc/Kconfig"
1075
1076 source "arch/arm/mach-mxs/Kconfig"
1077
1078 source "arch/arm/mach-netx/Kconfig"
1079
1080 source "arch/arm/mach-nomadik/Kconfig"
1081 source "arch/arm/plat-nomadik/Kconfig"
1082
1083 source "arch/arm/plat-omap/Kconfig"
1084
1085 source "arch/arm/mach-omap1/Kconfig"
1086
1087 source "arch/arm/mach-omap2/Kconfig"
1088
1089 source "arch/arm/mach-orion5x/Kconfig"
1090
1091 source "arch/arm/mach-pxa/Kconfig"
1092 source "arch/arm/plat-pxa/Kconfig"
1093
1094 source "arch/arm/mach-mmp/Kconfig"
1095
1096 source "arch/arm/mach-realview/Kconfig"
1097
1098 source "arch/arm/mach-sa1100/Kconfig"
1099
1100 source "arch/arm/plat-samsung/Kconfig"
1101 source "arch/arm/plat-s3c24xx/Kconfig"
1102
1103 source "arch/arm/plat-spear/Kconfig"
1104
1105 source "arch/arm/mach-s3c24xx/Kconfig"
1106 if ARCH_S3C24XX
1107 source "arch/arm/mach-s3c2412/Kconfig"
1108 source "arch/arm/mach-s3c2440/Kconfig"
1109 endif
1110
1111 if ARCH_S3C64XX
1112 source "arch/arm/mach-s3c64xx/Kconfig"
1113 endif
1114
1115 source "arch/arm/mach-s5p64x0/Kconfig"
1116
1117 source "arch/arm/mach-s5pc100/Kconfig"
1118
1119 source "arch/arm/mach-s5pv210/Kconfig"
1120
1121 source "arch/arm/mach-exynos/Kconfig"
1122
1123 source "arch/arm/mach-shmobile/Kconfig"
1124
1125 source "arch/arm/mach-tegra/Kconfig"
1126
1127 source "arch/arm/mach-u300/Kconfig"
1128
1129 source "arch/arm/mach-ux500/Kconfig"
1130
1131 source "arch/arm/mach-versatile/Kconfig"
1132
1133 source "arch/arm/mach-vexpress/Kconfig"
1134 source "arch/arm/plat-versatile/Kconfig"
1135
1136 source "arch/arm/mach-vt8500/Kconfig"
1137
1138 source "arch/arm/mach-w90x900/Kconfig"
1139
1140 # Definitions to make life easier
1141 config ARCH_ACORN
1142         bool
1143
1144 config PLAT_IOP
1145         bool
1146         select GENERIC_CLOCKEVENTS
1147
1148 config PLAT_ORION
1149         bool
1150         select CLKSRC_MMIO
1151         select GENERIC_IRQ_CHIP
1152         select COMMON_CLK
1153
1154 config PLAT_PXA
1155         bool
1156
1157 config PLAT_VERSATILE
1158         bool
1159
1160 config ARM_TIMER_SP804
1161         bool
1162         select CLKSRC_MMIO
1163         select HAVE_SCHED_CLOCK
1164
1165 source arch/arm/mm/Kconfig
1166
1167 config ARM_NR_BANKS
1168         int
1169         default 16 if ARCH_EP93XX
1170         default 8
1171
1172 config IWMMXT
1173         bool "Enable iWMMXt support"
1174         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4
1175         default y if PXA27x || PXA3xx || PXA95x || ARCH_MMP
1176         help
1177           Enable support for iWMMXt context switching at run time if
1178           running on a CPU that supports it.
1179
1180 config XSCALE_PMU
1181         bool
1182         depends on CPU_XSCALE
1183         default y
1184
1185 config CPU_HAS_PMU
1186         depends on (CPU_V6 || CPU_V6K || CPU_V7 || XSCALE_PMU) && \
1187                    (!ARCH_OMAP3 || OMAP3_EMU)
1188         default y
1189         bool
1190
1191 config MULTI_IRQ_HANDLER
1192         bool
1193         help
1194           Allow each machine to specify it's own IRQ handler at run time.
1195
1196 if !MMU
1197 source "arch/arm/Kconfig-nommu"
1198 endif
1199
1200 config ARM_ERRATA_326103
1201         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1202         depends on CPU_V6
1203         help
1204           Executing a SWP instruction to read-only memory does not set bit 11
1205           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1206           treat the access as a read, preventing a COW from occurring and
1207           causing the faulting task to livelock.
1208
1209 config ARM_ERRATA_411920
1210         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1211         depends on CPU_V6 || CPU_V6K
1212         help
1213           Invalidation of the Instruction Cache operation can
1214           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1215           It does not affect the MPCore. This option enables the ARM Ltd.
1216           recommended workaround.
1217
1218 config ARM_ERRATA_430973
1219         bool "ARM errata: Stale prediction on replaced interworking branch"
1220         depends on CPU_V7
1221         help
1222           This option enables the workaround for the 430973 Cortex-A8
1223           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1224           interworking branch is replaced with another code sequence at the
1225           same virtual address, whether due to self-modifying code or virtual
1226           to physical address re-mapping, Cortex-A8 does not recover from the
1227           stale interworking branch prediction. This results in Cortex-A8
1228           executing the new code sequence in the incorrect ARM or Thumb state.
1229           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1230           and also flushes the branch target cache at every context switch.
1231           Note that setting specific bits in the ACTLR register may not be
1232           available in non-secure mode.
1233
1234 config ARM_ERRATA_458693
1235         bool "ARM errata: Processor deadlock when a false hazard is created"
1236         depends on CPU_V7
1237         help
1238           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1239           erratum. For very specific sequences of memory operations, it is
1240           possible for a hazard condition intended for a cache line to instead
1241           be incorrectly associated with a different cache line. This false
1242           hazard might then cause a processor deadlock. The workaround enables
1243           the L1 caching of the NEON accesses and disables the PLD instruction
1244           in the ACTLR register. Note that setting specific bits in the ACTLR
1245           register may not be available in non-secure mode.
1246
1247 config ARM_ERRATA_460075
1248         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1249         depends on CPU_V7
1250         help
1251           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1252           erratum. Any asynchronous access to the L2 cache may encounter a
1253           situation in which recent store transactions to the L2 cache are lost
1254           and overwritten with stale memory contents from external memory. The
1255           workaround disables the write-allocate mode for the L2 cache via the
1256           ACTLR register. Note that setting specific bits in the ACTLR register
1257           may not be available in non-secure mode.
1258
1259 config ARM_ERRATA_742230
1260         bool "ARM errata: DMB operation may be faulty"
1261         depends on CPU_V7 && SMP
1262         help
1263           This option enables the workaround for the 742230 Cortex-A9
1264           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1265           between two write operations may not ensure the correct visibility
1266           ordering of the two writes. This workaround sets a specific bit in
1267           the diagnostic register of the Cortex-A9 which causes the DMB
1268           instruction to behave as a DSB, ensuring the correct behaviour of
1269           the two writes.
1270
1271 config ARM_ERRATA_742231
1272         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1273         depends on CPU_V7 && SMP
1274         help
1275           This option enables the workaround for the 742231 Cortex-A9
1276           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1277           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1278           accessing some data located in the same cache line, may get corrupted
1279           data due to bad handling of the address hazard when the line gets
1280           replaced from one of the CPUs at the same time as another CPU is
1281           accessing it. This workaround sets specific bits in the diagnostic
1282           register of the Cortex-A9 which reduces the linefill issuing
1283           capabilities of the processor.
1284
1285 config PL310_ERRATA_588369
1286         bool "PL310 errata: Clean & Invalidate maintenance operations do not invalidate clean lines"
1287         depends on CACHE_L2X0
1288         help
1289            The PL310 L2 cache controller implements three types of Clean &
1290            Invalidate maintenance operations: by Physical Address
1291            (offset 0x7F0), by Index/Way (0x7F8) and by Way (0x7FC).
1292            They are architecturally defined to behave as the execution of a
1293            clean operation followed immediately by an invalidate operation,
1294            both performing to the same memory location. This functionality
1295            is not correctly implemented in PL310 as clean lines are not
1296            invalidated as a result of these operations.
1297
1298 config ARM_ERRATA_720789
1299         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1300         depends on CPU_V7
1301         help
1302           This option enables the workaround for the 720789 Cortex-A9 (prior to
1303           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1304           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1305           As a consequence of this erratum, some TLB entries which should be
1306           invalidated are not, resulting in an incoherency in the system page
1307           tables. The workaround changes the TLB flushing routines to invalidate
1308           entries regardless of the ASID.
1309
1310 config PL310_ERRATA_727915
1311         bool "PL310 errata: Background Clean & Invalidate by Way operation can cause data corruption"
1312         depends on CACHE_L2X0
1313         help
1314           PL310 implements the Clean & Invalidate by Way L2 cache maintenance
1315           operation (offset 0x7FC). This operation runs in background so that
1316           PL310 can handle normal accesses while it is in progress. Under very
1317           rare circumstances, due to this erratum, write data can be lost when
1318           PL310 treats a cacheable write transaction during a Clean &
1319           Invalidate by Way operation.
1320
1321 config ARM_ERRATA_743622
1322         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1323         depends on CPU_V7
1324         help
1325           This option enables the workaround for the 743622 Cortex-A9
1326           (r2p*) erratum. Under very rare conditions, a faulty
1327           optimisation in the Cortex-A9 Store Buffer may lead to data
1328           corruption. This workaround sets a specific bit in the diagnostic
1329           register of the Cortex-A9 which disables the Store Buffer
1330           optimisation, preventing the defect from occurring. This has no
1331           visible impact on the overall performance or power consumption of the
1332           processor.
1333
1334 config ARM_ERRATA_751472
1335         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1336         depends on CPU_V7
1337         help
1338           This option enables the workaround for the 751472 Cortex-A9 (prior
1339           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1340           completion of a following broadcasted operation if the second
1341           operation is received by a CPU before the ICIALLUIS has completed,
1342           potentially leading to corrupted entries in the cache or TLB.
1343
1344 config PL310_ERRATA_753970
1345         bool "PL310 errata: cache sync operation may be faulty"
1346         depends on CACHE_PL310
1347         help
1348           This option enables the workaround for the 753970 PL310 (r3p0) erratum.
1349
1350           Under some condition the effect of cache sync operation on
1351           the store buffer still remains when the operation completes.
1352           This means that the store buffer is always asked to drain and
1353           this prevents it from merging any further writes. The workaround
1354           is to replace the normal offset of cache sync operation (0x730)
1355           by another offset targeting an unmapped PL310 register 0x740.
1356           This has the same effect as the cache sync operation: store buffer
1357           drain and waiting for all buffers empty.
1358
1359 config ARM_ERRATA_754322
1360         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1361         depends on CPU_V7
1362         help
1363           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1364           r3p*) erratum. A speculative memory access may cause a page table walk
1365           which starts prior to an ASID switch but completes afterwards. This
1366           can populate the micro-TLB with a stale entry which may be hit with
1367           the new ASID. This workaround places two dsb instructions in the mm
1368           switching code so that no page table walks can cross the ASID switch.
1369
1370 config ARM_ERRATA_754327
1371         bool "ARM errata: no automatic Store Buffer drain"
1372         depends on CPU_V7 && SMP
1373         help
1374           This option enables the workaround for the 754327 Cortex-A9 (prior to
1375           r2p0) erratum. The Store Buffer does not have any automatic draining
1376           mechanism and therefore a livelock may occur if an external agent
1377           continuously polls a memory location waiting to observe an update.
1378           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1379           written polling loops from denying visibility of updates to memory.
1380
1381 config ARM_ERRATA_364296
1382         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1383         depends on CPU_V6 && !SMP
1384         help
1385           This options enables the workaround for the 364296 ARM1136
1386           r0p2 erratum (possible cache data corruption with
1387           hit-under-miss enabled). It sets the undocumented bit 31 in
1388           the auxiliary control register and the FI bit in the control
1389           register, thus disabling hit-under-miss without putting the
1390           processor into full low interrupt latency mode. ARM11MPCore
1391           is not affected.
1392
1393 config ARM_ERRATA_764369
1394         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1395         depends on CPU_V7 && SMP
1396         help
1397           This option enables the workaround for erratum 764369
1398           affecting Cortex-A9 MPCore with two or more processors (all
1399           current revisions). Under certain timing circumstances, a data
1400           cache line maintenance operation by MVA targeting an Inner
1401           Shareable memory region may fail to proceed up to either the
1402           Point of Coherency or to the Point of Unification of the
1403           system. This workaround adds a DSB instruction before the
1404           relevant cache maintenance functions and sets a specific bit
1405           in the diagnostic control register of the SCU.
1406
1407 config PL310_ERRATA_769419
1408         bool "PL310 errata: no automatic Store Buffer drain"
1409         depends on CACHE_L2X0
1410         help
1411           On revisions of the PL310 prior to r3p2, the Store Buffer does
1412           not automatically drain. This can cause normal, non-cacheable
1413           writes to be retained when the memory system is idle, leading
1414           to suboptimal I/O performance for drivers using coherent DMA.
1415           This option adds a write barrier to the cpu_idle loop so that,
1416           on systems with an outer cache, the store buffer is drained
1417           explicitly.
1418
1419 endmenu
1420
1421 source "arch/arm/common/Kconfig"
1422
1423 menu "Bus support"
1424
1425 config ARM_AMBA
1426         bool
1427
1428 config ISA
1429         bool
1430         help
1431           Find out whether you have ISA slots on your motherboard.  ISA is the
1432           name of a bus system, i.e. the way the CPU talks to the other stuff
1433           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1434           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1435           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1436
1437 # Select ISA DMA controller support
1438 config ISA_DMA
1439         bool
1440         select ISA_DMA_API
1441
1442 # Select ISA DMA interface
1443 config ISA_DMA_API
1444         bool
1445
1446 config PCI
1447         bool "PCI support" if MIGHT_HAVE_PCI
1448         help
1449           Find out whether you have a PCI motherboard. PCI is the name of a
1450           bus system, i.e. the way the CPU talks to the other stuff inside
1451           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1452           VESA. If you have PCI, say Y, otherwise N.
1453
1454 config PCI_DOMAINS
1455         bool
1456         depends on PCI
1457
1458 config PCI_NANOENGINE
1459         bool "BSE nanoEngine PCI support"
1460         depends on SA1100_NANOENGINE
1461         help
1462           Enable PCI on the BSE nanoEngine board.
1463
1464 config PCI_SYSCALL
1465         def_bool PCI
1466
1467 # Select the host bridge type
1468 config PCI_HOST_VIA82C505
1469         bool
1470         depends on PCI && ARCH_SHARK
1471         default y
1472
1473 config PCI_HOST_ITE8152
1474         bool
1475         depends on PCI && MACH_ARMCORE
1476         default y
1477         select DMABOUNCE
1478
1479 source "drivers/pci/Kconfig"
1480
1481 source "drivers/pcmcia/Kconfig"
1482
1483 endmenu
1484
1485 menu "Kernel Features"
1486
1487 config HAVE_SMP
1488         bool
1489         help
1490           This option should be selected by machines which have an SMP-
1491           capable CPU.
1492
1493           The only effect of this option is to make the SMP-related
1494           options available to the user for configuration.
1495
1496 config SMP
1497         bool "Symmetric Multi-Processing"
1498         depends on CPU_V6K || CPU_V7
1499         depends on GENERIC_CLOCKEVENTS
1500         depends on HAVE_SMP
1501         depends on MMU
1502         select USE_GENERIC_SMP_HELPERS
1503         select HAVE_ARM_SCU if !ARCH_MSM_SCORPIONMP
1504         help
1505           This enables support for systems with more than one CPU. If you have
1506           a system with only one CPU, like most personal computers, say N. If
1507           you have a system with more than one CPU, say Y.
1508
1509           If you say N here, the kernel will run on single and multiprocessor
1510           machines, but will use only one CPU of a multiprocessor machine. If
1511           you say Y here, the kernel will run on many, but not all, single
1512           processor machines. On a single processor machine, the kernel will
1513           run faster if you say N here.
1514
1515           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1516           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1517           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1518
1519           If you don't know what to do here, say N.
1520
1521 config SMP_ON_UP
1522         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1523         depends on EXPERIMENTAL
1524         depends on SMP && !XIP_KERNEL
1525         default y
1526         help
1527           SMP kernels contain instructions which fail on non-SMP processors.
1528           Enabling this option allows the kernel to modify itself to make
1529           these instructions safe.  Disabling it allows about 1K of space
1530           savings.
1531
1532           If you don't know what to do here, say Y.
1533
1534 config ARM_CPU_TOPOLOGY
1535         bool "Support cpu topology definition"
1536         depends on SMP && CPU_V7
1537         default y
1538         help
1539           Support ARM cpu topology definition. The MPIDR register defines
1540           affinity between processors which is then used to describe the cpu
1541           topology of an ARM System.
1542
1543 config SCHED_MC
1544         bool "Multi-core scheduler support"
1545         depends on ARM_CPU_TOPOLOGY
1546         help
1547           Multi-core scheduler support improves the CPU scheduler's decision
1548           making when dealing with multi-core CPU chips at a cost of slightly
1549           increased overhead in some places. If unsure say N here.
1550
1551 config SCHED_SMT
1552         bool "SMT scheduler support"
1553         depends on ARM_CPU_TOPOLOGY
1554         help
1555           Improves the CPU scheduler's decision making when dealing with
1556           MultiThreading at a cost of slightly increased overhead in some
1557           places. If unsure say N here.
1558
1559 config HAVE_ARM_SCU
1560         bool
1561         help
1562           This option enables support for the ARM system coherency unit
1563
1564 config ARM_ARCH_TIMER
1565         bool "Architected timer support"
1566         depends on CPU_V7
1567         help
1568           This option enables support for the ARM architected timer
1569
1570 config HAVE_ARM_TWD
1571         bool
1572         depends on SMP
1573         help
1574           This options enables support for the ARM timer and watchdog unit
1575
1576 choice
1577         prompt "Memory split"
1578         default VMSPLIT_3G
1579         help
1580           Select the desired split between kernel and user memory.
1581
1582           If you are not absolutely sure what you are doing, leave this
1583           option alone!
1584
1585         config VMSPLIT_3G
1586                 bool "3G/1G user/kernel split"
1587         config VMSPLIT_2G
1588                 bool "2G/2G user/kernel split"
1589         config VMSPLIT_1G
1590                 bool "1G/3G user/kernel split"
1591 endchoice
1592
1593 config PAGE_OFFSET
1594         hex
1595         default 0x40000000 if VMSPLIT_1G
1596         default 0x80000000 if VMSPLIT_2G
1597         default 0xC0000000
1598
1599 config NR_CPUS
1600         int "Maximum number of CPUs (2-32)"
1601         range 2 32
1602         depends on SMP
1603         default "4"
1604
1605 config HOTPLUG_CPU
1606         bool "Support for hot-pluggable CPUs (EXPERIMENTAL)"
1607         depends on SMP && HOTPLUG && EXPERIMENTAL
1608         help
1609           Say Y here to experiment with turning CPUs off and on.  CPUs
1610           can be controlled through /sys/devices/system/cpu.
1611
1612 config LOCAL_TIMERS
1613         bool "Use local timer interrupts"
1614         depends on SMP
1615         default y
1616         select HAVE_ARM_TWD if (!ARCH_MSM_SCORPIONMP && !EXYNOS4_MCT)
1617         help
1618           Enable support for local timers on SMP platforms, rather then the
1619           legacy IPI broadcast method.  Local timers allows the system
1620           accounting to be spread across the timer interval, preventing a
1621           "thundering herd" at every timer tick.
1622
1623 config ARCH_NR_GPIO
1624         int
1625         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1626         default 355 if ARCH_U8500
1627         default 264 if MACH_H4700
1628         default 512 if SOC_OMAP5
1629         default 0
1630         help
1631           Maximum number of GPIOs in the system.
1632
1633           If unsure, leave the default value.
1634
1635 source kernel/Kconfig.preempt
1636
1637 config HZ
1638         int
1639         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || ARCH_S5P64X0 || \
1640                 ARCH_S5PV210 || ARCH_EXYNOS4
1641         default OMAP_32K_TIMER_HZ if ARCH_OMAP && OMAP_32K_TIMER
1642         default AT91_TIMER_HZ if ARCH_AT91
1643         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE
1644         default 100
1645
1646 config THUMB2_KERNEL
1647         bool "Compile the kernel in Thumb-2 mode (EXPERIMENTAL)"
1648         depends on CPU_V7 && !CPU_V6 && !CPU_V6K && EXPERIMENTAL
1649         select AEABI
1650         select ARM_ASM_UNIFIED
1651         select ARM_UNWIND
1652         help
1653           By enabling this option, the kernel will be compiled in
1654           Thumb-2 mode. A compiler/assembler that understand the unified
1655           ARM-Thumb syntax is needed.
1656
1657           If unsure, say N.
1658
1659 config THUMB2_AVOID_R_ARM_THM_JUMP11
1660         bool "Work around buggy Thumb-2 short branch relocations in gas"
1661         depends on THUMB2_KERNEL && MODULES
1662         default y
1663         help
1664           Various binutils versions can resolve Thumb-2 branches to
1665           locally-defined, preemptible global symbols as short-range "b.n"
1666           branch instructions.
1667
1668           This is a problem, because there's no guarantee the final
1669           destination of the symbol, or any candidate locations for a
1670           trampoline, are within range of the branch.  For this reason, the
1671           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1672           relocation in modules at all, and it makes little sense to add
1673           support.
1674
1675           The symptom is that the kernel fails with an "unsupported
1676           relocation" error when loading some modules.
1677
1678           Until fixed tools are available, passing
1679           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1680           code which hits this problem, at the cost of a bit of extra runtime
1681           stack usage in some cases.
1682
1683           The problem is described in more detail at:
1684               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1685
1686           Only Thumb-2 kernels are affected.
1687
1688           Unless you are sure your tools don't have this problem, say Y.
1689
1690 config ARM_ASM_UNIFIED
1691         bool
1692
1693 config AEABI
1694         bool "Use the ARM EABI to compile the kernel"
1695         help
1696           This option allows for the kernel to be compiled using the latest
1697           ARM ABI (aka EABI).  This is only useful if you are using a user
1698           space environment that is also compiled with EABI.
1699
1700           Since there are major incompatibilities between the legacy ABI and
1701           EABI, especially with regard to structure member alignment, this
1702           option also changes the kernel syscall calling convention to
1703           disambiguate both ABIs and allow for backward compatibility support
1704           (selected with CONFIG_OABI_COMPAT).
1705
1706           To use this you need GCC version 4.0.0 or later.
1707
1708 config OABI_COMPAT
1709         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1710         depends on AEABI && EXPERIMENTAL && !THUMB2_KERNEL
1711         default y
1712         help
1713           This option preserves the old syscall interface along with the
1714           new (ARM EABI) one. It also provides a compatibility layer to
1715           intercept syscalls that have structure arguments which layout
1716           in memory differs between the legacy ABI and the new ARM EABI
1717           (only for non "thumb" binaries). This option adds a tiny
1718           overhead to all syscalls and produces a slightly larger kernel.
1719           If you know you'll be using only pure EABI user space then you
1720           can say N here. If this option is not selected and you attempt
1721           to execute a legacy ABI binary then the result will be
1722           UNPREDICTABLE (in fact it can be predicted that it won't work
1723           at all). If in doubt say Y.
1724
1725 config ARCH_HAS_HOLES_MEMORYMODEL
1726         bool
1727
1728 config ARCH_SPARSEMEM_ENABLE
1729         bool
1730
1731 config ARCH_SPARSEMEM_DEFAULT
1732         def_bool ARCH_SPARSEMEM_ENABLE
1733
1734 config ARCH_SELECT_MEMORY_MODEL
1735         def_bool ARCH_SPARSEMEM_ENABLE
1736
1737 config HAVE_ARCH_PFN_VALID
1738         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1739
1740 config HIGHMEM
1741         bool "High Memory Support"
1742         depends on MMU
1743         help
1744           The address space of ARM processors is only 4 Gigabytes large
1745           and it has to accommodate user address space, kernel address
1746           space as well as some memory mapped IO. That means that, if you
1747           have a large amount of physical memory and/or IO, not all of the
1748           memory can be "permanently mapped" by the kernel. The physical
1749           memory that is not permanently mapped is called "high memory".
1750
1751           Depending on the selected kernel/user memory split, minimum
1752           vmalloc space and actual amount of RAM, you may not need this
1753           option which should result in a slightly faster kernel.
1754
1755           If unsure, say n.
1756
1757 config HIGHPTE
1758         bool "Allocate 2nd-level pagetables from highmem"
1759         depends on HIGHMEM
1760
1761 config HW_PERF_EVENTS
1762         bool "Enable hardware performance counter support for perf events"
1763         depends on PERF_EVENTS && CPU_HAS_PMU
1764         default y
1765         help
1766           Enable hardware performance counter support for perf events. If
1767           disabled, perf events will use software events only.
1768
1769 source "mm/Kconfig"
1770
1771 config FORCE_MAX_ZONEORDER
1772         int "Maximum zone order" if ARCH_SHMOBILE
1773         range 11 64 if ARCH_SHMOBILE
1774         default "9" if SA1111
1775         default "11"
1776         help
1777           The kernel memory allocator divides physically contiguous memory
1778           blocks into "zones", where each zone is a power of two number of
1779           pages.  This option selects the largest power of two that the kernel
1780           keeps in the memory allocator.  If you need to allocate very large
1781           blocks of physically contiguous memory, then you may need to
1782           increase this value.
1783
1784           This config option is actually maximum order plus one. For example,
1785           a value of 11 means that the largest free memory block is 2^10 pages.
1786
1787 config LEDS
1788         bool "Timer and CPU usage LEDs"
1789         depends on ARCH_CDB89712 || ARCH_EBSA110 || \
1790                    ARCH_EBSA285 || ARCH_INTEGRATOR || \
1791                    ARCH_LUBBOCK || MACH_MAINSTONE || ARCH_NETWINDER || \
1792                    ARCH_OMAP || ARCH_P720T || ARCH_PXA_IDP || \
1793                    ARCH_SA1100 || ARCH_SHARK || ARCH_VERSATILE || \
1794                    ARCH_AT91 || ARCH_DAVINCI || \
1795                    ARCH_KS8695 || MACH_RD88F5182 || ARCH_REALVIEW
1796         help
1797           If you say Y here, the LEDs on your machine will be used
1798           to provide useful information about your current system status.
1799
1800           If you are compiling a kernel for a NetWinder or EBSA-285, you will
1801           be able to select which LEDs are active using the options below. If
1802           you are compiling a kernel for the EBSA-110 or the LART however, the
1803           red LED will simply flash regularly to indicate that the system is
1804           still functional. It is safe to say Y here if you have a CATS
1805           system, but the driver will do nothing.
1806
1807 config LEDS_TIMER
1808         bool "Timer LED" if (!ARCH_CDB89712 && !ARCH_OMAP) || \
1809                             OMAP_OSK_MISTRAL || MACH_OMAP_H2 \
1810                             || MACH_OMAP_PERSEUS2
1811         depends on LEDS
1812         depends on !GENERIC_CLOCKEVENTS
1813         default y if ARCH_EBSA110
1814         help
1815           If you say Y here, one of the system LEDs (the green one on the
1816           NetWinder, the amber one on the EBSA285, or the red one on the LART)
1817           will flash regularly to indicate that the system is still
1818           operational. This is mainly useful to kernel hackers who are
1819           debugging unstable kernels.
1820
1821           The LART uses the same LED for both Timer LED and CPU usage LED
1822           functions. You may choose to use both, but the Timer LED function
1823           will overrule the CPU usage LED.
1824
1825 config LEDS_CPU
1826         bool "CPU usage LED" if (!ARCH_CDB89712 && !ARCH_EBSA110 && \
1827                         !ARCH_OMAP) \
1828                         || OMAP_OSK_MISTRAL || MACH_OMAP_H2 \
1829                         || MACH_OMAP_PERSEUS2
1830         depends on LEDS
1831         help
1832           If you say Y here, the red LED will be used to give a good real
1833           time indication of CPU usage, by lighting whenever the idle task
1834           is not currently executing.
1835
1836           The LART uses the same LED for both Timer LED and CPU usage LED
1837           functions. You may choose to use both, but the Timer LED function
1838           will overrule the CPU usage LED.
1839
1840 config ALIGNMENT_TRAP
1841         bool
1842         depends on CPU_CP15_MMU
1843         default y if !ARCH_EBSA110
1844         select HAVE_PROC_CPU if PROC_FS
1845         help
1846           ARM processors cannot fetch/store information which is not
1847           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1848           address divisible by 4. On 32-bit ARM processors, these non-aligned
1849           fetch/store instructions will be emulated in software if you say
1850           here, which has a severe performance impact. This is necessary for
1851           correct operation of some network protocols. With an IP-only
1852           configuration it is safe to say N, otherwise say Y.
1853
1854 config UACCESS_WITH_MEMCPY
1855         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user() (EXPERIMENTAL)"
1856         depends on MMU && EXPERIMENTAL
1857         default y if CPU_FEROCEON
1858         help
1859           Implement faster copy_to_user and clear_user methods for CPU
1860           cores where a 8-word STM instruction give significantly higher
1861           memory write throughput than a sequence of individual 32bit stores.
1862
1863           A possible side effect is a slight increase in scheduling latency
1864           between threads sharing the same address space if they invoke
1865           such copy operations with large buffers.
1866
1867           However, if the CPU data cache is using a write-allocate mode,
1868           this option is unlikely to provide any performance gain.
1869
1870 config SECCOMP
1871         bool
1872         prompt "Enable seccomp to safely compute untrusted bytecode"
1873         ---help---
1874           This kernel feature is useful for number crunching applications
1875           that may need to compute untrusted bytecode during their
1876           execution. By using pipes or other transports made available to
1877           the process as file descriptors supporting the read/write
1878           syscalls, it's possible to isolate those applications in
1879           their own address space using seccomp. Once seccomp is
1880           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1881           and the task is only allowed to execute a few safe syscalls
1882           defined by each seccomp mode.
1883
1884 config CC_STACKPROTECTOR
1885         bool "Enable -fstack-protector buffer overflow detection (EXPERIMENTAL)"
1886         depends on EXPERIMENTAL
1887         help
1888           This option turns on the -fstack-protector GCC feature. This
1889           feature puts, at the beginning of functions, a canary value on
1890           the stack just before the return address, and validates
1891           the value just before actually returning.  Stack based buffer
1892           overflows (that need to overwrite this return address) now also
1893           overwrite the canary, which gets detected and the attack is then
1894           neutralized via a kernel panic.
1895           This feature requires gcc version 4.2 or above.
1896
1897 config DEPRECATED_PARAM_STRUCT
1898         bool "Provide old way to pass kernel parameters"
1899         help
1900           This was deprecated in 2001 and announced to live on for 5 years.
1901           Some old boot loaders still use this way.
1902
1903 endmenu
1904
1905 menu "Boot options"
1906
1907 config USE_OF
1908         bool "Flattened Device Tree support"
1909         select OF
1910         select OF_EARLY_FLATTREE
1911         select IRQ_DOMAIN
1912         help
1913           Include support for flattened device tree machine descriptions.
1914
1915 # Compressed boot loader in ROM.  Yes, we really want to ask about
1916 # TEXT and BSS so we preserve their values in the config files.
1917 config ZBOOT_ROM_TEXT
1918         hex "Compressed ROM boot loader base address"
1919         default "0"
1920         help
1921           The physical address at which the ROM-able zImage is to be
1922           placed in the target.  Platforms which normally make use of
1923           ROM-able zImage formats normally set this to a suitable
1924           value in their defconfig file.
1925
1926           If ZBOOT_ROM is not enabled, this has no effect.
1927
1928 config ZBOOT_ROM_BSS
1929         hex "Compressed ROM boot loader BSS address"
1930         default "0"
1931         help
1932           The base address of an area of read/write memory in the target
1933           for the ROM-able zImage which must be available while the
1934           decompressor is running. It must be large enough to hold the
1935           entire decompressed kernel plus an additional 128 KiB.
1936           Platforms which normally make use of ROM-able zImage formats
1937           normally set this to a suitable value in their defconfig file.
1938
1939           If ZBOOT_ROM is not enabled, this has no effect.
1940
1941 config ZBOOT_ROM
1942         bool "Compressed boot loader in ROM/flash"
1943         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1944         help
1945           Say Y here if you intend to execute your compressed kernel image
1946           (zImage) directly from ROM or flash.  If unsure, say N.
1947
1948 choice
1949         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
1950         depends on ZBOOT_ROM && ARCH_SH7372 && EXPERIMENTAL
1951         default ZBOOT_ROM_NONE
1952         help
1953           Include experimental SD/MMC loading code in the ROM-able zImage.
1954           With this enabled it is possible to write the ROM-able zImage
1955           kernel image to an MMC or SD card and boot the kernel straight
1956           from the reset vector. At reset the processor Mask ROM will load
1957           the first part of the ROM-able zImage which in turn loads the
1958           rest the kernel image to RAM.
1959
1960 config ZBOOT_ROM_NONE
1961         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
1962         help
1963           Do not load image from SD or MMC
1964
1965 config ZBOOT_ROM_MMCIF
1966         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
1967         help
1968           Load image from MMCIF hardware block.
1969
1970 config ZBOOT_ROM_SH_MOBILE_SDHI
1971         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
1972         help
1973           Load image from SDHI hardware block
1974
1975 endchoice
1976
1977 config ARM_APPENDED_DTB
1978         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1979         depends on OF && !ZBOOT_ROM && EXPERIMENTAL
1980         help
1981           With this option, the boot code will look for a device tree binary
1982           (DTB) appended to zImage
1983           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1984
1985           This is meant as a backward compatibility convenience for those
1986           systems with a bootloader that can't be upgraded to accommodate
1987           the documented boot protocol using a device tree.
1988
1989           Beware that there is very little in terms of protection against
1990           this option being confused by leftover garbage in memory that might
1991           look like a DTB header after a reboot if no actual DTB is appended
1992           to zImage.  Do not leave this option active in a production kernel
1993           if you don't intend to always append a DTB.  Proper passing of the
1994           location into r2 of a bootloader provided DTB is always preferable
1995           to this option.
1996
1997 config ARM_ATAG_DTB_COMPAT
1998         bool "Supplement the appended DTB with traditional ATAG information"
1999         depends on ARM_APPENDED_DTB
2000         help
2001           Some old bootloaders can't be updated to a DTB capable one, yet
2002           they provide ATAGs with memory configuration, the ramdisk address,
2003           the kernel cmdline string, etc.  Such information is dynamically
2004           provided by the bootloader and can't always be stored in a static
2005           DTB.  To allow a device tree enabled kernel to be used with such
2006           bootloaders, this option allows zImage to extract the information
2007           from the ATAG list and store it at run time into the appended DTB.
2008
2009 choice
2010         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
2011         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2012
2013 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2014         bool "Use bootloader kernel arguments if available"
2015         help
2016           Uses the command-line options passed by the boot loader instead of
2017           the device tree bootargs property. If the boot loader doesn't provide
2018           any, the device tree bootargs property will be used.
2019
2020 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
2021         bool "Extend with bootloader kernel arguments"
2022         help
2023           The command-line arguments provided by the boot loader will be
2024           appended to the the device tree bootargs property.
2025
2026 endchoice
2027
2028 config CMDLINE
2029         string "Default kernel command string"
2030         default ""
2031         help
2032           On some architectures (EBSA110 and CATS), there is currently no way
2033           for the boot loader to pass arguments to the kernel. For these
2034           architectures, you should supply some command-line options at build
2035           time by entering them here. As a minimum, you should specify the
2036           memory size and the root device (e.g., mem=64M root=/dev/nfs).
2037
2038 choice
2039         prompt "Kernel command line type" if CMDLINE != ""
2040         default CMDLINE_FROM_BOOTLOADER
2041
2042 config CMDLINE_FROM_BOOTLOADER
2043         bool "Use bootloader kernel arguments if available"
2044         help
2045           Uses the command-line options passed by the boot loader. If
2046           the boot loader doesn't provide any, the default kernel command
2047           string provided in CMDLINE will be used.
2048
2049 config CMDLINE_EXTEND
2050         bool "Extend bootloader kernel arguments"
2051         help
2052           The command-line arguments provided by the boot loader will be
2053           appended to the default kernel command string.
2054
2055 config CMDLINE_FORCE
2056         bool "Always use the default kernel command string"
2057         help
2058           Always use the default kernel command string, even if the boot
2059           loader passes other arguments to the kernel.
2060           This is useful if you cannot or don't want to change the
2061           command-line options your boot loader passes to the kernel.
2062 endchoice
2063
2064 config XIP_KERNEL
2065         bool "Kernel Execute-In-Place from ROM"
2066         depends on !ZBOOT_ROM && !ARM_LPAE
2067         help
2068           Execute-In-Place allows the kernel to run from non-volatile storage
2069           directly addressable by the CPU, such as NOR flash. This saves RAM
2070           space since the text section of the kernel is not loaded from flash
2071           to RAM.  Read-write sections, such as the data section and stack,
2072           are still copied to RAM.  The XIP kernel is not compressed since
2073           it has to run directly from flash, so it will take more space to
2074           store it.  The flash address used to link the kernel object files,
2075           and for storing it, is configuration dependent. Therefore, if you
2076           say Y here, you must know the proper physical address where to
2077           store the kernel image depending on your own flash memory usage.
2078
2079           Also note that the make target becomes "make xipImage" rather than
2080           "make zImage" or "make Image".  The final kernel binary to put in
2081           ROM memory will be arch/arm/boot/xipImage.
2082
2083           If unsure, say N.
2084
2085 config XIP_PHYS_ADDR
2086         hex "XIP Kernel Physical Location"
2087         depends on XIP_KERNEL
2088         default "0x00080000"
2089         help
2090           This is the physical address in your flash memory the kernel will
2091           be linked for and stored to.  This address is dependent on your
2092           own flash usage.
2093
2094 config KEXEC
2095         bool "Kexec system call (EXPERIMENTAL)"
2096         depends on EXPERIMENTAL && (!SMP || HOTPLUG_CPU)
2097         help
2098           kexec is a system call that implements the ability to shutdown your
2099           current kernel, and to start another kernel.  It is like a reboot
2100           but it is independent of the system firmware.   And like a reboot
2101           you can start any kernel with it, not just Linux.
2102
2103           It is an ongoing process to be certain the hardware in a machine
2104           is properly shutdown, so do not be surprised if this code does not
2105           initially work for you.  It may help to enable device hotplugging
2106           support.
2107
2108 config ATAGS_PROC
2109         bool "Export atags in procfs"
2110         depends on KEXEC
2111         default y
2112         help
2113           Should the atags used to boot the kernel be exported in an "atags"
2114           file in procfs. Useful with kexec.
2115
2116 config CRASH_DUMP
2117         bool "Build kdump crash kernel (EXPERIMENTAL)"
2118         depends on EXPERIMENTAL
2119         help
2120           Generate crash dump after being started by kexec. This should
2121           be normally only set in special crash dump kernels which are
2122           loaded in the main kernel with kexec-tools into a specially
2123           reserved region and then later executed after a crash by
2124           kdump/kexec. The crash dump kernel must be compiled to a
2125           memory address not used by the main kernel
2126
2127           For more details see Documentation/kdump/kdump.txt
2128
2129 config AUTO_ZRELADDR
2130         bool "Auto calculation of the decompressed kernel image address"
2131         depends on !ZBOOT_ROM && !ARCH_U300
2132         help
2133           ZRELADDR is the physical address where the decompressed kernel
2134           image will be placed. If AUTO_ZRELADDR is selected, the address
2135           will be determined at run-time by masking the current IP with
2136           0xf8000000. This assumes the zImage being placed in the first 128MB
2137           from start of memory.
2138
2139 endmenu
2140
2141 menu "CPU Power Management"
2142
2143 if ARCH_HAS_CPUFREQ
2144
2145 source "drivers/cpufreq/Kconfig"
2146
2147 config CPU_FREQ_IMX
2148         tristate "CPUfreq driver for i.MX CPUs"
2149         depends on ARCH_MXC && CPU_FREQ
2150         help
2151           This enables the CPUfreq driver for i.MX CPUs.
2152
2153 config CPU_FREQ_SA1100
2154         bool
2155
2156 config CPU_FREQ_SA1110
2157         bool
2158
2159 config CPU_FREQ_INTEGRATOR
2160         tristate "CPUfreq driver for ARM Integrator CPUs"
2161         depends on ARCH_INTEGRATOR && CPU_FREQ
2162         default y
2163         help
2164           This enables the CPUfreq driver for ARM Integrator CPUs.
2165
2166           For details, take a look at <file:Documentation/cpu-freq>.
2167
2168           If in doubt, say Y.
2169
2170 config CPU_FREQ_PXA
2171         bool
2172         depends on CPU_FREQ && ARCH_PXA && PXA25x
2173         default y
2174         select CPU_FREQ_TABLE
2175         select CPU_FREQ_DEFAULT_GOV_USERSPACE
2176
2177 config CPU_FREQ_S3C
2178         bool
2179         help
2180           Internal configuration node for common cpufreq on Samsung SoC
2181
2182 config CPU_FREQ_S3C24XX
2183         bool "CPUfreq driver for Samsung S3C24XX series CPUs (EXPERIMENTAL)"
2184         depends on ARCH_S3C24XX && CPU_FREQ && EXPERIMENTAL
2185         select CPU_FREQ_S3C
2186         help
2187           This enables the CPUfreq driver for the Samsung S3C24XX family
2188           of CPUs.
2189
2190           For details, take a look at <file:Documentation/cpu-freq>.
2191
2192           If in doubt, say N.
2193
2194 config CPU_FREQ_S3C24XX_PLL
2195         bool "Support CPUfreq changing of PLL frequency (EXPERIMENTAL)"
2196         depends on CPU_FREQ_S3C24XX && EXPERIMENTAL
2197         help
2198           Compile in support for changing the PLL frequency from the
2199           S3C24XX series CPUfreq driver. The PLL takes time to settle
2200           after a frequency change, so by default it is not enabled.
2201
2202           This also means that the PLL tables for the selected CPU(s) will
2203           be built which may increase the size of the kernel image.
2204
2205 config CPU_FREQ_S3C24XX_DEBUG
2206         bool "Debug CPUfreq Samsung driver core"
2207         depends on CPU_FREQ_S3C24XX
2208         help
2209           Enable s3c_freq_dbg for the Samsung S3C CPUfreq core
2210
2211 config CPU_FREQ_S3C24XX_IODEBUG
2212         bool "Debug CPUfreq Samsung driver IO timing"
2213         depends on CPU_FREQ_S3C24XX
2214         help
2215           Enable s3c_freq_iodbg for the Samsung S3C CPUfreq core
2216
2217 config CPU_FREQ_S3C24XX_DEBUGFS
2218         bool "Export debugfs for CPUFreq"
2219         depends on CPU_FREQ_S3C24XX && DEBUG_FS
2220         help
2221           Export status information via debugfs.
2222
2223 endif
2224
2225 source "drivers/cpuidle/Kconfig"
2226
2227 endmenu
2228
2229 menu "Floating point emulation"
2230
2231 comment "At least one emulation must be selected"
2232
2233 config FPE_NWFPE
2234         bool "NWFPE math emulation"
2235         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2236         ---help---
2237           Say Y to include the NWFPE floating point emulator in the kernel.
2238           This is necessary to run most binaries. Linux does not currently
2239           support floating point hardware so you need to say Y here even if
2240           your machine has an FPA or floating point co-processor podule.
2241
2242           You may say N here if you are going to load the Acorn FPEmulator
2243           early in the bootup.
2244
2245 config FPE_NWFPE_XP
2246         bool "Support extended precision"
2247         depends on FPE_NWFPE
2248         help
2249           Say Y to include 80-bit support in the kernel floating-point
2250           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2251           Note that gcc does not generate 80-bit operations by default,
2252           so in most cases this option only enlarges the size of the
2253           floating point emulator without any good reason.
2254
2255           You almost surely want to say N here.
2256
2257 config FPE_FASTFPE
2258         bool "FastFPE math emulation (EXPERIMENTAL)"
2259         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3 && EXPERIMENTAL
2260         ---help---
2261           Say Y here to include the FAST floating point emulator in the kernel.
2262           This is an experimental much faster emulator which now also has full
2263           precision for the mantissa.  It does not support any exceptions.
2264           It is very simple, and approximately 3-6 times faster than NWFPE.
2265
2266           It should be sufficient for most programs.  It may be not suitable
2267           for scientific calculations, but you have to check this for yourself.
2268           If you do not feel you need a faster FP emulation you should better
2269           choose NWFPE.
2270
2271 config VFP
2272         bool "VFP-format floating point maths"
2273         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2274         help
2275           Say Y to include VFP support code in the kernel. This is needed
2276           if your hardware includes a VFP unit.
2277
2278           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2279           release notes and additional status information.
2280
2281           Say N if your target does not have VFP hardware.
2282
2283 config VFPv3
2284         bool
2285         depends on VFP
2286         default y if CPU_V7
2287
2288 config NEON
2289         bool "Advanced SIMD (NEON) Extension support"
2290         depends on VFPv3 && CPU_V7
2291         help
2292           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2293           Extension.
2294
2295 endmenu
2296
2297 menu "Userspace binary formats"
2298
2299 source "fs/Kconfig.binfmt"
2300
2301 config ARTHUR
2302         tristate "RISC OS personality"
2303         depends on !AEABI
2304         help
2305           Say Y here to include the kernel code necessary if you want to run
2306           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2307           experimental; if this sounds frightening, say N and sleep in peace.
2308           You can also say M here to compile this support as a module (which
2309           will be called arthur).
2310
2311 endmenu
2312
2313 menu "Power management options"
2314
2315 source "kernel/power/Kconfig"
2316
2317 config ARCH_SUSPEND_POSSIBLE
2318         depends on !ARCH_S5PC100 && !ARCH_TEGRA
2319         depends on CPU_ARM920T || CPU_ARM926T || CPU_SA1100 || \
2320                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2321         def_bool y
2322
2323 config ARM_CPU_SUSPEND
2324         def_bool PM_SLEEP
2325
2326 endmenu
2327
2328 source "net/Kconfig"
2329
2330 source "drivers/Kconfig"
2331
2332 source "fs/Kconfig"
2333
2334 source "arch/arm/Kconfig.debug"
2335
2336 source "security/Kconfig"
2337
2338 source "crypto/Kconfig"
2339
2340 source "lib/Kconfig"