]> Pileus Git - ~andy/linux/commit
Merge tag 'zynq-clk-for-3.11' of git://git.xilinx.com/linux-xlnx into next/soc
authorOlof Johansson <olof@lixom.net>
Sat, 8 Jun 2013 00:01:42 +0000 (17:01 -0700)
committerOlof Johansson <olof@lixom.net>
Sat, 8 Jun 2013 01:21:51 +0000 (18:21 -0700)
commite56c60c374bbcd343ed286c713116056bf3d6d36
tree287370ef948fbd7b9dc45c54e7ed7d384258dd26
parentf49024926236068bc3fe6848aaf87b914049013a
parent97c4e87d45498fb4d18c995721bba72345a7d257
Merge tag 'zynq-clk-for-3.11' of git://git.xilinx.com/linux-xlnx into next/soc

From Michal Simek:
arm: Xilinx Zynq clock changes for v3.11

Change Xilinx Zynq DT clock description which reflects logical abstraction
of Zynq's clock tree.

- Refactor PLL driver
- Use new clock controller driver
- Change timer and uart drivers

* tag 'zynq-clk-for-3.11' of git://git.xilinx.com/linux-xlnx:
  clk: zynq: Remove deprecated clock code
  arm: zynq: Migrate platform to clock controller
  clk: zynq: Add clock controller driver
  clk: zynq: Factor out PLL driver

Signed-off-by: Olof Johansson <olof@lixom.net>