]> Pileus Git - ~andy/linux/commit
ARM: OMAP2+: DRA7: realtime_counter: Add ratio registers for 20MHZ sys-clk frequency
authorSricharan R <r.sricharan@ti.com>
Wed, 18 Sep 2013 11:20:11 +0000 (16:50 +0530)
committerTony Lindgren <tony@atomide.com>
Tue, 8 Oct 2013 21:26:06 +0000 (14:26 -0700)
commit38a1981ce31dc4c527cbc0137f638543261b471a
tree01cd91e9b8dbba695c48207855ba496aa0216d80
parentd0e639c9e06d44e713170031fe05fb60ebe680af
ARM: OMAP2+: DRA7: realtime_counter: Add ratio registers for 20MHZ sys-clk frequency

The real time counter also called master counter, is a free-running
counter. It produces the count used by the CPU local timer peripherals
in the MPU cluster. The timer counts at a rate of 6.144 MHz.

The ratio registers are missing for a sys-clk of 20MHZ which is used
by DRA7 socs. So because of this, the counter was getting wrongly
programmed for a sys-clk of 38.4Mhz(default). So adding the ratio
registers for 20MHZ sys-clk.

Tested-by: Nishanth Menon <nm@ti.com>
Acked-by: Santosh Shilimkar <santosh.shilimkar@ti.com>
Signed-off-by: Sricharan R <r.sricharan@ti.com>
Signed-off-by: Tony Lindgren <tony@atomide.com>
arch/arm/mach-omap2/timer.c