Pileus Git - ~andy/linux/blob - drivers/staging/vt6656/srom.h

   1 /*
   2  * Copyright (c) 1996, 2003 VIA Networking Technologies, Inc.
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or modify
   6  * it under the terms of the GNU General Public License as published by
   7  * the Free Software Foundation; either version 2 of the License, or
   8  * (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License along
  16  * with this program; if not, write to the Free Software Foundation, Inc.,
  17  * 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA.
  18  *
  19  *
  20  * File: srom.h
  21  *
  22  * Purpose: Implement functions to access eeprom
  23  *
  24  * Author: Jerry Chen
  25  *
  26  * Date: Jan 29, 2003
  27  *
  28  */
  29
  30 #ifndef __SROM_H__
  31 #define __SROM_H__
  32
  33 #define EEP_MAX_CONTEXT_SIZE    256
  34
  35 #define CB_EEPROM_READBYTE_WAIT 900     //us
  36
  37 #define W_MAX_I2CRETRY          0x0fff
  38
  39 //
  40 // Contents in the EEPROM
  41 //
  42 #define EEP_OFS_PAR         0x00        // physical address
  43 #define EEP_OFS_ANTENNA     0x17
  44 #define EEP_OFS_RADIOCTL    0x18
  45 #define EEP_OFS_RFTYPE      0x1B        // for select RF
  46 #define EEP_OFS_MINCHANNEL  0x1C        // Min Channel #
  47 #define EEP_OFS_MAXCHANNEL  0x1D        // Max Channel #
  48 #define EEP_OFS_SIGNATURE   0x1E        //
  49 #define EEP_OFS_ZONETYPE    0x1F        //
  50 #define EEP_OFS_RFTABLE     0x20        // RF POWER TABLE
  51 #define EEP_OFS_PWR_CCK     0x20
  52 #define EEP_OFS_SETPT_CCK   0x21
  53 #define EEP_OFS_PWR_OFDMG   0x23
  54
  55 #define EEP_OFS_CALIB_TX_IQ 0x24
  56 #define EEP_OFS_CALIB_TX_DC 0x25
  57 #define EEP_OFS_CALIB_RX_IQ 0x26
  58
  59 #define EEP_OFS_MAJOR_VER 0x2E
  60 #define EEP_OFS_MINOR_VER 0x2F
  61
  62 #define EEP_OFS_CCK_PWR_TBL     0x30
  63 #define EEP_OFS_OFDM_PWR_TBL    0x40
  64 #define EEP_OFS_OFDMA_PWR_TBL   0x50
  65
  66 //
  67 // Bits in EEP_OFS_ANTENNA
  68 //
  69 #define EEP_ANTENNA_MAIN    0x01
  70 #define EEP_ANTENNA_AUX     0x02
  71 #define EEP_ANTINV          0x04
  72
  73 //
  74 // Bits in EEP_OFS_RADIOCTL
  75 //
  76 #define EEP_RADIOCTL_ENABLE 0x80
  77
  78 // AT24C02 eeprom contents
  79 //      2048 bits = 256 bytes = 128 words
  80 //
  81 typedef struct tagSSromReg {
  82     u8    abyPAR[6];                  // 0x00 (u16)
  83
  84     u16    wSUB_VID;                   // 0x03 (u16)
  85     u16    wSUB_SID;
  86
  87     u8    byBCFG0;                    // 0x05 (u16)
  88     u8    byBCFG1;
  89
  90     u8    byFCR0;                     // 0x06 (u16)
  91     u8    byFCR1;
  92     u8    byPMC0;                     // 0x07 (u16)
  93     u8    byPMC1;
  94     u8    byMAXLAT;                   // 0x08 (u16)
  95     u8    byMINGNT;
  96     u8    byCFG0;                     // 0x09 (u16)
  97     u8    byCFG1;
  98     u16    wCISPTR;                    // 0x0A (u16)
  99     u16    wRsv0;                      // 0x0B (u16)
 100     u16    wRsv1;                      // 0x0C (u16)
 101     u8    byBBPAIR;                   // 0x0D (u16)
 102     u8    byRFTYPE;
 103     u8    byMinChannel;               // 0x0E (u16)
 104     u8    byMaxChannel;
 105     u8    bySignature;                // 0x0F (u16)
 106     u8    byCheckSum;
 107
 108     u8    abyReserved0[96];           // 0x10 (u16)
 109     u8    abyCIS[128];                // 0x80 (u16)
 110 } SSromReg, *PSSromReg;
 111
 112 #endif /* __EEPROM_H__ */