Pileus Git - ~andy/linux/blob - drivers/staging/iio/adc/ad7192.c

   1 /*
   2  * AD7190 AD7192 AD7195 SPI ADC driver
   3  *
   4  * Copyright 2011 Analog Devices Inc.
   5  *
   6  * Licensed under the GPL-2.
   7  */
   8
   9 #include <linux/interrupt.h>
  10 #include <linux/device.h>
  11 #include <linux/kernel.h>
  12 #include <linux/slab.h>
  13 #include <linux/sysfs.h>
  14 #include <linux/spi/spi.h>
  15 #include <linux/regulator/consumer.h>
  16 #include <linux/err.h>
  17 #include <linux/sched.h>
  18 #include <linux/delay.h>
  19
  20 #include "../iio.h"
  21 #include "../sysfs.h"
  22 #include "../ring_generic.h"
  23 #include "../ring_sw.h"
  24 #include "../trigger.h"
  25
  26 #include "ad7192.h"
  27
  28 /* Registers */
  29 #define AD7192_REG_COMM         0 /* Communications Register (WO, 8-bit) */
  30 #define AD7192_REG_STAT         0 /* Status Register         (RO, 8-bit) */
  31 #define AD7192_REG_MODE         1 /* Mode Register           (RW, 24-bit */
  32 #define AD7192_REG_CONF         2 /* Configuration Register  (RW, 24-bit) */
  33 #define AD7192_REG_DATA         3 /* Data Register           (RO, 24/32-bit) */
  34 #define AD7192_REG_ID           4 /* ID Register             (RO, 8-bit) */
  35 #define AD7192_REG_GPOCON       5 /* GPOCON Register         (RO, 8-bit) */
  36 #define AD7192_REG_OFFSET       6 /* Offset Register         (RW, 16-bit
  37                                    * (AD7792)/24-bit (AD7192)) */
  38 #define AD7192_REG_FULLSALE     7 /* Full-Scale Register
  39                                    * (RW, 16-bit (AD7792)/24-bit (AD7192)) */
  40
  41 /* Communications Register Bit Designations (AD7192_REG_COMM) */
  42 #define AD7192_COMM_WEN         (1 << 7) /* Write Enable */
  43 #define AD7192_COMM_WRITE       (0 << 6) /* Write Operation */
  44 #define AD7192_COMM_READ        (1 << 6) /* Read Operation */
  45 #define AD7192_COMM_ADDR(x)     (((x) & 0x7) << 3) /* Register Address */
  46 #define AD7192_COMM_CREAD       (1 << 2) /* Continuous Read of Data Register */
  47
  48 /* Status Register Bit Designations (AD7192_REG_STAT) */
  49 #define AD7192_STAT_RDY         (1 << 7) /* Ready */
  50 #define AD7192_STAT_ERR         (1 << 6) /* Error (Overrange, Underrange) */
  51 #define AD7192_STAT_NOREF       (1 << 5) /* Error no external reference */
  52 #define AD7192_STAT_PARITY      (1 << 4) /* Parity */
  53 #define AD7192_STAT_CH3         (1 << 2) /* Channel 3 */
  54 #define AD7192_STAT_CH2         (1 << 1) /* Channel 2 */
  55 #define AD7192_STAT_CH1         (1 << 0) /* Channel 1 */
  56
  57 /* Mode Register Bit Designations (AD7192_REG_MODE) */
  58 #define AD7192_MODE_SEL(x)      (((x) & 0x7) << 21) /* Operation Mode Select */
  59 #define AD7192_MODE_DAT_STA     (1 << 20) /* Status Register transmission */
  60 #define AD7192_MODE_CLKSRC(x)   (((x) & 0x3) << 18) /* Clock Source Select */
  61 #define AD7192_MODE_SINC3       (1 << 15) /* SINC3 Filter Select */
  62 #define AD7192_MODE_ACX         (1 << 14) /* AC excitation enable(AD7195 only)*/
  63 #define AD7192_MODE_ENPAR       (1 << 13) /* Parity Enable */
  64 #define AD7192_MODE_CLKDIV      (1 << 12) /* Clock divide by 2 (AD7190/2 only)*/
  65 #define AD7192_MODE_SCYCLE      (1 << 11) /* Single cycle conversion */
  66 #define AD7192_MODE_REJ60       (1 << 10) /* 50/60Hz notch filter */
  67 #define AD7192_MODE_RATE(x)     ((x) & 0x3FF) /* Filter Update Rate Select */
  68
  69 /* Mode Register: AD7192_MODE_SEL options */
  70 #define AD7192_MODE_CONT                0 /* Continuous Conversion Mode */
  71 #define AD7192_MODE_SINGLE              1 /* Single Conversion Mode */
  72 #define AD7192_MODE_IDLE                2 /* Idle Mode */
  73 #define AD7192_MODE_PWRDN               3 /* Power-Down Mode */
  74 #define AD7192_MODE_CAL_INT_ZERO        4 /* Internal Zero-Scale Calibration */
  75 #define AD7192_MODE_CAL_INT_FULL        5 /* Internal Full-Scale Calibration */
  76 #define AD7192_MODE_CAL_SYS_ZERO        6 /* System Zero-Scale Calibration */
  77 #define AD7192_MODE_CAL_SYS_FULL        7 /* System Full-Scale Calibration */
  78
  79 /* Mode Register: AD7192_MODE_CLKSRC options */
  80 #define AD7192_CLK_EXT_MCLK1_2          0 /* External 4.92 MHz Clock connected
  81                                            * from MCLK1 to MCLK2 */
  82 #define AD7192_CLK_EXT_MCLK2            1 /* External Clock applied to MCLK2 */
  83 #define AD7192_CLK_INT                  2 /* Internal 4.92 MHz Clock not
  84                                            * available at the MCLK2 pin */
  85 #define AD7192_CLK_INT_CO               3 /* Internal 4.92 MHz Clock available
  86                                            * at the MCLK2 pin */
  87
  88
  89 /* Configuration Register Bit Designations (AD7192_REG_CONF) */
  90
  91 #define AD7192_CONF_CHOP        (1 << 23) /* CHOP enable */
  92 #define AD7192_CONF_REFSEL      (1 << 20) /* REFIN1/REFIN2 Reference Select */
  93 #define AD7192_CONF_CHAN(x)     (((x) & 0xFF) << 8) /* Channel select */
  94 #define AD7192_CONF_BURN        (1 << 7) /* Burnout current enable */
  95 #define AD7192_CONF_REFDET      (1 << 6) /* Reference detect enable */
  96 #define AD7192_CONF_BUF         (1 << 4) /* Buffered Mode Enable */
  97 #define AD7192_CONF_UNIPOLAR    (1 << 3) /* Unipolar/Bipolar Enable */
  98 #define AD7192_CONF_GAIN(x)     ((x) & 0x7) /* Gain Select */
  99
 100 #define AD7192_CH_AIN1P_AIN2M   0 /* AIN1(+) - AIN2(-) */
 101 #define AD7192_CH_AIN3P_AIN4M   1 /* AIN3(+) - AIN4(-) */
 102 #define AD7192_CH_TEMP          2 /* Temp Sensor */
 103 #define AD7192_CH_AIN2P_AIN2M   3 /* AIN2(+) - AIN2(-) */
 104 #define AD7192_CH_AIN1          4 /* AIN1 - AINCOM */
 105 #define AD7192_CH_AIN2          5 /* AIN2 - AINCOM */
 106 #define AD7192_CH_AIN3          6 /* AIN3 - AINCOM */
 107 #define AD7192_CH_AIN4          7 /* AIN4 - AINCOM */
 108
 109 /* ID Register Bit Designations (AD7192_REG_ID) */
 110 #define ID_AD7190               0x4
 111 #define ID_AD7192               0x0
 112 #define ID_AD7195               0x6
 113 #define AD7192_ID_MASK          0x0F
 114
 115 /* GPOCON Register Bit Designations (AD7192_REG_GPOCON) */
 116 #define AD7192_GPOCON_BPDSW     (1 << 6) /* Bridge power-down switch enable */
 117 #define AD7192_GPOCON_GP32EN    (1 << 5) /* Digital Output P3 and P2 enable */
 118 #define AD7192_GPOCON_GP10EN    (1 << 4) /* Digital Output P1 and P0 enable */
 119 #define AD7192_GPOCON_P3DAT     (1 << 3) /* P3 state */
 120 #define AD7192_GPOCON_P2DAT     (1 << 2) /* P2 state */
 121 #define AD7192_GPOCON_P1DAT     (1 << 1) /* P1 state */
 122 #define AD7192_GPOCON_P0DAT     (1 << 0) /* P0 state */
 123
 124 #define AD7192_INT_FREQ_MHz     4915200
 125
 126 /* NOTE:
 127  * The AD7190/2/5 features a dual use data out ready DOUT/RDY output.
 128  * In order to avoid contentions on the SPI bus, it's therefore necessary
 129  * to use spi bus locking.
 130  *
 131  * The DOUT/RDY output must also be wired to an interrupt capable GPIO.
 132  */
 133
 134 struct ad7192_state {
 135         struct spi_device               *spi;
 136         struct iio_trigger              *trig;
 137         struct regulator                *reg;
 138         struct ad7192_platform_data     *pdata;
 139         wait_queue_head_t               wq_data_avail;
 140         bool                            done;
 141         bool                            irq_dis;
 142         u16                             int_vref_mv;
 143         u32                             mclk;
 144         u32                             f_order;
 145         u32                             mode;
 146         u32                             conf;
 147         u32                             scale_avail[8][2];
 148         u32                             available_scan_masks[9];
 149         u8                              gpocon;
 150         u8                              devid;
 151         /*
 152          * DMA (thus cache coherency maintenance) requires the
 153          * transfer buffers to live in their own cache lines.
 154          */
 155         u8                              data[4] ____cacheline_aligned;
 156 };
 157
 158 static int __ad7192_write_reg(struct ad7192_state *st, bool locked,
 159                               bool cs_change, unsigned char reg,
 160                               unsigned size, unsigned val)
 161 {
 162         u8 *data = st->data;
 163         struct spi_transfer t = {
 164                 .tx_buf         = data,
 165                 .len            = size + 1,
 166                 .cs_change      = cs_change,
 167         };
 168         struct spi_message m;
 169
 170         data[0] = AD7192_COMM_WRITE | AD7192_COMM_ADDR(reg);
 171
 172         switch (size) {
 173         case 3:
 174                 data[1] = val >> 16;
 175                 data[2] = val >> 8;
 176                 data[3] = val;
 177                 break;
 178         case 2:
 179                 data[1] = val >> 8;
 180                 data[2] = val;
 181                 break;
 182         case 1:
 183                 data[1] = val;
 184                 break;
 185         default:
 186                 return -EINVAL;
 187         }
 188
 189         spi_message_init(&m);
 190         spi_message_add_tail(&t, &m);
 191
 192         if (locked)
 193                 return spi_sync_locked(st->spi, &m);
 194         else
 195                 return spi_sync(st->spi, &m);
 196 }
 197
 198 static int ad7192_write_reg(struct ad7192_state *st,
 199                             unsigned reg, unsigned size, unsigned val)
 200 {
 201         return __ad7192_write_reg(st, false, false, reg, size, val);
 202 }
 203
 204 static int __ad7192_read_reg(struct ad7192_state *st, bool locked,
 205                              bool cs_change, unsigned char reg,
 206                              int *val, unsigned size)
 207 {
 208         u8 *data = st->data;
 209         int ret;
 210         struct spi_transfer t[] = {
 211                 {
 212                         .tx_buf = data,
 213                         .len = 1,
 214                 }, {
 215                         .rx_buf = data,
 216                         .len = size,
 217                         .cs_change = cs_change,
 218                 },
 219         };
 220         struct spi_message m;
 221
 222         data[0] = AD7192_COMM_READ | AD7192_COMM_ADDR(reg);
 223
 224         spi_message_init(&m);
 225         spi_message_add_tail(&t[0], &m);
 226         spi_message_add_tail(&t[1], &m);
 227
 228         if (locked)
 229                 ret = spi_sync_locked(st->spi, &m);
 230         else
 231                 ret = spi_sync(st->spi, &m);
 232
 233         if (ret < 0)
 234                 return ret;
 235
 236         switch (size) {
 237         case 3:
 238                 *val = data[0] << 16 | data[1] << 8 | data[2];
 239                 break;
 240         case 2:
 241                 *val = data[0] << 8 | data[1];
 242                 break;
 243         case 1:
 244                 *val = data[0];
 245                 break;
 246         default:
 247                 return -EINVAL;
 248         }
 249
 250         return 0;
 251 }
 252
 253 static int ad7192_read_reg(struct ad7192_state *st,
 254                            unsigned reg, int *val, unsigned size)
 255 {
 256         return __ad7192_read_reg(st, 0, 0, reg, val, size);
 257 }
 258
 259 static int ad7192_read(struct ad7192_state *st, unsigned ch,
 260                        unsigned len, int *val)
 261 {
 262         int ret;
 263         st->conf = (st->conf & ~AD7192_CONF_CHAN(-1)) |
 264                 AD7192_CONF_CHAN(1 << ch);
 265         st->mode = (st->mode & ~AD7192_MODE_SEL(-1)) |
 266                 AD7192_MODE_SEL(AD7192_MODE_SINGLE);
 267
 268         ad7192_write_reg(st, AD7192_REG_CONF, 3, st->conf);
 269
 270         spi_bus_lock(st->spi->master);
 271         st->done = false;
 272
 273         ret = __ad7192_write_reg(st, 1, 1, AD7192_REG_MODE, 3, st->mode);
 274         if (ret < 0)
 275                 goto out;
 276
 277         st->irq_dis = false;
 278         enable_irq(st->spi->irq);
 279         wait_event_interruptible(st->wq_data_avail, st->done);
 280
 281         ret = __ad7192_read_reg(st, 1, 0, AD7192_REG_DATA, val, len);
 282 out:
 283         spi_bus_unlock(st->spi->master);
 284
 285         return ret;
 286 }
 287
 288 static int ad7192_calibrate(struct ad7192_state *st, unsigned mode, unsigned ch)
 289 {
 290         int ret;
 291
 292         st->conf = (st->conf & ~AD7192_CONF_CHAN(-1)) |
 293                 AD7192_CONF_CHAN(1 << ch);
 294         st->mode = (st->mode & ~AD7192_MODE_SEL(-1)) | AD7192_MODE_SEL(mode);
 295
 296         ad7192_write_reg(st, AD7192_REG_CONF, 3, st->conf);
 297
 298         spi_bus_lock(st->spi->master);
 299         st->done = false;
 300
 301         ret = __ad7192_write_reg(st, 1, 1, AD7192_REG_MODE, 3,
 302                                  (st->devid != ID_AD7195) ?
 303                                  st->mode | AD7192_MODE_CLKDIV :
 304                                  st->mode);
 305         if (ret < 0)
 306                 goto out;
 307
 308         st->irq_dis = false;
 309         enable_irq(st->spi->irq);
 310         wait_event_interruptible(st->wq_data_avail, st->done);
 311
 312         st->mode = (st->mode & ~AD7192_MODE_SEL(-1)) |
 313                 AD7192_MODE_SEL(AD7192_MODE_IDLE);
 314
 315         ret = __ad7192_write_reg(st, 1, 0, AD7192_REG_MODE, 3, st->mode);
 316 out:
 317         spi_bus_unlock(st->spi->master);
 318
 319         return ret;
 320 }
 321
 322 static const u8 ad7192_calib_arr[8][2] = {
 323         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN1},
 324         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN1},
 325         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN2},
 326         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN2},
 327         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN3},
 328         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN3},
 329         {AD7192_MODE_CAL_INT_ZERO, AD7192_CH_AIN4},
 330         {AD7192_MODE_CAL_INT_FULL, AD7192_CH_AIN4}
 331 };
 332
 333 static int ad7192_calibrate_all(struct ad7192_state *st)
 334 {
 335         int i, ret;
 336
 337         for (i = 0; i < ARRAY_SIZE(ad7192_calib_arr); i++) {
 338                 ret = ad7192_calibrate(st, ad7192_calib_arr[i][0],
 339                                        ad7192_calib_arr[i][1]);
 340                 if (ret)
 341                         goto out;
 342         }
 343
 344         return 0;
 345 out:
 346         dev_err(&st->spi->dev, "Calibration failed\n");
 347         return ret;
 348 }
 349
 350 static int ad7192_setup(struct ad7192_state *st)
 351 {
 352         struct iio_dev *indio_dev = spi_get_drvdata(st->spi);
 353         struct ad7192_platform_data *pdata = st->pdata;
 354         unsigned long long scale_uv;
 355         int i, ret, id;
 356         u8 ones[6];
 357
 358         /* reset the serial interface */
 359         memset(&ones, 0xFF, 6);
 360         ret = spi_write(st->spi, &ones, 6);
 361         if (ret < 0)
 362                 goto out;
 363         msleep(1); /* Wait for at least 500us */
 364
 365         /* write/read test for device presence */
 366         ret = ad7192_read_reg(st, AD7192_REG_ID, &id, 1);
 367         if (ret)
 368                 goto out;
 369
 370         id &= AD7192_ID_MASK;
 371
 372         if (id != st->devid)
 373                 dev_warn(&st->spi->dev, "device ID query failed (0x%X)\n", id);
 374
 375         switch (pdata->clock_source_sel) {
 376         case AD7192_CLK_EXT_MCLK1_2:
 377         case AD7192_CLK_EXT_MCLK2:
 378                 st->mclk = AD7192_INT_FREQ_MHz;
 379                 break;
 380         case AD7192_CLK_INT:
 381         case AD7192_CLK_INT_CO:
 382                 if (pdata->ext_clk_Hz)
 383                         st->mclk = pdata->ext_clk_Hz;
 384                 else
 385                         st->mclk = AD7192_INT_FREQ_MHz;
 386                         break;
 387         default:
 388                 ret = -EINVAL;
 389                 goto out;
 390         }
 391
 392         st->mode = AD7192_MODE_SEL(AD7192_MODE_IDLE) |
 393                 AD7192_MODE_CLKSRC(pdata->clock_source_sel) |
 394                 AD7192_MODE_RATE(480);
 395
 396         st->conf = AD7192_CONF_GAIN(0);
 397
 398         if (pdata->rej60_en)
 399                 st->mode |= AD7192_MODE_REJ60;
 400
 401         if (pdata->sinc3_en)
 402                 st->mode |= AD7192_MODE_SINC3;
 403
 404         if (pdata->refin2_en && (st->devid != ID_AD7195))
 405                 st->conf |= AD7192_CONF_REFSEL;
 406
 407         if (pdata->chop_en) {
 408                 st->conf |= AD7192_CONF_CHOP;
 409                 if (pdata->sinc3_en)
 410                         st->f_order = 3; /* SINC 3rd order */
 411                 else
 412                         st->f_order = 4; /* SINC 4th order */
 413         } else {
 414                 st->f_order = 1;
 415         }
 416
 417         if (pdata->buf_en)
 418                 st->conf |= AD7192_CONF_BUF;
 419
 420         if (pdata->unipolar_en)
 421                 st->conf |= AD7192_CONF_UNIPOLAR;
 422
 423         if (pdata->burnout_curr_en)
 424                 st->conf |= AD7192_CONF_BURN;
 425
 426         ret = ad7192_write_reg(st, AD7192_REG_MODE, 3, st->mode);
 427         if (ret)
 428                 goto out;
 429
 430         ret = ad7192_write_reg(st, AD7192_REG_CONF, 3, st->conf);
 431         if (ret)
 432                 goto out;
 433
 434         ret = ad7192_calibrate_all(st);
 435         if (ret)
 436                 goto out;
 437
 438         /* Populate available ADC input ranges */
 439         for (i = 0; i < ARRAY_SIZE(st->scale_avail); i++) {
 440                 scale_uv = ((u64)st->int_vref_mv * 100000000)
 441                         >> (indio_dev->channels[0].scan_type.realbits -
 442                         ((st->conf & AD7192_CONF_UNIPOLAR) ? 0 : 1));
 443                 scale_uv >>= i;
 444
 445                 st->scale_avail[i][1] = do_div(scale_uv, 100000000) * 10;
 446                 st->scale_avail[i][0] = scale_uv;
 447         }
 448
 449         return 0;
 450 out:
 451         dev_err(&st->spi->dev, "setup failed\n");
 452         return ret;
 453 }
 454
 455 static int ad7192_scan_from_ring(struct ad7192_state *st, unsigned ch, int *val)
 456 {
 457         struct iio_ring_buffer *ring = iio_priv_to_dev(st)->ring;
 458         int ret;
 459         s64 dat64[2];
 460         u32 *dat32 = (u32 *)dat64;
 461
 462         if (!(ring->scan_mask & (1 << ch)))
 463                 return  -EBUSY;
 464
 465         ret = ring->access->read_last(ring, (u8 *) &dat64);
 466         if (ret)
 467                 return ret;
 468
 469         *val = *dat32;
 470
 471         return 0;
 472 }
 473
 474 static int ad7192_ring_preenable(struct iio_dev *indio_dev)
 475 {
 476         struct ad7192_state *st = iio_priv(indio_dev);
 477         struct iio_ring_buffer *ring = indio_dev->ring;
 478         size_t d_size;
 479         unsigned channel;
 480
 481         if (!ring->scan_count)
 482                 return -EINVAL;
 483
 484         channel = __ffs(ring->scan_mask);
 485
 486         d_size = ring->scan_count *
 487                  indio_dev->channels[0].scan_type.storagebits / 8;
 488
 489         if (ring->scan_timestamp) {
 490                 d_size += sizeof(s64);
 491
 492                 if (d_size % sizeof(s64))
 493                         d_size += sizeof(s64) - (d_size % sizeof(s64));
 494         }
 495
 496         if (indio_dev->ring->access->set_bytes_per_datum)
 497                 indio_dev->ring->access->set_bytes_per_datum(indio_dev->ring,
 498                                                              d_size);
 499
 500         st->mode  = (st->mode & ~AD7192_MODE_SEL(-1)) |
 501                     AD7192_MODE_SEL(AD7192_MODE_CONT);
 502         st->conf  = (st->conf & ~AD7192_CONF_CHAN(-1)) |
 503                     AD7192_CONF_CHAN(1 << indio_dev->channels[channel].address);
 504
 505         ad7192_write_reg(st, AD7192_REG_CONF, 3, st->conf);
 506
 507         spi_bus_lock(st->spi->master);
 508         __ad7192_write_reg(st, 1, 1, AD7192_REG_MODE, 3, st->mode);
 509
 510         st->irq_dis = false;
 511         enable_irq(st->spi->irq);
 512
 513         return 0;
 514 }
 515
 516 static int ad7192_ring_postdisable(struct iio_dev *indio_dev)
 517 {
 518         struct ad7192_state *st = iio_priv(indio_dev);
 519
 520         st->mode  = (st->mode & ~AD7192_MODE_SEL(-1)) |
 521                     AD7192_MODE_SEL(AD7192_MODE_IDLE);
 522
 523         st->done = false;
 524         wait_event_interruptible(st->wq_data_avail, st->done);
 525
 526         if (!st->irq_dis)
 527                 disable_irq_nosync(st->spi->irq);
 528
 529         __ad7192_write_reg(st, 1, 0, AD7192_REG_MODE, 3, st->mode);
 530
 531         return spi_bus_unlock(st->spi->master);
 532 }
 533
 534 /**
 535  * ad7192_trigger_handler() bh of trigger launched polling to ring buffer
 536  **/
 537 static irqreturn_t ad7192_trigger_handler(int irq, void *p)
 538 {
 539         struct iio_poll_func *pf = p;
 540         struct iio_dev *indio_dev = pf->indio_dev;
 541         struct iio_ring_buffer *ring = indio_dev->ring;
 542         struct ad7192_state *st = iio_priv(indio_dev);
 543         s64 dat64[2];
 544         s32 *dat32 = (s32 *)dat64;
 545
 546         if (ring->scan_count)
 547                 __ad7192_read_reg(st, 1, 1, AD7192_REG_DATA,
 548                                   dat32,
 549                                   indio_dev->channels[0].scan_type.realbits/8);
 550
 551         /* Guaranteed to be aligned with 8 byte boundary */
 552         if (ring->scan_timestamp)
 553                 dat64[1] = pf->timestamp;
 554
 555         ring->access->store_to(ring, (u8 *)dat64, pf->timestamp);
 556
 557         iio_trigger_notify_done(indio_dev->trig);
 558         st->irq_dis = false;
 559         enable_irq(st->spi->irq);
 560
 561         return IRQ_HANDLED;
 562 }
 563
 564 static const struct iio_ring_setup_ops ad7192_ring_setup_ops = {
 565         .preenable = &ad7192_ring_preenable,
 566         .postenable = &iio_triggered_ring_postenable,
 567         .predisable = &iio_triggered_ring_predisable,
 568         .postdisable = &ad7192_ring_postdisable,
 569 };
 570
 571 static int ad7192_register_ring_funcs_and_init(struct iio_dev *indio_dev)
 572 {
 573         int ret;
 574
 575         indio_dev->ring = iio_sw_rb_allocate(indio_dev);
 576         if (!indio_dev->ring) {
 577                 ret = -ENOMEM;
 578                 goto error_ret;
 579         }
 580         /* Effectively select the ring buffer implementation */
 581         indio_dev->ring->access = &ring_sw_access_funcs;
 582         indio_dev->pollfunc = iio_alloc_pollfunc(&iio_pollfunc_store_time,
 583                                                  &ad7192_trigger_handler,
 584                                                  IRQF_ONESHOT,
 585                                                  indio_dev,
 586                                                  "ad7192_consumer%d",
 587                                                  indio_dev->id);
 588         if (indio_dev->pollfunc == NULL) {
 589                 ret = -ENOMEM;
 590                 goto error_deallocate_sw_rb;
 591         }
 592
 593         /* Ring buffer functions - here trigger setup related */
 594         indio_dev->ring->setup_ops = &ad7192_ring_setup_ops;
 595
 596         /* Flag that polled ring buffering is possible */
 597         indio_dev->modes |= INDIO_RING_TRIGGERED;
 598         return 0;
 599
 600 error_deallocate_sw_rb:
 601         iio_sw_rb_free(indio_dev->ring);
 602 error_ret:
 603         return ret;
 604 }
 605
 606 static void ad7192_ring_cleanup(struct iio_dev *indio_dev)
 607 {
 608         /* ensure that the trigger has been detached */
 609         if (indio_dev->trig) {
 610                 iio_put_trigger(indio_dev->trig);
 611                 iio_trigger_dettach_poll_func(indio_dev->trig,
 612                                               indio_dev->pollfunc);
 613         }
 614         iio_dealloc_pollfunc(indio_dev->pollfunc);
 615         iio_sw_rb_free(indio_dev->ring);
 616 }
 617
 618 /**
 619  * ad7192_data_rdy_trig_poll() the event handler for the data rdy trig
 620  **/
 621 static irqreturn_t ad7192_data_rdy_trig_poll(int irq, void *private)
 622 {
 623         struct ad7192_state *st = iio_priv(private);
 624
 625         st->done = true;
 626         wake_up_interruptible(&st->wq_data_avail);
 627         disable_irq_nosync(irq);
 628         st->irq_dis = true;
 629         iio_trigger_poll(st->trig, iio_get_time_ns());
 630
 631         return IRQ_HANDLED;
 632 }
 633
 634 static int ad7192_probe_trigger(struct iio_dev *indio_dev)
 635 {
 636         struct ad7192_state *st = iio_priv(indio_dev);
 637         int ret;
 638
 639         st->trig = iio_allocate_trigger("%s-dev%d",
 640                                         spi_get_device_id(st->spi)->name,
 641                                         indio_dev->id);
 642         if (st->trig == NULL) {
 643                 ret = -ENOMEM;
 644                 goto error_ret;
 645         }
 646
 647         ret = request_irq(st->spi->irq,
 648                           ad7192_data_rdy_trig_poll,
 649                           IRQF_TRIGGER_LOW,
 650                           spi_get_device_id(st->spi)->name,
 651                           indio_dev);
 652         if (ret)
 653                 goto error_free_trig;
 654
 655         disable_irq_nosync(st->spi->irq);
 656         st->irq_dis = true;
 657         st->trig->dev.parent = &st->spi->dev;
 658         st->trig->owner = THIS_MODULE;
 659         st->trig->private_data = indio_dev;
 660
 661         ret = iio_trigger_register(st->trig);
 662
 663         /* select default trigger */
 664         indio_dev->trig = st->trig;
 665         if (ret)
 666                 goto error_free_irq;
 667
 668         return 0;
 669
 670 error_free_irq:
 671         free_irq(st->spi->irq, indio_dev);
 672 error_free_trig:
 673         iio_free_trigger(st->trig);
 674 error_ret:
 675         return ret;
 676 }
 677
 678 static void ad7192_remove_trigger(struct iio_dev *indio_dev)
 679 {
 680         struct ad7192_state *st = iio_priv(indio_dev);
 681
 682         iio_trigger_unregister(st->trig);
 683         free_irq(st->spi->irq, indio_dev);
 684         iio_free_trigger(st->trig);
 685 }
 686
 687 static ssize_t ad7192_read_frequency(struct device *dev,
 688                 struct device_attribute *attr,
 689                 char *buf)
 690 {
 691         struct iio_dev *indio_dev = dev_get_drvdata(dev);
 692         struct ad7192_state *st = iio_priv(indio_dev);
 693
 694         return sprintf(buf, "%d\n", st->mclk /
 695                         (st->f_order * 1024 * AD7192_MODE_RATE(st->mode)));
 696 }
 697
 698 static ssize_t ad7192_write_frequency(struct device *dev,
 699                 struct device_attribute *attr,
 700                 const char *buf,
 701                 size_t len)
 702 {
 703         struct iio_dev *indio_dev = dev_get_drvdata(dev);
 704         struct ad7192_state *st = iio_priv(indio_dev);
 705         unsigned long lval;
 706         int div, ret;
 707
 708         ret = strict_strtoul(buf, 10, &lval);
 709         if (ret)
 710                 return ret;
 711
 712         mutex_lock(&indio_dev->mlock);
 713         if (iio_ring_enabled(indio_dev)) {
 714                 mutex_unlock(&indio_dev->mlock);
 715                 return -EBUSY;
 716         }
 717
 718         div = st->mclk / (lval * st->f_order * 1024);
 719         if (div < 1 || div > 1023) {
 720                 ret = -EINVAL;
 721                 goto out;
 722         }
 723
 724         st->mode &= ~AD7192_MODE_RATE(-1);
 725         st->mode |= AD7192_MODE_RATE(div);
 726         ad7192_write_reg(st, AD7192_REG_MODE, 3, st->mode);
 727
 728 out:
 729         mutex_unlock(&indio_dev->mlock);
 730
 731         return ret ? ret : len;
 732 }
 733
 734 static IIO_DEV_ATTR_SAMP_FREQ(S_IWUSR | S_IRUGO,
 735                 ad7192_read_frequency,
 736                 ad7192_write_frequency);
 737
 738
 739 static ssize_t ad7192_show_scale_available(struct device *dev,
 740                         struct device_attribute *attr, char *buf)
 741 {
 742         struct iio_dev *indio_dev = dev_get_drvdata(dev);
 743         struct ad7192_state *st = iio_priv(indio_dev);
 744         int i, len = 0;
 745
 746         for (i = 0; i < ARRAY_SIZE(st->scale_avail); i++)
 747                 len += sprintf(buf + len, "%d.%09u ", st->scale_avail[i][0],
 748                                st->scale_avail[i][1]);
 749
 750         len += sprintf(buf + len, "\n");
 751
 752         return len;
 753 }
 754
 755 static IIO_DEVICE_ATTR_NAMED(in_m_in_scale_available, in-in_scale_available,
 756                              S_IRUGO, ad7192_show_scale_available, NULL, 0);
 757
 758 static IIO_DEVICE_ATTR(in_scale_available, S_IRUGO,
 759                        ad7192_show_scale_available, NULL, 0);
 760
 761 static ssize_t ad7192_show_ac_excitation(struct device *dev,
 762                 struct device_attribute *attr,
 763                 char *buf)
 764 {
 765         struct iio_dev *indio_dev = dev_get_drvdata(dev);
 766         struct ad7192_state *st = iio_priv(indio_dev);
 767
 768         return sprintf(buf, "%d\n", !!(st->mode & AD7192_MODE_ACX));
 769 }
 770
 771 static ssize_t ad7192_show_bridge_switch(struct device *dev,
 772                 struct device_attribute *attr,
 773                 char *buf)
 774 {
 775         struct iio_dev *indio_dev = dev_get_drvdata(dev);
 776         struct ad7192_state *st = iio_priv(indio_dev);
 777
 778         return sprintf(buf, "%d\n", !!(st->gpocon & AD7192_GPOCON_BPDSW));
 779 }
 780
 781 static ssize_t ad7192_set(struct device *dev,
 782                 struct device_attribute *attr,
 783                 const char *buf,
 784                 size_t len)
 785 {
 786         struct iio_dev *indio_dev = dev_get_drvdata(dev);
 787         struct ad7192_state *st = iio_priv(indio_dev);
 788         struct iio_dev_attr *this_attr = to_iio_dev_attr(attr);
 789         int ret;
 790         bool val;
 791
 792         ret = strtobool(buf, &val);
 793         if (ret < 0)
 794                 return ret;
 795
 796         mutex_lock(&indio_dev->mlock);
 797         if (iio_ring_enabled(indio_dev)) {
 798                 mutex_unlock(&indio_dev->mlock);
 799                 return -EBUSY;
 800         }
 801
 802         switch (this_attr->address) {
 803         case AD7192_REG_GPOCON:
 804                 if (val)
 805                         st->gpocon |= AD7192_GPOCON_BPDSW;
 806                 else
 807                         st->gpocon &= ~AD7192_GPOCON_BPDSW;
 808
 809                 ad7192_write_reg(st, AD7192_REG_GPOCON, 1, st->gpocon);
 810                 break;
 811         case AD7192_REG_MODE:
 812                 if (val)
 813                         st->mode |= AD7192_MODE_ACX;
 814                 else
 815                         st->mode &= ~AD7192_MODE_ACX;
 816
 817                 ad7192_write_reg(st, AD7192_REG_GPOCON, 3, st->mode);
 818                 break;
 819         default:
 820                 ret = -EINVAL;
 821         }
 822
 823         mutex_unlock(&indio_dev->mlock);
 824
 825         return ret ? ret : len;
 826 }
 827
 828 static IIO_DEVICE_ATTR(bridge_switch_en, S_IRUGO | S_IWUSR,
 829                        ad7192_show_bridge_switch, ad7192_set,
 830                        AD7192_REG_GPOCON);
 831
 832 static IIO_DEVICE_ATTR(ac_excitation_en, S_IRUGO | S_IWUSR,
 833                        ad7192_show_ac_excitation, ad7192_set,
 834                        AD7192_REG_MODE);
 835
 836 static struct attribute *ad7192_attributes[] = {
 837         &iio_dev_attr_sampling_frequency.dev_attr.attr,
 838         &iio_dev_attr_in_m_in_scale_available.dev_attr.attr,
 839         &iio_dev_attr_in_scale_available.dev_attr.attr,
 840         &iio_dev_attr_bridge_switch_en.dev_attr.attr,
 841         &iio_dev_attr_ac_excitation_en.dev_attr.attr,
 842         NULL
 843 };
 844
 845 static mode_t ad7192_attr_is_visible(struct kobject *kobj,
 846                                      struct attribute *attr, int n)
 847 {
 848         struct device *dev = container_of(kobj, struct device, kobj);
 849         struct iio_dev *dev_info = dev_get_drvdata(dev);
 850         struct ad7192_state *st = iio_priv(dev_info);
 851
 852         mode_t mode = attr->mode;
 853
 854         if ((st->devid != ID_AD7195) &&
 855                 (attr == &iio_dev_attr_ac_excitation_en.dev_attr.attr))
 856                 mode = 0;
 857
 858         return mode;
 859 }
 860
 861 static const struct attribute_group ad7192_attribute_group = {
 862         .attrs = ad7192_attributes,
 863         .is_visible = ad7192_attr_is_visible,
 864 };
 865
 866 static int ad7192_read_raw(struct iio_dev *indio_dev,
 867                            struct iio_chan_spec const *chan,
 868                            int *val,
 869                            int *val2,
 870                            long m)
 871 {
 872         struct ad7192_state *st = iio_priv(indio_dev);
 873         int ret, smpl = 0;
 874         bool unipolar = !!(st->conf & AD7192_CONF_UNIPOLAR);
 875
 876         switch (m) {
 877         case 0:
 878                 mutex_lock(&indio_dev->mlock);
 879                 if (iio_ring_enabled(indio_dev))
 880                         ret = ad7192_scan_from_ring(st,
 881                                         chan->scan_index, &smpl);
 882                 else
 883                         ret = ad7192_read(st, chan->address,
 884                                         chan->scan_type.realbits / 8, &smpl);
 885                 mutex_unlock(&indio_dev->mlock);
 886
 887                 if (ret < 0)
 888                         return ret;
 889
 890                 *val = (smpl >> chan->scan_type.shift) &
 891                         ((1 << (chan->scan_type.realbits)) - 1);
 892
 893                 switch (chan->type) {
 894                 case IIO_IN:
 895                 case IIO_IN_DIFF:
 896                         if (!unipolar)
 897                                 *val -= (1 << (chan->scan_type.realbits - 1));
 898                         break;
 899                 case IIO_TEMP:
 900                         *val -= 0x800000;
 901                         *val /= 2815; /* temp Kelvin */
 902                         *val -= 273; /* temp Celsius */
 903                         break;
 904                 default:
 905                         return -EINVAL;
 906                 }
 907                 return IIO_VAL_INT;
 908
 909         case (1 << IIO_CHAN_INFO_SCALE_SHARED):
 910                 mutex_lock(&indio_dev->mlock);
 911                 *val = st->scale_avail[AD7192_CONF_GAIN(st->conf)][0];
 912                 *val2 = st->scale_avail[AD7192_CONF_GAIN(st->conf)][1];
 913                 mutex_unlock(&indio_dev->mlock);
 914
 915                 return IIO_VAL_INT_PLUS_NANO;
 916
 917         case (1 << IIO_CHAN_INFO_SCALE_SEPARATE):
 918                 *val =  1000;
 919
 920                 return IIO_VAL_INT;
 921         }
 922
 923         return -EINVAL;
 924 }
 925
 926 static int ad7192_write_raw(struct iio_dev *indio_dev,
 927                                struct iio_chan_spec const *chan,
 928                                int val,
 929                                int val2,
 930                                long mask)
 931 {
 932         struct ad7192_state *st = iio_priv(indio_dev);
 933         int ret, i;
 934         unsigned int tmp;
 935
 936         mutex_lock(&indio_dev->mlock);
 937         if (iio_ring_enabled(indio_dev)) {
 938                 mutex_unlock(&indio_dev->mlock);
 939                 return -EBUSY;
 940         }
 941
 942         switch (mask) {
 943         case (1 << IIO_CHAN_INFO_SCALE_SHARED):
 944                 ret = -EINVAL;
 945                 for (i = 0; i < ARRAY_SIZE(st->scale_avail); i++)
 946                         if (val2 == st->scale_avail[i][1]) {
 947                                 tmp = st->conf;
 948                                 st->conf &= ~AD7192_CONF_GAIN(-1);
 949                                 st->conf |= AD7192_CONF_GAIN(i);
 950
 951                                 if (tmp != st->conf) {
 952                                         ad7192_write_reg(st, AD7192_REG_CONF,
 953                                                          3, st->conf);
 954                                         ad7192_calibrate_all(st);
 955                                 }
 956                                 ret = 0;
 957                         }
 958
 959         default:
 960                 ret = -EINVAL;
 961         }
 962
 963         mutex_unlock(&indio_dev->mlock);
 964
 965         return ret;
 966 }
 967
 968 static int ad7192_validate_trigger(struct iio_dev *indio_dev,
 969                                    struct iio_trigger *trig)
 970 {
 971         if (indio_dev->trig != trig)
 972                 return -EINVAL;
 973
 974         return 0;
 975 }
 976
 977 static int ad7192_write_raw_get_fmt(struct iio_dev *indio_dev,
 978                                struct iio_chan_spec const *chan,
 979                                long mask)
 980 {
 981         return IIO_VAL_INT_PLUS_NANO;
 982 }
 983
 984 static const struct iio_info ad7192_info = {
 985         .read_raw = &ad7192_read_raw,
 986         .write_raw = &ad7192_write_raw,
 987         .write_raw_get_fmt = &ad7192_write_raw_get_fmt,
 988         .attrs = &ad7192_attribute_group,
 989         .validate_trigger = ad7192_validate_trigger,
 990         .driver_module = THIS_MODULE,
 991 };
 992
 993 #define AD7192_CHAN_DIFF(_chan, _chan2, _name, _address, _si)           \
 994         { .type = IIO_IN_DIFF,                                          \
 995           .indexed = 1,                                                 \
 996           .extend_name = _name,                                         \
 997           .channel = _chan,                                             \
 998           .channel2 = _chan2,                                           \
 999           .info_mask = (1 << IIO_CHAN_INFO_SCALE_SHARED),               \
1000           .address = _address,                                          \
1001           .scan_index = _si,                                            \
1002           .scan_type =  IIO_ST('s', 24, 32, 0)}
1003
1004 #define AD7192_CHAN(_chan, _address, _si)                               \
1005         { .type = IIO_IN,                                               \
1006           .indexed = 1,                                                 \
1007           .channel = _chan,                                             \
1008           .info_mask = (1 << IIO_CHAN_INFO_SCALE_SHARED),               \
1009           .address = _address,                                          \
1010           .scan_index = _si,                                            \
1011           .scan_type =  IIO_ST('s', 24, 32, 0)}
1012
1013 #define AD7192_CHAN_TEMP(_chan, _address, _si)                          \
1014         { .type = IIO_TEMP,                                             \
1015           .indexed = 1,                                                 \
1016           .channel = _chan,                                             \
1017           .info_mask = (1 << IIO_CHAN_INFO_SCALE_SEPARATE),             \
1018           .address = _address,                                          \
1019           .scan_index = _si,                                            \
1020           .scan_type =  IIO_ST('s', 24, 32, 0)}
1021
1022 static struct iio_chan_spec ad7192_channels[] = {
1023         AD7192_CHAN_DIFF(1, 2, NULL, AD7192_CH_AIN1P_AIN2M, 0),
1024         AD7192_CHAN_DIFF(3, 4, NULL, AD7192_CH_AIN3P_AIN4M, 1),
1025         AD7192_CHAN_TEMP(0, AD7192_CH_TEMP, 2),
1026         AD7192_CHAN_DIFF(2, 2, "shorted", AD7192_CH_AIN2P_AIN2M, 3),
1027         AD7192_CHAN(1, AD7192_CH_AIN1, 4),
1028         AD7192_CHAN(2, AD7192_CH_AIN2, 5),
1029         AD7192_CHAN(3, AD7192_CH_AIN3, 6),
1030         AD7192_CHAN(4, AD7192_CH_AIN4, 7),
1031         IIO_CHAN_SOFT_TIMESTAMP(8),
1032 };
1033
1034 static int __devinit ad7192_probe(struct spi_device *spi)
1035 {
1036         struct ad7192_platform_data *pdata = spi->dev.platform_data;
1037         struct ad7192_state *st;
1038         struct iio_dev *indio_dev;
1039         int ret, i , voltage_uv = 0, regdone = 0;
1040
1041         if (!pdata) {
1042                 dev_err(&spi->dev, "no platform data?\n");
1043                 return -ENODEV;
1044         }
1045
1046         if (!spi->irq) {
1047                 dev_err(&spi->dev, "no IRQ?\n");
1048                 return -ENODEV;
1049         }
1050
1051         indio_dev = iio_allocate_device(sizeof(*st));
1052         if (indio_dev == NULL)
1053                 return -ENOMEM;
1054
1055         st = iio_priv(indio_dev);
1056
1057         st->reg = regulator_get(&spi->dev, "vcc");
1058         if (!IS_ERR(st->reg)) {
1059                 ret = regulator_enable(st->reg);
1060                 if (ret)
1061                         goto error_put_reg;
1062
1063                 voltage_uv = regulator_get_voltage(st->reg);
1064         }
1065
1066         st->pdata = pdata;
1067
1068         if (pdata && pdata->vref_mv)
1069                 st->int_vref_mv = pdata->vref_mv;
1070         else if (voltage_uv)
1071                 st->int_vref_mv = voltage_uv / 1000;
1072         else
1073                 dev_warn(&spi->dev, "reference voltage undefined\n");
1074
1075         spi_set_drvdata(spi, indio_dev);
1076         st->spi = spi;
1077         st->devid = spi_get_device_id(spi)->driver_data;
1078         indio_dev->dev.parent = &spi->dev;
1079         indio_dev->name = spi_get_device_id(spi)->name;
1080         indio_dev->modes = INDIO_DIRECT_MODE;
1081         indio_dev->channels = ad7192_channels;
1082         indio_dev->num_channels = ARRAY_SIZE(ad7192_channels);
1083         indio_dev->available_scan_masks = st->available_scan_masks;
1084         indio_dev->info = &ad7192_info;
1085
1086         for (i = 0; i < indio_dev->num_channels; i++)
1087                 st->available_scan_masks[i] = (1 << i) | (1 <<
1088                         indio_dev->channels[indio_dev->num_channels - 1].
1089                         scan_index);
1090
1091         init_waitqueue_head(&st->wq_data_avail);
1092
1093         ret = ad7192_register_ring_funcs_and_init(indio_dev);
1094         if (ret)
1095                 goto error_disable_reg;
1096
1097         ret = iio_device_register(indio_dev);
1098         if (ret)
1099                 goto error_unreg_ring;
1100         regdone = 1;
1101
1102         ret = ad7192_probe_trigger(indio_dev);
1103         if (ret)
1104                 goto error_unreg_ring;
1105
1106         ret = iio_ring_buffer_register_ex(indio_dev->ring, 0,
1107                                           indio_dev->channels,
1108                                           indio_dev->num_channels);
1109         if (ret)
1110                 goto error_remove_trigger;
1111
1112         ret = ad7192_setup(st);
1113         if (ret)
1114                 goto error_uninitialize_ring;
1115
1116         return 0;
1117
1118 error_uninitialize_ring:
1119         iio_ring_buffer_unregister(indio_dev->ring);
1120 error_remove_trigger:
1121         ad7192_remove_trigger(indio_dev);
1122 error_unreg_ring:
1123         ad7192_ring_cleanup(indio_dev);
1124 error_disable_reg:
1125         if (!IS_ERR(st->reg))
1126                 regulator_disable(st->reg);
1127 error_put_reg:
1128         if (!IS_ERR(st->reg))
1129                 regulator_put(st->reg);
1130
1131         if (regdone)
1132                 iio_device_unregister(indio_dev);
1133         else
1134                 iio_free_device(indio_dev);
1135
1136         return ret;
1137 }
1138
1139 static int ad7192_remove(struct spi_device *spi)
1140 {
1141         struct iio_dev *indio_dev = spi_get_drvdata(spi);
1142         struct ad7192_state *st = iio_priv(indio_dev);
1143
1144         iio_ring_buffer_unregister(indio_dev->ring);
1145         ad7192_remove_trigger(indio_dev);
1146         ad7192_ring_cleanup(indio_dev);
1147
1148         if (!IS_ERR(st->reg)) {
1149                 regulator_disable(st->reg);
1150                 regulator_put(st->reg);
1151         }
1152
1153         iio_device_unregister(indio_dev);
1154
1155         return 0;
1156 }
1157
1158 static const struct spi_device_id ad7192_id[] = {
1159         {"ad7190", ID_AD7190},
1160         {"ad7192", ID_AD7192},
1161         {"ad7195", ID_AD7195},
1162         {}
1163 };
1164
1165 static struct spi_driver ad7192_driver = {
1166         .driver = {
1167                 .name   = "ad7192",
1168                 .owner  = THIS_MODULE,
1169         },
1170         .probe          = ad7192_probe,
1171         .remove         = __devexit_p(ad7192_remove),
1172         .id_table       = ad7192_id,
1173 };
1174
1175 static int __init ad7192_init(void)
1176 {
1177         return spi_register_driver(&ad7192_driver);
1178 }
1179 module_init(ad7192_init);
1180
1181 static void __exit ad7192_exit(void)
1182 {
1183         spi_unregister_driver(&ad7192_driver);
1184 }
1185 module_exit(ad7192_exit);
1186
1187 MODULE_AUTHOR("Michael Hennerich <hennerich@blackfin.uclinux.org>");
1188 MODULE_DESCRIPTION("Analog Devices AD7190, AD7192, AD7195 ADC");
1189 MODULE_LICENSE("GPL v2");