Pileus Git - ~andy/linux/blob - drivers/net/netxen/netxen_nic_hw.c

   1 /*
   2  * Copyright (C) 2003 - 2009 NetXen, Inc.
   3  * Copyright (C) 2009 - QLogic Corporation.
   4  * All rights reserved.
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License
   8  * as published by the Free Software Foundation; either version 2
   9  * of the License, or (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful, but
  12  * WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  19  * MA  02111-1307, USA.
  20  *
  21  * The full GNU General Public License is included in this distribution
  22  * in the file called LICENSE.
  23  *
  24  */
  25
  26 #include "netxen_nic.h"
  27 #include "netxen_nic_hw.h"
  28
  29 #include <net/ip.h>
  30
  31 #define MASK(n) ((1ULL<<(n))-1)
  32 #define MN_WIN(addr) (((addr & 0x1fc0000) >> 1) | ((addr >> 25) & 0x3ff))
  33 #define OCM_WIN(addr) (((addr & 0x1ff0000) >> 1) | ((addr >> 25) & 0x3ff))
  34 #define OCM_WIN_P3P(addr) (addr & 0xffc0000)
  35 #define MS_WIN(addr) (addr & 0x0ffc0000)
  36
  37 #define GET_MEM_OFFS_2M(addr) (addr & MASK(18))
  38
  39 #define CRB_BLK(off)    ((off >> 20) & 0x3f)
  40 #define CRB_SUBBLK(off) ((off >> 16) & 0xf)
  41 #define CRB_WINDOW_2M   (0x130060)
  42 #define CRB_HI(off)     ((crb_hub_agt[CRB_BLK(off)] << 20) | ((off) & 0xf0000))
  43 #define CRB_INDIRECT_2M (0x1e0000UL)
  44
  45 static void netxen_nic_io_write_128M(struct netxen_adapter *adapter,
  46                 void __iomem *addr, u32 data);
  47 static u32 netxen_nic_io_read_128M(struct netxen_adapter *adapter,
  48                 void __iomem *addr);
  49
  50 #ifndef readq
  51 static inline u64 readq(void __iomem *addr)
  52 {
  53         return readl(addr) | (((u64) readl(addr + 4)) << 32LL);
  54 }
  55 #endif
  56
  57 #ifndef writeq
  58 static inline void writeq(u64 val, void __iomem *addr)
  59 {
  60         writel(((u32) (val)), (addr));
  61         writel(((u32) (val >> 32)), (addr + 4));
  62 }
  63 #endif
  64
  65 #define ADDR_IN_RANGE(addr, low, high)  \
  66         (((addr) < (high)) && ((addr) >= (low)))
  67
  68 #define PCI_OFFSET_FIRST_RANGE(adapter, off)    \
  69         ((adapter)->ahw.pci_base0 + (off))
  70 #define PCI_OFFSET_SECOND_RANGE(adapter, off)   \
  71         ((adapter)->ahw.pci_base1 + (off) - SECOND_PAGE_GROUP_START)
  72 #define PCI_OFFSET_THIRD_RANGE(adapter, off)    \
  73         ((adapter)->ahw.pci_base2 + (off) - THIRD_PAGE_GROUP_START)
  74
  75 static void __iomem *pci_base_offset(struct netxen_adapter *adapter,
  76                                             unsigned long off)
  77 {
  78         if (ADDR_IN_RANGE(off, FIRST_PAGE_GROUP_START, FIRST_PAGE_GROUP_END))
  79                 return PCI_OFFSET_FIRST_RANGE(adapter, off);
  80
  81         if (ADDR_IN_RANGE(off, SECOND_PAGE_GROUP_START, SECOND_PAGE_GROUP_END))
  82                 return PCI_OFFSET_SECOND_RANGE(adapter, off);
  83
  84         if (ADDR_IN_RANGE(off, THIRD_PAGE_GROUP_START, THIRD_PAGE_GROUP_END))
  85                 return PCI_OFFSET_THIRD_RANGE(adapter, off);
  86
  87         return NULL;
  88 }
  89
  90 static crb_128M_2M_block_map_t
  91 crb_128M_2M_map[64] __cacheline_aligned_in_smp = {
  92     {{{0, 0,         0,         0} } },         /* 0: PCI */
  93     {{{1, 0x0100000, 0x0102000, 0x120000},      /* 1: PCIE */
  94           {1, 0x0110000, 0x0120000, 0x130000},
  95           {1, 0x0120000, 0x0122000, 0x124000},
  96           {1, 0x0130000, 0x0132000, 0x126000},
  97           {1, 0x0140000, 0x0142000, 0x128000},
  98           {1, 0x0150000, 0x0152000, 0x12a000},
  99           {1, 0x0160000, 0x0170000, 0x110000},
 100           {1, 0x0170000, 0x0172000, 0x12e000},
 101           {0, 0x0000000, 0x0000000, 0x000000},
 102           {0, 0x0000000, 0x0000000, 0x000000},
 103           {0, 0x0000000, 0x0000000, 0x000000},
 104           {0, 0x0000000, 0x0000000, 0x000000},
 105           {0, 0x0000000, 0x0000000, 0x000000},
 106           {0, 0x0000000, 0x0000000, 0x000000},
 107           {1, 0x01e0000, 0x01e0800, 0x122000},
 108           {0, 0x0000000, 0x0000000, 0x000000} } },
 109         {{{1, 0x0200000, 0x0210000, 0x180000} } },/* 2: MN */
 110     {{{0, 0,         0,         0} } },     /* 3: */
 111     {{{1, 0x0400000, 0x0401000, 0x169000} } },/* 4: P2NR1 */
 112     {{{1, 0x0500000, 0x0510000, 0x140000} } },/* 5: SRE   */
 113     {{{1, 0x0600000, 0x0610000, 0x1c0000} } },/* 6: NIU   */
 114     {{{1, 0x0700000, 0x0704000, 0x1b8000} } },/* 7: QM    */
 115     {{{1, 0x0800000, 0x0802000, 0x170000},  /* 8: SQM0  */
 116       {0, 0x0000000, 0x0000000, 0x000000},
 117       {0, 0x0000000, 0x0000000, 0x000000},
 118       {0, 0x0000000, 0x0000000, 0x000000},
 119       {0, 0x0000000, 0x0000000, 0x000000},
 120       {0, 0x0000000, 0x0000000, 0x000000},
 121       {0, 0x0000000, 0x0000000, 0x000000},
 122       {0, 0x0000000, 0x0000000, 0x000000},
 123       {0, 0x0000000, 0x0000000, 0x000000},
 124       {0, 0x0000000, 0x0000000, 0x000000},
 125       {0, 0x0000000, 0x0000000, 0x000000},
 126       {0, 0x0000000, 0x0000000, 0x000000},
 127       {0, 0x0000000, 0x0000000, 0x000000},
 128       {0, 0x0000000, 0x0000000, 0x000000},
 129       {0, 0x0000000, 0x0000000, 0x000000},
 130       {1, 0x08f0000, 0x08f2000, 0x172000} } },
 131     {{{1, 0x0900000, 0x0902000, 0x174000},      /* 9: SQM1*/
 132       {0, 0x0000000, 0x0000000, 0x000000},
 133       {0, 0x0000000, 0x0000000, 0x000000},
 134       {0, 0x0000000, 0x0000000, 0x000000},
 135       {0, 0x0000000, 0x0000000, 0x000000},
 136       {0, 0x0000000, 0x0000000, 0x000000},
 137       {0, 0x0000000, 0x0000000, 0x000000},
 138       {0, 0x0000000, 0x0000000, 0x000000},
 139       {0, 0x0000000, 0x0000000, 0x000000},
 140       {0, 0x0000000, 0x0000000, 0x000000},
 141       {0, 0x0000000, 0x0000000, 0x000000},
 142       {0, 0x0000000, 0x0000000, 0x000000},
 143       {0, 0x0000000, 0x0000000, 0x000000},
 144       {0, 0x0000000, 0x0000000, 0x000000},
 145       {0, 0x0000000, 0x0000000, 0x000000},
 146       {1, 0x09f0000, 0x09f2000, 0x176000} } },
 147     {{{0, 0x0a00000, 0x0a02000, 0x178000},      /* 10: SQM2*/
 148       {0, 0x0000000, 0x0000000, 0x000000},
 149       {0, 0x0000000, 0x0000000, 0x000000},
 150       {0, 0x0000000, 0x0000000, 0x000000},
 151       {0, 0x0000000, 0x0000000, 0x000000},
 152       {0, 0x0000000, 0x0000000, 0x000000},
 153       {0, 0x0000000, 0x0000000, 0x000000},
 154       {0, 0x0000000, 0x0000000, 0x000000},
 155       {0, 0x0000000, 0x0000000, 0x000000},
 156       {0, 0x0000000, 0x0000000, 0x000000},
 157       {0, 0x0000000, 0x0000000, 0x000000},
 158       {0, 0x0000000, 0x0000000, 0x000000},
 159       {0, 0x0000000, 0x0000000, 0x000000},
 160       {0, 0x0000000, 0x0000000, 0x000000},
 161       {0, 0x0000000, 0x0000000, 0x000000},
 162       {1, 0x0af0000, 0x0af2000, 0x17a000} } },
 163     {{{0, 0x0b00000, 0x0b02000, 0x17c000},      /* 11: SQM3*/
 164       {0, 0x0000000, 0x0000000, 0x000000},
 165       {0, 0x0000000, 0x0000000, 0x000000},
 166       {0, 0x0000000, 0x0000000, 0x000000},
 167       {0, 0x0000000, 0x0000000, 0x000000},
 168       {0, 0x0000000, 0x0000000, 0x000000},
 169       {0, 0x0000000, 0x0000000, 0x000000},
 170       {0, 0x0000000, 0x0000000, 0x000000},
 171       {0, 0x0000000, 0x0000000, 0x000000},
 172       {0, 0x0000000, 0x0000000, 0x000000},
 173       {0, 0x0000000, 0x0000000, 0x000000},
 174       {0, 0x0000000, 0x0000000, 0x000000},
 175       {0, 0x0000000, 0x0000000, 0x000000},
 176       {0, 0x0000000, 0x0000000, 0x000000},
 177       {0, 0x0000000, 0x0000000, 0x000000},
 178       {1, 0x0bf0000, 0x0bf2000, 0x17e000} } },
 179         {{{1, 0x0c00000, 0x0c04000, 0x1d4000} } },/* 12: I2Q */
 180         {{{1, 0x0d00000, 0x0d04000, 0x1a4000} } },/* 13: TMR */
 181         {{{1, 0x0e00000, 0x0e04000, 0x1a0000} } },/* 14: ROMUSB */
 182         {{{1, 0x0f00000, 0x0f01000, 0x164000} } },/* 15: PEG4 */
 183         {{{0, 0x1000000, 0x1004000, 0x1a8000} } },/* 16: XDMA */
 184         {{{1, 0x1100000, 0x1101000, 0x160000} } },/* 17: PEG0 */
 185         {{{1, 0x1200000, 0x1201000, 0x161000} } },/* 18: PEG1 */
 186         {{{1, 0x1300000, 0x1301000, 0x162000} } },/* 19: PEG2 */
 187         {{{1, 0x1400000, 0x1401000, 0x163000} } },/* 20: PEG3 */
 188         {{{1, 0x1500000, 0x1501000, 0x165000} } },/* 21: P2ND */
 189         {{{1, 0x1600000, 0x1601000, 0x166000} } },/* 22: P2NI */
 190         {{{0, 0,         0,         0} } },     /* 23: */
 191         {{{0, 0,         0,         0} } },     /* 24: */
 192         {{{0, 0,         0,         0} } },     /* 25: */
 193         {{{0, 0,         0,         0} } },     /* 26: */
 194         {{{0, 0,         0,         0} } },     /* 27: */
 195         {{{0, 0,         0,         0} } },     /* 28: */
 196         {{{1, 0x1d00000, 0x1d10000, 0x190000} } },/* 29: MS */
 197     {{{1, 0x1e00000, 0x1e01000, 0x16a000} } },/* 30: P2NR2 */
 198     {{{1, 0x1f00000, 0x1f10000, 0x150000} } },/* 31: EPG */
 199         {{{0} } },                              /* 32: PCI */
 200         {{{1, 0x2100000, 0x2102000, 0x120000},  /* 33: PCIE */
 201           {1, 0x2110000, 0x2120000, 0x130000},
 202           {1, 0x2120000, 0x2122000, 0x124000},
 203           {1, 0x2130000, 0x2132000, 0x126000},
 204           {1, 0x2140000, 0x2142000, 0x128000},
 205           {1, 0x2150000, 0x2152000, 0x12a000},
 206           {1, 0x2160000, 0x2170000, 0x110000},
 207           {1, 0x2170000, 0x2172000, 0x12e000},
 208           {0, 0x0000000, 0x0000000, 0x000000},
 209           {0, 0x0000000, 0x0000000, 0x000000},
 210           {0, 0x0000000, 0x0000000, 0x000000},
 211           {0, 0x0000000, 0x0000000, 0x000000},
 212           {0, 0x0000000, 0x0000000, 0x000000},
 213           {0, 0x0000000, 0x0000000, 0x000000},
 214           {0, 0x0000000, 0x0000000, 0x000000},
 215           {0, 0x0000000, 0x0000000, 0x000000} } },
 216         {{{1, 0x2200000, 0x2204000, 0x1b0000} } },/* 34: CAM */
 217         {{{0} } },                              /* 35: */
 218         {{{0} } },                              /* 36: */
 219         {{{0} } },                              /* 37: */
 220         {{{0} } },                              /* 38: */
 221         {{{0} } },                              /* 39: */
 222         {{{1, 0x2800000, 0x2804000, 0x1a4000} } },/* 40: TMR */
 223         {{{1, 0x2900000, 0x2901000, 0x16b000} } },/* 41: P2NR3 */
 224         {{{1, 0x2a00000, 0x2a00400, 0x1ac400} } },/* 42: RPMX1 */
 225         {{{1, 0x2b00000, 0x2b00400, 0x1ac800} } },/* 43: RPMX2 */
 226         {{{1, 0x2c00000, 0x2c00400, 0x1acc00} } },/* 44: RPMX3 */
 227         {{{1, 0x2d00000, 0x2d00400, 0x1ad000} } },/* 45: RPMX4 */
 228         {{{1, 0x2e00000, 0x2e00400, 0x1ad400} } },/* 46: RPMX5 */
 229         {{{1, 0x2f00000, 0x2f00400, 0x1ad800} } },/* 47: RPMX6 */
 230         {{{1, 0x3000000, 0x3000400, 0x1adc00} } },/* 48: RPMX7 */
 231         {{{0, 0x3100000, 0x3104000, 0x1a8000} } },/* 49: XDMA */
 232         {{{1, 0x3200000, 0x3204000, 0x1d4000} } },/* 50: I2Q */
 233         {{{1, 0x3300000, 0x3304000, 0x1a0000} } },/* 51: ROMUSB */
 234         {{{0} } },                              /* 52: */
 235         {{{1, 0x3500000, 0x3500400, 0x1ac000} } },/* 53: RPMX0 */
 236         {{{1, 0x3600000, 0x3600400, 0x1ae000} } },/* 54: RPMX8 */
 237         {{{1, 0x3700000, 0x3700400, 0x1ae400} } },/* 55: RPMX9 */
 238         {{{1, 0x3800000, 0x3804000, 0x1d0000} } },/* 56: OCM0 */
 239         {{{1, 0x3900000, 0x3904000, 0x1b4000} } },/* 57: CRYPTO */
 240         {{{1, 0x3a00000, 0x3a04000, 0x1d8000} } },/* 58: SMB */
 241         {{{0} } },                              /* 59: I2C0 */
 242         {{{0} } },                              /* 60: I2C1 */
 243         {{{1, 0x3d00000, 0x3d04000, 0x1d8000} } },/* 61: LPC */
 244         {{{1, 0x3e00000, 0x3e01000, 0x167000} } },/* 62: P2NC */
 245         {{{1, 0x3f00000, 0x3f01000, 0x168000} } }       /* 63: P2NR0 */
 246 };
 247
 248 /*
 249  * top 12 bits of crb internal address (hub, agent)
 250  */
 251 static unsigned crb_hub_agt[64] =
 252 {
 253         0,
 254         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 255         NETXEN_HW_CRB_HUB_AGT_ADR_MN,
 256         NETXEN_HW_CRB_HUB_AGT_ADR_MS,
 257         0,
 258         NETXEN_HW_CRB_HUB_AGT_ADR_SRE,
 259         NETXEN_HW_CRB_HUB_AGT_ADR_NIU,
 260         NETXEN_HW_CRB_HUB_AGT_ADR_QMN,
 261         NETXEN_HW_CRB_HUB_AGT_ADR_SQN0,
 262         NETXEN_HW_CRB_HUB_AGT_ADR_SQN1,
 263         NETXEN_HW_CRB_HUB_AGT_ADR_SQN2,
 264         NETXEN_HW_CRB_HUB_AGT_ADR_SQN3,
 265         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 266         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 267         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 268         NETXEN_HW_CRB_HUB_AGT_ADR_PGN4,
 269         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 270         NETXEN_HW_CRB_HUB_AGT_ADR_PGN0,
 271         NETXEN_HW_CRB_HUB_AGT_ADR_PGN1,
 272         NETXEN_HW_CRB_HUB_AGT_ADR_PGN2,
 273         NETXEN_HW_CRB_HUB_AGT_ADR_PGN3,
 274         NETXEN_HW_CRB_HUB_AGT_ADR_PGND,
 275         NETXEN_HW_CRB_HUB_AGT_ADR_PGNI,
 276         NETXEN_HW_CRB_HUB_AGT_ADR_PGS0,
 277         NETXEN_HW_CRB_HUB_AGT_ADR_PGS1,
 278         NETXEN_HW_CRB_HUB_AGT_ADR_PGS2,
 279         NETXEN_HW_CRB_HUB_AGT_ADR_PGS3,
 280         0,
 281         NETXEN_HW_CRB_HUB_AGT_ADR_PGSI,
 282         NETXEN_HW_CRB_HUB_AGT_ADR_SN,
 283         0,
 284         NETXEN_HW_CRB_HUB_AGT_ADR_EG,
 285         0,
 286         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 287         NETXEN_HW_CRB_HUB_AGT_ADR_CAM,
 288         0,
 289         0,
 290         0,
 291         0,
 292         0,
 293         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 294         0,
 295         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1,
 296         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2,
 297         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3,
 298         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4,
 299         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5,
 300         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6,
 301         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7,
 302         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 303         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 304         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 305         0,
 306         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0,
 307         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8,
 308         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9,
 309         NETXEN_HW_CRB_HUB_AGT_ADR_OCM0,
 310         0,
 311         NETXEN_HW_CRB_HUB_AGT_ADR_SMB,
 312         NETXEN_HW_CRB_HUB_AGT_ADR_I2C0,
 313         NETXEN_HW_CRB_HUB_AGT_ADR_I2C1,
 314         0,
 315         NETXEN_HW_CRB_HUB_AGT_ADR_PGNC,
 316         0,
 317 };
 318
 319 /*  PCI Windowing for DDR regions.  */
 320
 321 #define NETXEN_WINDOW_ONE       0x2000000 /*CRB Window: bit 25 of CRB address */
 322
 323 #define NETXEN_PCIE_SEM_TIMEOUT 10000
 324
 325 int
 326 netxen_pcie_sem_lock(struct netxen_adapter *adapter, int sem, u32 id_reg)
 327 {
 328         int done = 0, timeout = 0;
 329
 330         while (!done) {
 331                 done = NXRD32(adapter, NETXEN_PCIE_REG(PCIE_SEM_LOCK(sem)));
 332                 if (done == 1)
 333                         break;
 334                 if (++timeout >= NETXEN_PCIE_SEM_TIMEOUT)
 335                         return -EIO;
 336                 msleep(1);
 337         }
 338
 339         if (id_reg)
 340                 NXWR32(adapter, id_reg, adapter->portnum);
 341
 342         return 0;
 343 }
 344
 345 void
 346 netxen_pcie_sem_unlock(struct netxen_adapter *adapter, int sem)
 347 {
 348         NXRD32(adapter, NETXEN_PCIE_REG(PCIE_SEM_UNLOCK(sem)));
 349 }
 350
 351 int netxen_niu_xg_init_port(struct netxen_adapter *adapter, int port)
 352 {
 353         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
 354                 NXWR32(adapter, NETXEN_NIU_XGE_CONFIG_1+(0x10000*port), 0x1447);
 355                 NXWR32(adapter, NETXEN_NIU_XGE_CONFIG_0+(0x10000*port), 0x5);
 356         }
 357
 358         return 0;
 359 }
 360
 361 /* Disable an XG interface */
 362 int netxen_niu_disable_xg_port(struct netxen_adapter *adapter)
 363 {
 364         __u32 mac_cfg;
 365         u32 port = adapter->physical_port;
 366
 367         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
 368                 return 0;
 369
 370         if (port > NETXEN_NIU_MAX_XG_PORTS)
 371                 return -EINVAL;
 372
 373         mac_cfg = 0;
 374         if (NXWR32(adapter,
 375                         NETXEN_NIU_XGE_CONFIG_0 + (0x10000 * port), mac_cfg))
 376                 return -EIO;
 377         return 0;
 378 }
 379
 380 #define NETXEN_UNICAST_ADDR(port, index) \
 381         (NETXEN_UNICAST_ADDR_BASE+(port*32)+(index*8))
 382 #define NETXEN_MCAST_ADDR(port, index) \
 383         (NETXEN_MULTICAST_ADDR_BASE+(port*0x80)+(index*8))
 384 #define MAC_HI(addr) \
 385         ((addr[2] << 16) | (addr[1] << 8) | (addr[0]))
 386 #define MAC_LO(addr) \
 387         ((addr[5] << 16) | (addr[4] << 8) | (addr[3]))
 388
 389 int netxen_p2_nic_set_promisc(struct netxen_adapter *adapter, u32 mode)
 390 {
 391         u32 mac_cfg;
 392         u32 cnt = 0;
 393         __u32 reg = 0x0200;
 394         u32 port = adapter->physical_port;
 395         u16 board_type = adapter->ahw.board_type;
 396
 397         if (port > NETXEN_NIU_MAX_XG_PORTS)
 398                 return -EINVAL;
 399
 400         mac_cfg = NXRD32(adapter, NETXEN_NIU_XGE_CONFIG_0 + (0x10000 * port));
 401         mac_cfg &= ~0x4;
 402         NXWR32(adapter, NETXEN_NIU_XGE_CONFIG_0 + (0x10000 * port), mac_cfg);
 403
 404         if ((board_type == NETXEN_BRDTYPE_P2_SB31_10G_IMEZ) ||
 405                         (board_type == NETXEN_BRDTYPE_P2_SB31_10G_HMEZ))
 406                 reg = (0x20 << port);
 407
 408         NXWR32(adapter, NETXEN_NIU_FRAME_COUNT_SELECT, reg);
 409
 410         mdelay(10);
 411
 412         while (NXRD32(adapter, NETXEN_NIU_FRAME_COUNT) && ++cnt < 20)
 413                 mdelay(10);
 414
 415         if (cnt < 20) {
 416
 417                 reg = NXRD32(adapter,
 418                         NETXEN_NIU_XGE_CONFIG_1 + (0x10000 * port));
 419
 420                 if (mode == NETXEN_NIU_PROMISC_MODE)
 421                         reg = (reg | 0x2000UL);
 422                 else
 423                         reg = (reg & ~0x2000UL);
 424
 425                 if (mode == NETXEN_NIU_ALLMULTI_MODE)
 426                         reg = (reg | 0x1000UL);
 427                 else
 428                         reg = (reg & ~0x1000UL);
 429
 430                 NXWR32(adapter,
 431                         NETXEN_NIU_XGE_CONFIG_1 + (0x10000 * port), reg);
 432         }
 433
 434         mac_cfg |= 0x4;
 435         NXWR32(adapter, NETXEN_NIU_XGE_CONFIG_0 + (0x10000 * port), mac_cfg);
 436
 437         return 0;
 438 }
 439
 440 int netxen_p2_nic_set_mac_addr(struct netxen_adapter *adapter, u8 *addr)
 441 {
 442         u32 mac_hi, mac_lo;
 443         u32 reg_hi, reg_lo;
 444
 445         u8 phy = adapter->physical_port;
 446
 447         if (phy >= NETXEN_NIU_MAX_XG_PORTS)
 448                 return -EINVAL;
 449
 450         mac_lo = ((u32)addr[0] << 16) | ((u32)addr[1] << 24);
 451         mac_hi = addr[2] | ((u32)addr[3] << 8) |
 452                 ((u32)addr[4] << 16) | ((u32)addr[5] << 24);
 453
 454         reg_lo = NETXEN_NIU_XGE_STATION_ADDR_0_1 + (0x10000 * phy);
 455         reg_hi = NETXEN_NIU_XGE_STATION_ADDR_0_HI + (0x10000 * phy);
 456
 457         /* write twice to flush */
 458         if (NXWR32(adapter, reg_lo, mac_lo) || NXWR32(adapter, reg_hi, mac_hi))
 459                 return -EIO;
 460         if (NXWR32(adapter, reg_lo, mac_lo) || NXWR32(adapter, reg_hi, mac_hi))
 461                 return -EIO;
 462
 463         return 0;
 464 }
 465
 466 static int
 467 netxen_nic_enable_mcast_filter(struct netxen_adapter *adapter)
 468 {
 469         u32     val = 0;
 470         u16 port = adapter->physical_port;
 471         u8 *addr = adapter->mac_addr;
 472
 473         if (adapter->mc_enabled)
 474                 return 0;
 475
 476         val = NXRD32(adapter, NETXEN_MAC_ADDR_CNTL_REG);
 477         val |= (1UL << (28+port));
 478         NXWR32(adapter, NETXEN_MAC_ADDR_CNTL_REG, val);
 479
 480         /* add broadcast addr to filter */
 481         val = 0xffffff;
 482         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 483         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0)+4, val);
 484
 485         /* add station addr to filter */
 486         val = MAC_HI(addr);
 487         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1), val);
 488         val = MAC_LO(addr);
 489         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1)+4, val);
 490
 491         adapter->mc_enabled = 1;
 492         return 0;
 493 }
 494
 495 static int
 496 netxen_nic_disable_mcast_filter(struct netxen_adapter *adapter)
 497 {
 498         u32     val = 0;
 499         u16 port = adapter->physical_port;
 500         u8 *addr = adapter->mac_addr;
 501
 502         if (!adapter->mc_enabled)
 503                 return 0;
 504
 505         val = NXRD32(adapter, NETXEN_MAC_ADDR_CNTL_REG);
 506         val &= ~(1UL << (28+port));
 507         NXWR32(adapter, NETXEN_MAC_ADDR_CNTL_REG, val);
 508
 509         val = MAC_HI(addr);
 510         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 511         val = MAC_LO(addr);
 512         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0)+4, val);
 513
 514         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1), 0);
 515         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1)+4, 0);
 516
 517         adapter->mc_enabled = 0;
 518         return 0;
 519 }
 520
 521 static int
 522 netxen_nic_set_mcast_addr(struct netxen_adapter *adapter,
 523                 int index, u8 *addr)
 524 {
 525         u32 hi = 0, lo = 0;
 526         u16 port = adapter->physical_port;
 527
 528         lo = MAC_LO(addr);
 529         hi = MAC_HI(addr);
 530
 531         NXWR32(adapter, NETXEN_MCAST_ADDR(port, index), hi);
 532         NXWR32(adapter, NETXEN_MCAST_ADDR(port, index)+4, lo);
 533
 534         return 0;
 535 }
 536
 537 void netxen_p2_nic_set_multi(struct net_device *netdev)
 538 {
 539         struct netxen_adapter *adapter = netdev_priv(netdev);
 540         struct dev_mc_list *mc_ptr;
 541         u8 null_addr[6];
 542         int index = 0;
 543
 544         memset(null_addr, 0, 6);
 545
 546         if (netdev->flags & IFF_PROMISC) {
 547
 548                 adapter->set_promisc(adapter,
 549                                 NETXEN_NIU_PROMISC_MODE);
 550
 551                 /* Full promiscuous mode */
 552                 netxen_nic_disable_mcast_filter(adapter);
 553
 554                 return;
 555         }
 556
 557         if (netdev->mc_count == 0) {
 558                 adapter->set_promisc(adapter,
 559                                 NETXEN_NIU_NON_PROMISC_MODE);
 560                 netxen_nic_disable_mcast_filter(adapter);
 561                 return;
 562         }
 563
 564         adapter->set_promisc(adapter, NETXEN_NIU_ALLMULTI_MODE);
 565         if (netdev->flags & IFF_ALLMULTI ||
 566                         netdev->mc_count > adapter->max_mc_count) {
 567                 netxen_nic_disable_mcast_filter(adapter);
 568                 return;
 569         }
 570
 571         netxen_nic_enable_mcast_filter(adapter);
 572
 573         for (mc_ptr = netdev->mc_list; mc_ptr; mc_ptr = mc_ptr->next, index++)
 574                 netxen_nic_set_mcast_addr(adapter, index, mc_ptr->dmi_addr);
 575
 576         if (index != netdev->mc_count)
 577                 printk(KERN_WARNING "%s: %s multicast address count mismatch\n",
 578                         netxen_nic_driver_name, netdev->name);
 579
 580         /* Clear out remaining addresses */
 581         for (; index < adapter->max_mc_count; index++)
 582                 netxen_nic_set_mcast_addr(adapter, index, null_addr);
 583 }
 584
 585 static int
 586 netxen_send_cmd_descs(struct netxen_adapter *adapter,
 587                 struct cmd_desc_type0 *cmd_desc_arr, int nr_desc)
 588 {
 589         u32 i, producer, consumer;
 590         struct netxen_cmd_buffer *pbuf;
 591         struct cmd_desc_type0 *cmd_desc;
 592         struct nx_host_tx_ring *tx_ring;
 593
 594         i = 0;
 595
 596         if (adapter->is_up != NETXEN_ADAPTER_UP_MAGIC)
 597                 return -EIO;
 598
 599         tx_ring = adapter->tx_ring;
 600         __netif_tx_lock_bh(tx_ring->txq);
 601
 602         producer = tx_ring->producer;
 603         consumer = tx_ring->sw_consumer;
 604
 605         if (nr_desc >= netxen_tx_avail(tx_ring)) {
 606                 netif_tx_stop_queue(tx_ring->txq);
 607                 __netif_tx_unlock_bh(tx_ring->txq);
 608                 return -EBUSY;
 609         }
 610
 611         do {
 612                 cmd_desc = &cmd_desc_arr[i];
 613
 614                 pbuf = &tx_ring->cmd_buf_arr[producer];
 615                 pbuf->skb = NULL;
 616                 pbuf->frag_count = 0;
 617
 618                 memcpy(&tx_ring->desc_head[producer],
 619                         &cmd_desc_arr[i], sizeof(struct cmd_desc_type0));
 620
 621                 producer = get_next_index(producer, tx_ring->num_desc);
 622                 i++;
 623
 624         } while (i != nr_desc);
 625
 626         tx_ring->producer = producer;
 627
 628         netxen_nic_update_cmd_producer(adapter, tx_ring);
 629
 630         __netif_tx_unlock_bh(tx_ring->txq);
 631
 632         return 0;
 633 }
 634
 635 static int
 636 nx_p3_sre_macaddr_change(struct netxen_adapter *adapter, u8 *addr, unsigned op)
 637 {
 638         nx_nic_req_t req;
 639         nx_mac_req_t *mac_req;
 640         u64 word;
 641
 642         memset(&req, 0, sizeof(nx_nic_req_t));
 643         req.qhdr = cpu_to_le64(NX_NIC_REQUEST << 23);
 644
 645         word = NX_MAC_EVENT | ((u64)adapter->portnum << 16);
 646         req.req_hdr = cpu_to_le64(word);
 647
 648         mac_req = (nx_mac_req_t *)&req.words[0];
 649         mac_req->op = op;
 650         memcpy(mac_req->mac_addr, addr, 6);
 651
 652         return netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 653 }
 654
 655 static int nx_p3_nic_add_mac(struct netxen_adapter *adapter,
 656                 u8 *addr, struct list_head *del_list)
 657 {
 658         struct list_head *head;
 659         nx_mac_list_t *cur;
 660
 661         /* look up if already exists */
 662         list_for_each(head, del_list) {
 663                 cur = list_entry(head, nx_mac_list_t, list);
 664
 665                 if (memcmp(addr, cur->mac_addr, ETH_ALEN) == 0) {
 666                         list_move_tail(head, &adapter->mac_list);
 667                         return 0;
 668                 }
 669         }
 670
 671         cur = kzalloc(sizeof(nx_mac_list_t), GFP_ATOMIC);
 672         if (cur == NULL) {
 673                 printk(KERN_ERR "%s: failed to add mac address filter\n",
 674                                 adapter->netdev->name);
 675                 return -ENOMEM;
 676         }
 677         memcpy(cur->mac_addr, addr, ETH_ALEN);
 678         list_add_tail(&cur->list, &adapter->mac_list);
 679         return nx_p3_sre_macaddr_change(adapter,
 680                                 cur->mac_addr, NETXEN_MAC_ADD);
 681 }
 682
 683 void netxen_p3_nic_set_multi(struct net_device *netdev)
 684 {
 685         struct netxen_adapter *adapter = netdev_priv(netdev);
 686         struct dev_mc_list *mc_ptr;
 687         u8 bcast_addr[ETH_ALEN] = { 0xff, 0xff, 0xff, 0xff, 0xff, 0xff };
 688         u32 mode = VPORT_MISS_MODE_DROP;
 689         LIST_HEAD(del_list);
 690         struct list_head *head;
 691         nx_mac_list_t *cur;
 692
 693         if (adapter->is_up != NETXEN_ADAPTER_UP_MAGIC)
 694                 return;
 695
 696         list_splice_tail_init(&adapter->mac_list, &del_list);
 697
 698         nx_p3_nic_add_mac(adapter, adapter->mac_addr, &del_list);
 699         nx_p3_nic_add_mac(adapter, bcast_addr, &del_list);
 700
 701         if (netdev->flags & IFF_PROMISC) {
 702                 mode = VPORT_MISS_MODE_ACCEPT_ALL;
 703                 goto send_fw_cmd;
 704         }
 705
 706         if ((netdev->flags & IFF_ALLMULTI) ||
 707                         (netdev->mc_count > adapter->max_mc_count)) {
 708                 mode = VPORT_MISS_MODE_ACCEPT_MULTI;
 709                 goto send_fw_cmd;
 710         }
 711
 712         if (netdev->mc_count > 0) {
 713                 for (mc_ptr = netdev->mc_list; mc_ptr;
 714                      mc_ptr = mc_ptr->next) {
 715                         nx_p3_nic_add_mac(adapter, mc_ptr->dmi_addr, &del_list);
 716                 }
 717         }
 718
 719 send_fw_cmd:
 720         adapter->set_promisc(adapter, mode);
 721         head = &del_list;
 722         while (!list_empty(head)) {
 723                 cur = list_entry(head->next, nx_mac_list_t, list);
 724
 725                 nx_p3_sre_macaddr_change(adapter,
 726                                 cur->mac_addr, NETXEN_MAC_DEL);
 727                 list_del(&cur->list);
 728                 kfree(cur);
 729         }
 730 }
 731
 732 int netxen_p3_nic_set_promisc(struct netxen_adapter *adapter, u32 mode)
 733 {
 734         nx_nic_req_t req;
 735         u64 word;
 736
 737         memset(&req, 0, sizeof(nx_nic_req_t));
 738
 739         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 740
 741         word = NX_NIC_H2C_OPCODE_PROXY_SET_VPORT_MISS_MODE |
 742                         ((u64)adapter->portnum << 16);
 743         req.req_hdr = cpu_to_le64(word);
 744
 745         req.words[0] = cpu_to_le64(mode);
 746
 747         return netxen_send_cmd_descs(adapter,
 748                                 (struct cmd_desc_type0 *)&req, 1);
 749 }
 750
 751 void netxen_p3_free_mac_list(struct netxen_adapter *adapter)
 752 {
 753         nx_mac_list_t *cur;
 754         struct list_head *head = &adapter->mac_list;
 755
 756         while (!list_empty(head)) {
 757                 cur = list_entry(head->next, nx_mac_list_t, list);
 758                 nx_p3_sre_macaddr_change(adapter,
 759                                 cur->mac_addr, NETXEN_MAC_DEL);
 760                 list_del(&cur->list);
 761                 kfree(cur);
 762         }
 763 }
 764
 765 int netxen_p3_nic_set_mac_addr(struct netxen_adapter *adapter, u8 *addr)
 766 {
 767         /* assuming caller has already copied new addr to netdev */
 768         netxen_p3_nic_set_multi(adapter->netdev);
 769         return 0;
 770 }
 771
 772 #define NETXEN_CONFIG_INTR_COALESCE     3
 773
 774 /*
 775  * Send the interrupt coalescing parameter set by ethtool to the card.
 776  */
 777 int netxen_config_intr_coalesce(struct netxen_adapter *adapter)
 778 {
 779         nx_nic_req_t req;
 780         u64 word[6];
 781         int rv, i;
 782
 783         memset(&req, 0, sizeof(nx_nic_req_t));
 784         memset(word, 0, sizeof(word));
 785
 786         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 787
 788         word[0] = NETXEN_CONFIG_INTR_COALESCE | ((u64)adapter->portnum << 16);
 789         req.req_hdr = cpu_to_le64(word[0]);
 790
 791         memcpy(&word[0], &adapter->coal, sizeof(adapter->coal));
 792         for (i = 0; i < 6; i++)
 793                 req.words[i] = cpu_to_le64(word[i]);
 794
 795         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 796         if (rv != 0) {
 797                 printk(KERN_ERR "ERROR. Could not send "
 798                         "interrupt coalescing parameters\n");
 799         }
 800
 801         return rv;
 802 }
 803
 804 int netxen_config_hw_lro(struct netxen_adapter *adapter, int enable)
 805 {
 806         nx_nic_req_t req;
 807         u64 word;
 808         int rv = 0;
 809
 810         if ((adapter->flags & NETXEN_NIC_LRO_ENABLED) == enable)
 811                 return 0;
 812
 813         memset(&req, 0, sizeof(nx_nic_req_t));
 814
 815         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 816
 817         word = NX_NIC_H2C_OPCODE_CONFIG_HW_LRO | ((u64)adapter->portnum << 16);
 818         req.req_hdr = cpu_to_le64(word);
 819
 820         req.words[0] = cpu_to_le64(enable);
 821
 822         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 823         if (rv != 0) {
 824                 printk(KERN_ERR "ERROR. Could not send "
 825                         "configure hw lro request\n");
 826         }
 827
 828         adapter->flags ^= NETXEN_NIC_LRO_ENABLED;
 829
 830         return rv;
 831 }
 832
 833 int netxen_config_bridged_mode(struct netxen_adapter *adapter, int enable)
 834 {
 835         nx_nic_req_t req;
 836         u64 word;
 837         int rv = 0;
 838
 839         if (!!(adapter->flags & NETXEN_NIC_BRIDGE_ENABLED) == enable)
 840                 return rv;
 841
 842         memset(&req, 0, sizeof(nx_nic_req_t));
 843
 844         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 845
 846         word = NX_NIC_H2C_OPCODE_CONFIG_BRIDGING |
 847                 ((u64)adapter->portnum << 16);
 848         req.req_hdr = cpu_to_le64(word);
 849
 850         req.words[0] = cpu_to_le64(enable);
 851
 852         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 853         if (rv != 0) {
 854                 printk(KERN_ERR "ERROR. Could not send "
 855                                 "configure bridge mode request\n");
 856         }
 857
 858         adapter->flags ^= NETXEN_NIC_BRIDGE_ENABLED;
 859
 860         return rv;
 861 }
 862
 863
 864 #define RSS_HASHTYPE_IP_TCP     0x3
 865
 866 int netxen_config_rss(struct netxen_adapter *adapter, int enable)
 867 {
 868         nx_nic_req_t req;
 869         u64 word;
 870         int i, rv;
 871
 872         u64 key[] = { 0xbeac01fa6a42b73bULL, 0x8030f20c77cb2da3ULL,
 873                         0xae7b30b4d0ca2bcbULL, 0x43a38fb04167253dULL,
 874                         0x255b0ec26d5a56daULL };
 875
 876
 877         memset(&req, 0, sizeof(nx_nic_req_t));
 878         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 879
 880         word = NX_NIC_H2C_OPCODE_CONFIG_RSS | ((u64)adapter->portnum << 16);
 881         req.req_hdr = cpu_to_le64(word);
 882
 883         /*
 884          * RSS request:
 885          * bits 3-0: hash_method
 886          *      5-4: hash_type_ipv4
 887          *      7-6: hash_type_ipv6
 888          *        8: enable
 889          *        9: use indirection table
 890          *    47-10: reserved
 891          *    63-48: indirection table mask
 892          */
 893         word =  ((u64)(RSS_HASHTYPE_IP_TCP & 0x3) << 4) |
 894                 ((u64)(RSS_HASHTYPE_IP_TCP & 0x3) << 6) |
 895                 ((u64)(enable & 0x1) << 8) |
 896                 ((0x7ULL) << 48);
 897         req.words[0] = cpu_to_le64(word);
 898         for (i = 0; i < 5; i++)
 899                 req.words[i+1] = cpu_to_le64(key[i]);
 900
 901
 902         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 903         if (rv != 0) {
 904                 printk(KERN_ERR "%s: could not configure RSS\n",
 905                                 adapter->netdev->name);
 906         }
 907
 908         return rv;
 909 }
 910
 911 int netxen_config_ipaddr(struct netxen_adapter *adapter, u32 ip, int cmd)
 912 {
 913         nx_nic_req_t req;
 914         u64 word;
 915         int rv;
 916
 917         memset(&req, 0, sizeof(nx_nic_req_t));
 918         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 919
 920         word = NX_NIC_H2C_OPCODE_CONFIG_IPADDR | ((u64)adapter->portnum << 16);
 921         req.req_hdr = cpu_to_le64(word);
 922
 923         req.words[0] = cpu_to_le64(cmd);
 924         req.words[1] = cpu_to_le64(ip);
 925
 926         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 927         if (rv != 0) {
 928                 printk(KERN_ERR "%s: could not notify %s IP 0x%x reuqest\n",
 929                                 adapter->netdev->name,
 930                                 (cmd == NX_IP_UP) ? "Add" : "Remove", ip);
 931         }
 932         return rv;
 933 }
 934
 935 int netxen_linkevent_request(struct netxen_adapter *adapter, int enable)
 936 {
 937         nx_nic_req_t req;
 938         u64 word;
 939         int rv;
 940
 941         memset(&req, 0, sizeof(nx_nic_req_t));
 942         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 943
 944         word = NX_NIC_H2C_OPCODE_GET_LINKEVENT | ((u64)adapter->portnum << 16);
 945         req.req_hdr = cpu_to_le64(word);
 946         req.words[0] = cpu_to_le64(enable | (enable << 8));
 947
 948         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 949         if (rv != 0) {
 950                 printk(KERN_ERR "%s: could not configure link notification\n",
 951                                 adapter->netdev->name);
 952         }
 953
 954         return rv;
 955 }
 956
 957 int netxen_send_lro_cleanup(struct netxen_adapter *adapter)
 958 {
 959         nx_nic_req_t req;
 960         u64 word;
 961         int rv;
 962
 963         memset(&req, 0, sizeof(nx_nic_req_t));
 964         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 965
 966         word = NX_NIC_H2C_OPCODE_LRO_REQUEST |
 967                 ((u64)adapter->portnum << 16) |
 968                 ((u64)NX_NIC_LRO_REQUEST_CLEANUP << 56) ;
 969
 970         req.req_hdr = cpu_to_le64(word);
 971
 972         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 973         if (rv != 0) {
 974                 printk(KERN_ERR "%s: could not cleanup lro flows\n",
 975                                 adapter->netdev->name);
 976         }
 977         return rv;
 978 }
 979
 980 /*
 981  * netxen_nic_change_mtu - Change the Maximum Transfer Unit
 982  * @returns 0 on success, negative on failure
 983  */
 984
 985 #define MTU_FUDGE_FACTOR        100
 986
 987 int netxen_nic_change_mtu(struct net_device *netdev, int mtu)
 988 {
 989         struct netxen_adapter *adapter = netdev_priv(netdev);
 990         int max_mtu;
 991         int rc = 0;
 992
 993         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
 994                 max_mtu = P3_MAX_MTU;
 995         else
 996                 max_mtu = P2_MAX_MTU;
 997
 998         if (mtu > max_mtu) {
 999                 printk(KERN_ERR "%s: mtu > %d bytes unsupported\n",
1000                                 netdev->name, max_mtu);
1001                 return -EINVAL;
1002         }
1003
1004         if (adapter->set_mtu)
1005                 rc = adapter->set_mtu(adapter, mtu);
1006
1007         if (!rc)
1008                 netdev->mtu = mtu;
1009
1010         return rc;
1011 }
1012
1013 static int netxen_get_flash_block(struct netxen_adapter *adapter, int base,
1014                                   int size, __le32 * buf)
1015 {
1016         int i, v, addr;
1017         __le32 *ptr32;
1018
1019         addr = base;
1020         ptr32 = buf;
1021         for (i = 0; i < size / sizeof(u32); i++) {
1022                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
1023                         return -1;
1024                 *ptr32 = cpu_to_le32(v);
1025                 ptr32++;
1026                 addr += sizeof(u32);
1027         }
1028         if ((char *)buf + size > (char *)ptr32) {
1029                 __le32 local;
1030                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
1031                         return -1;
1032                 local = cpu_to_le32(v);
1033                 memcpy(ptr32, &local, (char *)buf + size - (char *)ptr32);
1034         }
1035
1036         return 0;
1037 }
1038
1039 int netxen_get_flash_mac_addr(struct netxen_adapter *adapter, u64 *mac)
1040 {
1041         __le32 *pmac = (__le32 *) mac;
1042         u32 offset;
1043
1044         offset = NX_FW_MAC_ADDR_OFFSET + (adapter->portnum * sizeof(u64));
1045
1046         if (netxen_get_flash_block(adapter, offset, sizeof(u64), pmac) == -1)
1047                 return -1;
1048
1049         if (*mac == cpu_to_le64(~0ULL)) {
1050
1051                 offset = NX_OLD_MAC_ADDR_OFFSET +
1052                         (adapter->portnum * sizeof(u64));
1053
1054                 if (netxen_get_flash_block(adapter,
1055                                         offset, sizeof(u64), pmac) == -1)
1056                         return -1;
1057
1058                 if (*mac == cpu_to_le64(~0ULL))
1059                         return -1;
1060         }
1061         return 0;
1062 }
1063
1064 int netxen_p3_get_mac_addr(struct netxen_adapter *adapter, u64 *mac)
1065 {
1066         uint32_t crbaddr, mac_hi, mac_lo;
1067         int pci_func = adapter->ahw.pci_func;
1068
1069         crbaddr = CRB_MAC_BLOCK_START +
1070                 (4 * ((pci_func/2) * 3)) + (4 * (pci_func & 1));
1071
1072         mac_lo = NXRD32(adapter, crbaddr);
1073         mac_hi = NXRD32(adapter, crbaddr+4);
1074
1075         if (pci_func & 1)
1076                 *mac = le64_to_cpu((mac_lo >> 16) | ((u64)mac_hi << 16));
1077         else
1078                 *mac = le64_to_cpu((u64)mac_lo | ((u64)mac_hi << 32));
1079
1080         return 0;
1081 }
1082
1083 /*
1084  * Changes the CRB window to the specified window.
1085  */
1086 static void
1087 netxen_nic_pci_set_crbwindow_128M(struct netxen_adapter *adapter,
1088                 u32 window)
1089 {
1090         void __iomem *offset;
1091         int count = 10;
1092         u8 func = adapter->ahw.pci_func;
1093
1094         if (adapter->ahw.crb_win == window)
1095                 return;
1096
1097         offset = PCI_OFFSET_SECOND_RANGE(adapter,
1098                         NETXEN_PCIX_PH_REG(PCIE_CRB_WINDOW_REG(func)));
1099
1100         writel(window, offset);
1101         do {
1102                 if (window == readl(offset))
1103                         break;
1104
1105                 if (printk_ratelimit())
1106                         dev_warn(&adapter->pdev->dev,
1107                                         "failed to set CRB window to %d\n",
1108                                         (window == NETXEN_WINDOW_ONE));
1109                 udelay(1);
1110
1111         } while (--count > 0);
1112
1113         if (count > 0)
1114                 adapter->ahw.crb_win = window;
1115 }
1116
1117 /*
1118  * Returns < 0 if off is not valid,
1119  *       1 if window access is needed. 'off' is set to offset from
1120  *         CRB space in 128M pci map
1121  *       0 if no window access is needed. 'off' is set to 2M addr
1122  * In: 'off' is offset from base in 128M pci map
1123  */
1124 static int
1125 netxen_nic_pci_get_crb_addr_2M(struct netxen_adapter *adapter,
1126                 ulong off, void __iomem **addr)
1127 {
1128         crb_128M_2M_sub_block_map_t *m;
1129
1130
1131         if ((off >= NETXEN_CRB_MAX) || (off < NETXEN_PCI_CRBSPACE))
1132                 return -EINVAL;
1133
1134         off -= NETXEN_PCI_CRBSPACE;
1135
1136         /*
1137          * Try direct map
1138          */
1139         m = &crb_128M_2M_map[CRB_BLK(off)].sub_block[CRB_SUBBLK(off)];
1140
1141         if (m->valid && (m->start_128M <= off) && (m->end_128M > off)) {
1142                 *addr = adapter->ahw.pci_base0 + m->start_2M +
1143                         (off - m->start_128M);
1144                 return 0;
1145         }
1146
1147         /*
1148          * Not in direct map, use crb window
1149          */
1150         *addr = adapter->ahw.pci_base0 + CRB_INDIRECT_2M +
1151                 (off & MASK(16));
1152         return 1;
1153 }
1154
1155 /*
1156  * In: 'off' is offset from CRB space in 128M pci map
1157  * Out: 'off' is 2M pci map addr
1158  * side effect: lock crb window
1159  */
1160 static void
1161 netxen_nic_pci_set_crbwindow_2M(struct netxen_adapter *adapter, ulong off)
1162 {
1163         u32 window;
1164         void __iomem *addr = adapter->ahw.pci_base0 + CRB_WINDOW_2M;
1165
1166         off -= NETXEN_PCI_CRBSPACE;
1167
1168         window = CRB_HI(off);
1169
1170         if (adapter->ahw.crb_win == window)
1171                 return;
1172
1173         writel(window, addr);
1174         if (readl(addr) != window) {
1175                 if (printk_ratelimit())
1176                         dev_warn(&adapter->pdev->dev,
1177                                 "failed to set CRB window to %d off 0x%lx\n",
1178                                 window, off);
1179         }
1180         adapter->ahw.crb_win = window;
1181 }
1182
1183 static void __iomem *
1184 netxen_nic_map_indirect_address_128M(struct netxen_adapter *adapter,
1185                 ulong win_off, void __iomem **mem_ptr)
1186 {
1187         ulong off = win_off;
1188         void __iomem *addr;
1189         resource_size_t mem_base;
1190
1191         if (ADDR_IN_WINDOW1(win_off))
1192                 off = NETXEN_CRB_NORMAL(win_off);
1193
1194         addr = pci_base_offset(adapter, off);
1195         if (addr)
1196                 return addr;
1197
1198         if (adapter->ahw.pci_len0 == 0)
1199                 off -= NETXEN_PCI_CRBSPACE;
1200
1201         mem_base = pci_resource_start(adapter->pdev, 0);
1202         *mem_ptr = ioremap(mem_base + (off & PAGE_MASK), PAGE_SIZE);
1203         if (*mem_ptr)
1204                 addr = *mem_ptr + (off & (PAGE_SIZE - 1));
1205
1206         return addr;
1207 }
1208
1209 static int
1210 netxen_nic_hw_write_wx_128M(struct netxen_adapter *adapter, ulong off, u32 data)
1211 {
1212         unsigned long flags;
1213         void __iomem *addr, *mem_ptr = NULL;
1214
1215         addr = netxen_nic_map_indirect_address_128M(adapter, off, &mem_ptr);
1216         if (!addr)
1217                 return -EIO;
1218
1219         if (ADDR_IN_WINDOW1(off)) { /* Window 1 */
1220                 netxen_nic_io_write_128M(adapter, addr, data);
1221         } else {        /* Window 0 */
1222                 write_lock_irqsave(&adapter->ahw.crb_lock, flags);
1223                 netxen_nic_pci_set_crbwindow_128M(adapter, 0);
1224                 writel(data, addr);
1225                 netxen_nic_pci_set_crbwindow_128M(adapter,
1226                                 NETXEN_WINDOW_ONE);
1227                 write_unlock_irqrestore(&adapter->ahw.crb_lock, flags);
1228         }
1229
1230         if (mem_ptr)
1231                 iounmap(mem_ptr);
1232
1233         return 0;
1234 }
1235
1236 static u32
1237 netxen_nic_hw_read_wx_128M(struct netxen_adapter *adapter, ulong off)
1238 {
1239         unsigned long flags;
1240         void __iomem *addr, *mem_ptr = NULL;
1241         u32 data;
1242
1243         addr = netxen_nic_map_indirect_address_128M(adapter, off, &mem_ptr);
1244         if (!addr)
1245                 return -EIO;
1246
1247         if (ADDR_IN_WINDOW1(off)) { /* Window 1 */
1248                 data = netxen_nic_io_read_128M(adapter, addr);
1249         } else {        /* Window 0 */
1250                 write_lock_irqsave(&adapter->ahw.crb_lock, flags);
1251                 netxen_nic_pci_set_crbwindow_128M(adapter, 0);
1252                 data = readl(addr);
1253                 netxen_nic_pci_set_crbwindow_128M(adapter,
1254                                 NETXEN_WINDOW_ONE);
1255                 write_unlock_irqrestore(&adapter->ahw.crb_lock, flags);
1256         }
1257
1258         if (mem_ptr)
1259                 iounmap(mem_ptr);
1260
1261         return data;
1262 }
1263
1264 static int
1265 netxen_nic_hw_write_wx_2M(struct netxen_adapter *adapter, ulong off, u32 data)
1266 {
1267         unsigned long flags;
1268         int rv;
1269         void __iomem *addr = NULL;
1270
1271         rv = netxen_nic_pci_get_crb_addr_2M(adapter, off, &addr);
1272
1273         if (rv == 0) {
1274                 writel(data, addr);
1275                 return 0;
1276         }
1277
1278         if (rv > 0) {
1279                 /* indirect access */
1280                 write_lock_irqsave(&adapter->ahw.crb_lock, flags);
1281                 crb_win_lock(adapter);
1282                 netxen_nic_pci_set_crbwindow_2M(adapter, off);
1283                 writel(data, addr);
1284                 crb_win_unlock(adapter);
1285                 write_unlock_irqrestore(&adapter->ahw.crb_lock, flags);
1286                 return 0;
1287         }
1288
1289         dev_err(&adapter->pdev->dev,
1290                         "%s: invalid offset: 0x%016lx\n", __func__, off);
1291         dump_stack();
1292         return -EIO;
1293 }
1294
1295 static u32
1296 netxen_nic_hw_read_wx_2M(struct netxen_adapter *adapter, ulong off)
1297 {
1298         unsigned long flags;
1299         int rv;
1300         u32 data;
1301         void __iomem *addr = NULL;
1302
1303         rv = netxen_nic_pci_get_crb_addr_2M(adapter, off, &addr);
1304
1305         if (rv == 0)
1306                 return readl(addr);
1307
1308         if (rv > 0) {
1309                 /* indirect access */
1310                 write_lock_irqsave(&adapter->ahw.crb_lock, flags);
1311                 crb_win_lock(adapter);
1312                 netxen_nic_pci_set_crbwindow_2M(adapter, off);
1313                 data = readl(addr);
1314                 crb_win_unlock(adapter);
1315                 write_unlock_irqrestore(&adapter->ahw.crb_lock, flags);
1316                 return data;
1317         }
1318
1319         dev_err(&adapter->pdev->dev,
1320                         "%s: invalid offset: 0x%016lx\n", __func__, off);
1321         dump_stack();
1322         return -1;
1323 }
1324
1325 /* window 1 registers only */
1326 static void netxen_nic_io_write_128M(struct netxen_adapter *adapter,
1327                 void __iomem *addr, u32 data)
1328 {
1329         read_lock(&adapter->ahw.crb_lock);
1330         writel(data, addr);
1331         read_unlock(&adapter->ahw.crb_lock);
1332 }
1333
1334 static u32 netxen_nic_io_read_128M(struct netxen_adapter *adapter,
1335                 void __iomem *addr)
1336 {
1337         u32 val;
1338
1339         read_lock(&adapter->ahw.crb_lock);
1340         val = readl(addr);
1341         read_unlock(&adapter->ahw.crb_lock);
1342
1343         return val;
1344 }
1345
1346 static void netxen_nic_io_write_2M(struct netxen_adapter *adapter,
1347                 void __iomem *addr, u32 data)
1348 {
1349         writel(data, addr);
1350 }
1351
1352 static u32 netxen_nic_io_read_2M(struct netxen_adapter *adapter,
1353                 void __iomem *addr)
1354 {
1355         return readl(addr);
1356 }
1357
1358 void __iomem *
1359 netxen_get_ioaddr(struct netxen_adapter *adapter, u32 offset)
1360 {
1361         void __iomem *addr = NULL;
1362
1363         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
1364                 if ((offset < NETXEN_CRB_PCIX_HOST2) &&
1365                                 (offset > NETXEN_CRB_PCIX_HOST))
1366                         addr = PCI_OFFSET_SECOND_RANGE(adapter, offset);
1367                 else
1368                         addr = NETXEN_CRB_NORMALIZE(adapter, offset);
1369         } else {
1370                 WARN_ON(netxen_nic_pci_get_crb_addr_2M(adapter,
1371                                         offset, &addr));
1372         }
1373
1374         return addr;
1375 }
1376
1377 static int
1378 netxen_nic_pci_set_window_128M(struct netxen_adapter *adapter,
1379                 u64 addr, u32 *start)
1380 {
1381         if (ADDR_IN_RANGE(addr, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1382                 *start = (addr - NETXEN_ADDR_OCM0  + NETXEN_PCI_OCM0);
1383                 return 0;
1384         } else if (ADDR_IN_RANGE(addr,
1385                                 NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1386                 *start = (addr - NETXEN_ADDR_OCM1 + NETXEN_PCI_OCM1);
1387                 return 0;
1388         }
1389
1390         return -EIO;
1391 }
1392
1393 static int
1394 netxen_nic_pci_set_window_2M(struct netxen_adapter *adapter,
1395                 u64 addr, u32 *start)
1396 {
1397         u32 window;
1398         struct pci_dev *pdev = adapter->pdev;
1399
1400         if ((addr & 0x00ff800) == 0xff800) {
1401                 if (printk_ratelimit())
1402                         dev_warn(&pdev->dev, "QM access not handled\n");
1403                 return -EIO;
1404         }
1405
1406         if (NX_IS_REVISION_P3P(adapter->ahw.revision_id))
1407                 window = OCM_WIN_P3P(addr);
1408         else
1409                 window = OCM_WIN(addr);
1410
1411         writel(window, adapter->ahw.ocm_win_crb);
1412         /* read back to flush */
1413         readl(adapter->ahw.ocm_win_crb);
1414
1415         adapter->ahw.ocm_win = window;
1416         *start = NETXEN_PCI_OCM0_2M + GET_MEM_OFFS_2M(addr);
1417         return 0;
1418 }
1419
1420 static int
1421 netxen_nic_pci_mem_access_direct(struct netxen_adapter *adapter, u64 off,
1422                 u64 *data, int op)
1423 {
1424         void __iomem *addr, *mem_ptr = NULL;
1425         resource_size_t mem_base;
1426         int ret = -EIO;
1427         u32 start;
1428
1429         spin_lock(&adapter->ahw.mem_lock);
1430
1431         ret = adapter->pci_set_window(adapter, off, &start);
1432         if (ret != 0)
1433                 goto unlock;
1434
1435         addr = pci_base_offset(adapter, start);
1436         if (addr)
1437                 goto noremap;
1438
1439         mem_base = pci_resource_start(adapter->pdev, 0) + (start & PAGE_MASK);
1440
1441         mem_ptr = ioremap(mem_base, PAGE_SIZE);
1442         if (mem_ptr == NULL) {
1443                 ret = -EIO;
1444                 goto unlock;
1445         }
1446
1447         addr = mem_ptr + (start & (PAGE_SIZE - 1));
1448
1449 noremap:
1450         if (op == 0)    /* read */
1451                 *data = readq(addr);
1452         else            /* write */
1453                 writeq(*data, addr);
1454
1455 unlock:
1456         spin_unlock(&adapter->ahw.mem_lock);
1457
1458         if (mem_ptr)
1459                 iounmap(mem_ptr);
1460         return ret;
1461 }
1462
1463 #define MAX_CTL_CHECK   1000
1464
1465 static int
1466 netxen_nic_pci_mem_write_128M(struct netxen_adapter *adapter,
1467                 u64 off, u64 data)
1468 {
1469         int j, ret;
1470         u32 temp, off_lo, off_hi, addr_hi, data_hi, data_lo;
1471         void __iomem *mem_crb;
1472
1473         /* Only 64-bit aligned access */
1474         if (off & 7)
1475                 return -EIO;
1476
1477         /* P2 has different SIU and MIU test agent base addr */
1478         if (ADDR_IN_RANGE(off, NETXEN_ADDR_QDR_NET,
1479                                 NETXEN_ADDR_QDR_NET_MAX_P2)) {
1480                 mem_crb = pci_base_offset(adapter,
1481                                 NETXEN_CRB_QDR_NET+SIU_TEST_AGT_BASE);
1482                 addr_hi = SIU_TEST_AGT_ADDR_HI;
1483                 data_lo = SIU_TEST_AGT_WRDATA_LO;
1484                 data_hi = SIU_TEST_AGT_WRDATA_HI;
1485                 off_lo = off & SIU_TEST_AGT_ADDR_MASK;
1486                 off_hi = SIU_TEST_AGT_UPPER_ADDR(off);
1487                 goto correct;
1488         }
1489
1490         if (ADDR_IN_RANGE(off, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1491                 mem_crb = pci_base_offset(adapter,
1492                                 NETXEN_CRB_DDR_NET+MIU_TEST_AGT_BASE);
1493                 addr_hi = MIU_TEST_AGT_ADDR_HI;
1494                 data_lo = MIU_TEST_AGT_WRDATA_LO;
1495                 data_hi = MIU_TEST_AGT_WRDATA_HI;
1496                 off_lo = off & MIU_TEST_AGT_ADDR_MASK;
1497                 off_hi = 0;
1498                 goto correct;
1499         }
1500
1501         if (ADDR_IN_RANGE(off, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX) ||
1502                 ADDR_IN_RANGE(off, NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1503                 if (adapter->ahw.pci_len0 != 0) {
1504                         return netxen_nic_pci_mem_access_direct(adapter,
1505                                         off, &data, 1);
1506                 }
1507         }
1508
1509         return -EIO;
1510
1511 correct:
1512         spin_lock(&adapter->ahw.mem_lock);
1513         netxen_nic_pci_set_crbwindow_128M(adapter, 0);
1514
1515         writel(off_lo, (mem_crb + MIU_TEST_AGT_ADDR_LO));
1516         writel(off_hi, (mem_crb + addr_hi));
1517         writel(data & 0xffffffff, (mem_crb + data_lo));
1518         writel((data >> 32) & 0xffffffff, (mem_crb + data_hi));
1519         writel((TA_CTL_ENABLE | TA_CTL_WRITE), (mem_crb + TEST_AGT_CTRL));
1520         writel((TA_CTL_START | TA_CTL_ENABLE | TA_CTL_WRITE),
1521                         (mem_crb + TEST_AGT_CTRL));
1522
1523         for (j = 0; j < MAX_CTL_CHECK; j++) {
1524                 temp = readl((mem_crb + TEST_AGT_CTRL));
1525                 if ((temp & TA_CTL_BUSY) == 0)
1526                         break;
1527         }
1528
1529         if (j >= MAX_CTL_CHECK) {
1530                 if (printk_ratelimit())
1531                         dev_err(&adapter->pdev->dev,
1532                                         "failed to write through agent\n");
1533                 ret = -EIO;
1534         } else
1535                 ret = 0;
1536
1537         netxen_nic_pci_set_crbwindow_128M(adapter, NETXEN_WINDOW_ONE);
1538         spin_unlock(&adapter->ahw.mem_lock);
1539         return ret;
1540 }
1541
1542 static int
1543 netxen_nic_pci_mem_read_128M(struct netxen_adapter *adapter,
1544                 u64 off, u64 *data)
1545 {
1546         int j, ret;
1547         u32 temp, off_lo, off_hi, addr_hi, data_hi, data_lo;
1548         u64 val;
1549         void __iomem *mem_crb;
1550
1551         /* Only 64-bit aligned access */
1552         if (off & 7)
1553                 return -EIO;
1554
1555         /* P2 has different SIU and MIU test agent base addr */
1556         if (ADDR_IN_RANGE(off, NETXEN_ADDR_QDR_NET,
1557                                 NETXEN_ADDR_QDR_NET_MAX_P2)) {
1558                 mem_crb = pci_base_offset(adapter,
1559                                 NETXEN_CRB_QDR_NET+SIU_TEST_AGT_BASE);
1560                 addr_hi = SIU_TEST_AGT_ADDR_HI;
1561                 data_lo = SIU_TEST_AGT_RDDATA_LO;
1562                 data_hi = SIU_TEST_AGT_RDDATA_HI;
1563                 off_lo = off & SIU_TEST_AGT_ADDR_MASK;
1564                 off_hi = SIU_TEST_AGT_UPPER_ADDR(off);
1565                 goto correct;
1566         }
1567
1568         if (ADDR_IN_RANGE(off, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1569                 mem_crb = pci_base_offset(adapter,
1570                                 NETXEN_CRB_DDR_NET+MIU_TEST_AGT_BASE);
1571                 addr_hi = MIU_TEST_AGT_ADDR_HI;
1572                 data_lo = MIU_TEST_AGT_RDDATA_LO;
1573                 data_hi = MIU_TEST_AGT_RDDATA_HI;
1574                 off_lo = off & MIU_TEST_AGT_ADDR_MASK;
1575                 off_hi = 0;
1576                 goto correct;
1577         }
1578
1579         if (ADDR_IN_RANGE(off, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX) ||
1580                 ADDR_IN_RANGE(off, NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1581                 if (adapter->ahw.pci_len0 != 0) {
1582                         return netxen_nic_pci_mem_access_direct(adapter,
1583                                         off, data, 0);
1584                 }
1585         }
1586
1587         return -EIO;
1588
1589 correct:
1590         spin_lock(&adapter->ahw.mem_lock);
1591         netxen_nic_pci_set_crbwindow_128M(adapter, 0);
1592
1593         writel(off_lo, (mem_crb + MIU_TEST_AGT_ADDR_LO));
1594         writel(off_hi, (mem_crb + addr_hi));
1595         writel(TA_CTL_ENABLE, (mem_crb + TEST_AGT_CTRL));
1596         writel((TA_CTL_START|TA_CTL_ENABLE), (mem_crb + TEST_AGT_CTRL));
1597
1598         for (j = 0; j < MAX_CTL_CHECK; j++) {
1599                 temp = readl(mem_crb + TEST_AGT_CTRL);
1600                 if ((temp & TA_CTL_BUSY) == 0)
1601                         break;
1602         }
1603
1604         if (j >= MAX_CTL_CHECK) {
1605                 if (printk_ratelimit())
1606                         dev_err(&adapter->pdev->dev,
1607                                         "failed to read through agent\n");
1608                 ret = -EIO;
1609         } else {
1610
1611                 temp = readl(mem_crb + data_hi);
1612                 val = ((u64)temp << 32);
1613                 val |= readl(mem_crb + data_lo);
1614                 *data = val;
1615                 ret = 0;
1616         }
1617
1618         netxen_nic_pci_set_crbwindow_128M(adapter, NETXEN_WINDOW_ONE);
1619         spin_unlock(&adapter->ahw.mem_lock);
1620
1621         return ret;
1622 }
1623
1624 static int
1625 netxen_nic_pci_mem_write_2M(struct netxen_adapter *adapter,
1626                 u64 off, u64 data)
1627 {
1628         int i, j, ret;
1629         u32 temp, off8;
1630         u64 stride;
1631         void __iomem *mem_crb;
1632
1633         /* Only 64-bit aligned access */
1634         if (off & 7)
1635                 return -EIO;
1636
1637         /* P3 onward, test agent base for MIU and SIU is same */
1638         if (ADDR_IN_RANGE(off, NETXEN_ADDR_QDR_NET,
1639                                 NETXEN_ADDR_QDR_NET_MAX_P3)) {
1640                 mem_crb = netxen_get_ioaddr(adapter,
1641                                 NETXEN_CRB_QDR_NET+MIU_TEST_AGT_BASE);
1642                 goto correct;
1643         }
1644
1645         if (ADDR_IN_RANGE(off, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1646                 mem_crb = netxen_get_ioaddr(adapter,
1647                                 NETXEN_CRB_DDR_NET+MIU_TEST_AGT_BASE);
1648                 goto correct;
1649         }
1650
1651         if (ADDR_IN_RANGE(off, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX))
1652                 return netxen_nic_pci_mem_access_direct(adapter, off, &data, 1);
1653
1654         return -EIO;
1655
1656 correct:
1657         stride = NX_IS_REVISION_P3P(adapter->ahw.revision_id) ? 16 : 8;
1658
1659         off8 = off & ~(stride-1);
1660
1661         spin_lock(&adapter->ahw.mem_lock);
1662
1663         writel(off8, (mem_crb + MIU_TEST_AGT_ADDR_LO));
1664         writel(0, (mem_crb + MIU_TEST_AGT_ADDR_HI));
1665
1666         i = 0;
1667         if (stride == 16) {
1668                 writel(TA_CTL_ENABLE, (mem_crb + TEST_AGT_CTRL));
1669                 writel((TA_CTL_START | TA_CTL_ENABLE),
1670                                 (mem_crb + TEST_AGT_CTRL));
1671
1672                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1673                         temp = readl(mem_crb + TEST_AGT_CTRL);
1674                         if ((temp & TA_CTL_BUSY) == 0)
1675                                 break;
1676                 }
1677
1678                 if (j >= MAX_CTL_CHECK) {
1679                         ret = -EIO;
1680                         goto done;
1681                 }
1682
1683                 i = (off & 0xf) ? 0 : 2;
1684                 writel(readl(mem_crb + MIU_TEST_AGT_RDDATA(i)),
1685                                 mem_crb + MIU_TEST_AGT_WRDATA(i));
1686                 writel(readl(mem_crb + MIU_TEST_AGT_RDDATA(i+1)),
1687                                 mem_crb + MIU_TEST_AGT_WRDATA(i+1));
1688                 i = (off & 0xf) ? 2 : 0;
1689         }
1690
1691         writel(data & 0xffffffff,
1692                         mem_crb + MIU_TEST_AGT_WRDATA(i));
1693         writel((data >> 32) & 0xffffffff,
1694                         mem_crb + MIU_TEST_AGT_WRDATA(i+1));
1695
1696         writel((TA_CTL_ENABLE | TA_CTL_WRITE), (mem_crb + TEST_AGT_CTRL));
1697         writel((TA_CTL_START | TA_CTL_ENABLE | TA_CTL_WRITE),
1698                         (mem_crb + TEST_AGT_CTRL));
1699
1700         for (j = 0; j < MAX_CTL_CHECK; j++) {
1701                 temp = readl(mem_crb + TEST_AGT_CTRL);
1702                 if ((temp & TA_CTL_BUSY) == 0)
1703                         break;
1704         }
1705
1706         if (j >= MAX_CTL_CHECK) {
1707                 if (printk_ratelimit())
1708                         dev_err(&adapter->pdev->dev,
1709                                         "failed to write through agent\n");
1710                 ret = -EIO;
1711         } else
1712                 ret = 0;
1713
1714 done:
1715         spin_unlock(&adapter->ahw.mem_lock);
1716
1717         return ret;
1718 }
1719
1720 static int
1721 netxen_nic_pci_mem_read_2M(struct netxen_adapter *adapter,
1722                 u64 off, u64 *data)
1723 {
1724         int j, ret;
1725         u32 temp, off8;
1726         u64 val, stride;
1727         void __iomem *mem_crb;
1728
1729         /* Only 64-bit aligned access */
1730         if (off & 7)
1731                 return -EIO;
1732
1733         /* P3 onward, test agent base for MIU and SIU is same */
1734         if (ADDR_IN_RANGE(off, NETXEN_ADDR_QDR_NET,
1735                                 NETXEN_ADDR_QDR_NET_MAX_P3)) {
1736                 mem_crb = netxen_get_ioaddr(adapter,
1737                                 NETXEN_CRB_QDR_NET+MIU_TEST_AGT_BASE);
1738                 goto correct;
1739         }
1740
1741         if (ADDR_IN_RANGE(off, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1742                 mem_crb = netxen_get_ioaddr(adapter,
1743                                 NETXEN_CRB_DDR_NET+MIU_TEST_AGT_BASE);
1744                 goto correct;
1745         }
1746
1747         if (ADDR_IN_RANGE(off, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1748                 return netxen_nic_pci_mem_access_direct(adapter,
1749                                 off, data, 0);
1750         }
1751
1752         return -EIO;
1753
1754 correct:
1755         stride = NX_IS_REVISION_P3P(adapter->ahw.revision_id) ? 16 : 8;
1756
1757         off8 = off & ~(stride-1);
1758
1759         spin_lock(&adapter->ahw.mem_lock);
1760
1761         writel(off8, (mem_crb + MIU_TEST_AGT_ADDR_LO));
1762         writel(0, (mem_crb + MIU_TEST_AGT_ADDR_HI));
1763         writel(TA_CTL_ENABLE, (mem_crb + TEST_AGT_CTRL));
1764         writel((TA_CTL_START | TA_CTL_ENABLE), (mem_crb + TEST_AGT_CTRL));
1765
1766         for (j = 0; j < MAX_CTL_CHECK; j++) {
1767                 temp = readl(mem_crb + TEST_AGT_CTRL);
1768                 if ((temp & TA_CTL_BUSY) == 0)
1769                         break;
1770         }
1771
1772         if (j >= MAX_CTL_CHECK) {
1773                 if (printk_ratelimit())
1774                         dev_err(&adapter->pdev->dev,
1775                                         "failed to read through agent\n");
1776                 ret = -EIO;
1777         } else {
1778                 off8 = MIU_TEST_AGT_RDDATA_LO;
1779                 if ((stride == 16) && (off & 0xf))
1780                         off8 = MIU_TEST_AGT_RDDATA_UPPER_LO;
1781
1782                 temp = readl(mem_crb + off8 + 4);
1783                 val = (u64)temp << 32;
1784                 val |= readl(mem_crb + off8);
1785                 *data = val;
1786                 ret = 0;
1787         }
1788
1789         spin_unlock(&adapter->ahw.mem_lock);
1790
1791         return ret;
1792 }
1793
1794 void
1795 netxen_setup_hwops(struct netxen_adapter *adapter)
1796 {
1797         adapter->init_port = netxen_niu_xg_init_port;
1798         adapter->stop_port = netxen_niu_disable_xg_port;
1799
1800         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
1801                 adapter->crb_read = netxen_nic_hw_read_wx_128M,
1802                 adapter->crb_write = netxen_nic_hw_write_wx_128M,
1803                 adapter->pci_set_window = netxen_nic_pci_set_window_128M,
1804                 adapter->pci_mem_read = netxen_nic_pci_mem_read_128M,
1805                 adapter->pci_mem_write = netxen_nic_pci_mem_write_128M,
1806                 adapter->io_read = netxen_nic_io_read_128M,
1807                 adapter->io_write = netxen_nic_io_write_128M,
1808
1809                 adapter->macaddr_set = netxen_p2_nic_set_mac_addr;
1810                 adapter->set_multi = netxen_p2_nic_set_multi;
1811                 adapter->set_mtu = netxen_nic_set_mtu_xgb;
1812                 adapter->set_promisc = netxen_p2_nic_set_promisc;
1813
1814         } else {
1815                 adapter->crb_read = netxen_nic_hw_read_wx_2M,
1816                 adapter->crb_write = netxen_nic_hw_write_wx_2M,
1817                 adapter->pci_set_window = netxen_nic_pci_set_window_2M,
1818                 adapter->pci_mem_read = netxen_nic_pci_mem_read_2M,
1819                 adapter->pci_mem_write = netxen_nic_pci_mem_write_2M,
1820                 adapter->io_read = netxen_nic_io_read_2M,
1821                 adapter->io_write = netxen_nic_io_write_2M,
1822
1823                 adapter->set_mtu = nx_fw_cmd_set_mtu;
1824                 adapter->set_promisc = netxen_p3_nic_set_promisc;
1825                 adapter->macaddr_set = netxen_p3_nic_set_mac_addr;
1826                 adapter->set_multi = netxen_p3_nic_set_multi;
1827
1828                 adapter->phy_read = nx_fw_cmd_query_phy;
1829                 adapter->phy_write = nx_fw_cmd_set_phy;
1830         }
1831 }
1832
1833 int netxen_nic_get_board_info(struct netxen_adapter *adapter)
1834 {
1835         int offset, board_type, magic;
1836         struct pci_dev *pdev = adapter->pdev;
1837
1838         offset = NX_FW_MAGIC_OFFSET;
1839         if (netxen_rom_fast_read(adapter, offset, &magic))
1840                 return -EIO;
1841
1842         if (magic != NETXEN_BDINFO_MAGIC) {
1843                 dev_err(&pdev->dev, "invalid board config, magic=%08x\n",
1844                         magic);
1845                 return -EIO;
1846         }
1847
1848         offset = NX_BRDTYPE_OFFSET;
1849         if (netxen_rom_fast_read(adapter, offset, &board_type))
1850                 return -EIO;
1851
1852         adapter->ahw.board_type = board_type;
1853
1854         if (board_type == NETXEN_BRDTYPE_P3_4_GB_MM) {
1855                 u32 gpio = NXRD32(adapter, NETXEN_ROMUSB_GLB_PAD_GPIO_I);
1856                 if ((gpio & 0x8000) == 0)
1857                         board_type = NETXEN_BRDTYPE_P3_10G_TP;
1858         }
1859
1860         switch (board_type) {
1861         case NETXEN_BRDTYPE_P2_SB35_4G:
1862                 adapter->ahw.port_type = NETXEN_NIC_GBE;
1863                 break;
1864         case NETXEN_BRDTYPE_P2_SB31_10G:
1865         case NETXEN_BRDTYPE_P2_SB31_10G_IMEZ:
1866         case NETXEN_BRDTYPE_P2_SB31_10G_HMEZ:
1867         case NETXEN_BRDTYPE_P2_SB31_10G_CX4:
1868         case NETXEN_BRDTYPE_P3_HMEZ:
1869         case NETXEN_BRDTYPE_P3_XG_LOM:
1870         case NETXEN_BRDTYPE_P3_10G_CX4:
1871         case NETXEN_BRDTYPE_P3_10G_CX4_LP:
1872         case NETXEN_BRDTYPE_P3_IMEZ:
1873         case NETXEN_BRDTYPE_P3_10G_SFP_PLUS:
1874         case NETXEN_BRDTYPE_P3_10G_SFP_CT:
1875         case NETXEN_BRDTYPE_P3_10G_SFP_QT:
1876         case NETXEN_BRDTYPE_P3_10G_XFP:
1877         case NETXEN_BRDTYPE_P3_10000_BASE_T:
1878                 adapter->ahw.port_type = NETXEN_NIC_XGBE;
1879                 break;
1880         case NETXEN_BRDTYPE_P1_BD:
1881         case NETXEN_BRDTYPE_P1_SB:
1882         case NETXEN_BRDTYPE_P1_SMAX:
1883         case NETXEN_BRDTYPE_P1_SOCK:
1884         case NETXEN_BRDTYPE_P3_REF_QG:
1885         case NETXEN_BRDTYPE_P3_4_GB:
1886         case NETXEN_BRDTYPE_P3_4_GB_MM:
1887                 adapter->ahw.port_type = NETXEN_NIC_GBE;
1888                 break;
1889         case NETXEN_BRDTYPE_P3_10G_TP:
1890                 adapter->ahw.port_type = (adapter->portnum < 2) ?
1891                         NETXEN_NIC_XGBE : NETXEN_NIC_GBE;
1892                 break;
1893         default:
1894                 dev_err(&pdev->dev, "unknown board type %x\n", board_type);
1895                 adapter->ahw.port_type = NETXEN_NIC_XGBE;
1896                 break;
1897         }
1898
1899         return 0;
1900 }
1901
1902 /* NIU access sections */
1903
1904 int netxen_nic_set_mtu_gb(struct netxen_adapter *adapter, int new_mtu)
1905 {
1906         new_mtu += MTU_FUDGE_FACTOR;
1907         NXWR32(adapter, NETXEN_NIU_GB_MAX_FRAME_SIZE(adapter->physical_port),
1908                 new_mtu);
1909         return 0;
1910 }
1911
1912 int netxen_nic_set_mtu_xgb(struct netxen_adapter *adapter, int new_mtu)
1913 {
1914         new_mtu += MTU_FUDGE_FACTOR;
1915         if (adapter->physical_port == 0)
1916                 NXWR32(adapter, NETXEN_NIU_XGE_MAX_FRAME_SIZE, new_mtu);
1917         else
1918                 NXWR32(adapter, NETXEN_NIU_XG1_MAX_FRAME_SIZE, new_mtu);
1919         return 0;
1920 }
1921
1922 void netxen_nic_set_link_parameters(struct netxen_adapter *adapter)
1923 {
1924         __u32 status;
1925         __u32 autoneg;
1926         __u32 port_mode;
1927
1928         if (!netif_carrier_ok(adapter->netdev)) {
1929                 adapter->link_speed   = 0;
1930                 adapter->link_duplex  = -1;
1931                 adapter->link_autoneg = AUTONEG_ENABLE;
1932                 return;
1933         }
1934
1935         if (adapter->ahw.port_type == NETXEN_NIC_GBE) {
1936                 port_mode = NXRD32(adapter, NETXEN_PORT_MODE_ADDR);
1937                 if (port_mode == NETXEN_PORT_MODE_802_3_AP) {
1938                         adapter->link_speed   = SPEED_1000;
1939                         adapter->link_duplex  = DUPLEX_FULL;
1940                         adapter->link_autoneg = AUTONEG_DISABLE;
1941                         return;
1942                 }
1943
1944                 if (adapter->phy_read &&
1945                     adapter->phy_read(adapter,
1946                                       NETXEN_NIU_GB_MII_MGMT_ADDR_PHY_STATUS,
1947                                       &status) == 0) {
1948                         if (netxen_get_phy_link(status)) {
1949                                 switch (netxen_get_phy_speed(status)) {
1950                                 case 0:
1951                                         adapter->link_speed = SPEED_10;
1952                                         break;
1953                                 case 1:
1954                                         adapter->link_speed = SPEED_100;
1955                                         break;
1956                                 case 2:
1957                                         adapter->link_speed = SPEED_1000;
1958                                         break;
1959                                 default:
1960                                         adapter->link_speed = 0;
1961                                         break;
1962                                 }
1963                                 switch (netxen_get_phy_duplex(status)) {
1964                                 case 0:
1965                                         adapter->link_duplex = DUPLEX_HALF;
1966                                         break;
1967                                 case 1:
1968                                         adapter->link_duplex = DUPLEX_FULL;
1969                                         break;
1970                                 default:
1971                                         adapter->link_duplex = -1;
1972                                         break;
1973                                 }
1974                                 if (adapter->phy_read &&
1975                                     adapter->phy_read(adapter,
1976                                                       NETXEN_NIU_GB_MII_MGMT_ADDR_AUTONEG,
1977                                                       &autoneg) != 0)
1978                                         adapter->link_autoneg = autoneg;
1979                         } else
1980                                 goto link_down;
1981                 } else {
1982                       link_down:
1983                         adapter->link_speed = 0;
1984                         adapter->link_duplex = -1;
1985                 }
1986         }
1987 }
1988
1989 int
1990 netxen_nic_wol_supported(struct netxen_adapter *adapter)
1991 {
1992         u32 wol_cfg;
1993
1994         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
1995                 return 0;
1996
1997         wol_cfg = NXRD32(adapter, NETXEN_WOL_CONFIG_NV);
1998         if (wol_cfg & (1UL << adapter->portnum)) {
1999                 wol_cfg = NXRD32(adapter, NETXEN_WOL_CONFIG);
2000                 if (wol_cfg & (1 << adapter->portnum))
2001                         return 1;
2002         }
2003
2004         return 0;
2005 }