Pileus Git - ~andy/linux/blob - drivers/net/ethernet/mellanox/mlx4/mlx4_en.h

   1 /*
   2  * Copyright (c) 2007 Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  *
  32  */
  33
  34 #ifndef _MLX4_EN_H_
  35 #define _MLX4_EN_H_
  36
  37 #include <linux/bitops.h>
  38 #include <linux/compiler.h>
  39 #include <linux/list.h>
  40 #include <linux/mutex.h>
  41 #include <linux/netdevice.h>
  42 #include <linux/if_vlan.h>
  43 #include <linux/net_tstamp.h>
  44 #ifdef CONFIG_MLX4_EN_DCB
  45 #include <linux/dcbnl.h>
  46 #endif
  47 #include <linux/cpu_rmap.h>
  48
  49 #include <linux/mlx4/device.h>
  50 #include <linux/mlx4/qp.h>
  51 #include <linux/mlx4/cq.h>
  52 #include <linux/mlx4/srq.h>
  53 #include <linux/mlx4/doorbell.h>
  54 #include <linux/mlx4/cmd.h>
  55
  56 #include "en_port.h"
  57
  58 #define DRV_NAME        "mlx4_en"
  59 #define DRV_VERSION     "2.0"
  60 #define DRV_RELDATE     "Dec 2011"
  61
  62 #define MLX4_EN_MSG_LEVEL       (NETIF_MSG_LINK | NETIF_MSG_IFDOWN)
  63
  64 /*
  65  * Device constants
  66  */
  67
  68
  69 #define MLX4_EN_PAGE_SHIFT      12
  70 #define MLX4_EN_PAGE_SIZE       (1 << MLX4_EN_PAGE_SHIFT)
  71 #define DEF_RX_RINGS            16
  72 #define MAX_RX_RINGS            128
  73 #define MIN_RX_RINGS            4
  74 #define TXBB_SIZE               64
  75 #define HEADROOM                (2048 / TXBB_SIZE + 1)
  76 #define STAMP_STRIDE            64
  77 #define STAMP_DWORDS            (STAMP_STRIDE / 4)
  78 #define STAMP_SHIFT             31
  79 #define STAMP_VAL               0x7fffffff
  80 #define STATS_DELAY             (HZ / 4)
  81 #define SERVICE_TASK_DELAY      (HZ / 4)
  82 #define MAX_NUM_OF_FS_RULES     256
  83
  84 #define MLX4_EN_FILTER_HASH_SHIFT 4
  85 #define MLX4_EN_FILTER_EXPIRY_QUOTA 60
  86
  87 /* Typical TSO descriptor with 16 gather entries is 352 bytes... */
  88 #define MAX_DESC_SIZE           512
  89 #define MAX_DESC_TXBBS          (MAX_DESC_SIZE / TXBB_SIZE)
  90
  91 /*
  92  * OS related constants and tunables
  93  */
  94
  95 #define MLX4_EN_WATCHDOG_TIMEOUT        (15 * HZ)
  96
  97 /* Use the maximum between 16384 and a single page */
  98 #define MLX4_EN_ALLOC_SIZE      PAGE_ALIGN(16384)
  99 #define MLX4_EN_ALLOC_ORDER     get_order(MLX4_EN_ALLOC_SIZE)
 100
 101 /* Receive fragment sizes; we use at most 3 fragments (for 9600 byte MTU
 102  * and 4K allocations) */
 103 enum {
 104         FRAG_SZ0 = 1536 - NET_IP_ALIGN,
 105         FRAG_SZ1 = 4096,
 106         FRAG_SZ2 = 4096,
 107         FRAG_SZ3 = MLX4_EN_ALLOC_SIZE
 108 };
 109 #define MLX4_EN_MAX_RX_FRAGS    4
 110
 111 /* Maximum ring sizes */
 112 #define MLX4_EN_MAX_TX_SIZE     8192
 113 #define MLX4_EN_MAX_RX_SIZE     8192
 114
 115 /* Minimum ring size for our page-allocation scheme to work */
 116 #define MLX4_EN_MIN_RX_SIZE     (MLX4_EN_ALLOC_SIZE / SMP_CACHE_BYTES)
 117 #define MLX4_EN_MIN_TX_SIZE     (4096 / TXBB_SIZE)
 118
 119 #define MLX4_EN_SMALL_PKT_SIZE          64
 120 #define MLX4_EN_MAX_TX_RING_P_UP        32
 121 #define MLX4_EN_NUM_UP                  8
 122 #define MLX4_EN_DEF_TX_RING_SIZE        512
 123 #define MLX4_EN_DEF_RX_RING_SIZE        1024
 124 #define MAX_TX_RINGS                    (MLX4_EN_MAX_TX_RING_P_UP * \
 125                                          MLX4_EN_NUM_UP)
 126
 127 /* Target number of packets to coalesce with interrupt moderation */
 128 #define MLX4_EN_RX_COAL_TARGET  44
 129 #define MLX4_EN_RX_COAL_TIME    0x10
 130
 131 #define MLX4_EN_TX_COAL_PKTS    16
 132 #define MLX4_EN_TX_COAL_TIME    0x10
 133
 134 #define MLX4_EN_RX_RATE_LOW             400000
 135 #define MLX4_EN_RX_COAL_TIME_LOW        0
 136 #define MLX4_EN_RX_RATE_HIGH            450000
 137 #define MLX4_EN_RX_COAL_TIME_HIGH       128
 138 #define MLX4_EN_RX_SIZE_THRESH          1024
 139 #define MLX4_EN_RX_RATE_THRESH          (1000000 / MLX4_EN_RX_COAL_TIME_HIGH)
 140 #define MLX4_EN_SAMPLE_INTERVAL         0
 141 #define MLX4_EN_AVG_PKT_SMALL           256
 142
 143 #define MLX4_EN_AUTO_CONF       0xffff
 144
 145 #define MLX4_EN_DEF_RX_PAUSE    1
 146 #define MLX4_EN_DEF_TX_PAUSE    1
 147
 148 /* Interval between successive polls in the Tx routine when polling is used
 149    instead of interrupts (in per-core Tx rings) - should be power of 2 */
 150 #define MLX4_EN_TX_POLL_MODER   16
 151 #define MLX4_EN_TX_POLL_TIMEOUT (HZ / 4)
 152
 153 #define ETH_LLC_SNAP_SIZE       8
 154
 155 #define SMALL_PACKET_SIZE      (256 - NET_IP_ALIGN)
 156 #define HEADER_COPY_SIZE       (128 - NET_IP_ALIGN)
 157 #define MLX4_LOOPBACK_TEST_PAYLOAD (HEADER_COPY_SIZE - ETH_HLEN)
 158
 159 #define MLX4_EN_MIN_MTU         46
 160 #define ETH_BCAST               0xffffffffffffULL
 161
 162 #define MLX4_EN_LOOPBACK_RETRIES        5
 163 #define MLX4_EN_LOOPBACK_TIMEOUT        100
 164
 165 #ifdef MLX4_EN_PERF_STAT
 166 /* Number of samples to 'average' */
 167 #define AVG_SIZE                        128
 168 #define AVG_FACTOR                      1024
 169 #define NUM_PERF_STATS                  NUM_PERF_COUNTERS
 170
 171 #define INC_PERF_COUNTER(cnt)           (++(cnt))
 172 #define ADD_PERF_COUNTER(cnt, add)      ((cnt) += (add))
 173 #define AVG_PERF_COUNTER(cnt, sample) \
 174         ((cnt) = ((cnt) * (AVG_SIZE - 1) + (sample) * AVG_FACTOR) / AVG_SIZE)
 175 #define GET_PERF_COUNTER(cnt)           (cnt)
 176 #define GET_AVG_PERF_COUNTER(cnt)       ((cnt) / AVG_FACTOR)
 177
 178 #else
 179
 180 #define NUM_PERF_STATS                  0
 181 #define INC_PERF_COUNTER(cnt)           do {} while (0)
 182 #define ADD_PERF_COUNTER(cnt, add)      do {} while (0)
 183 #define AVG_PERF_COUNTER(cnt, sample)   do {} while (0)
 184 #define GET_PERF_COUNTER(cnt)           (0)
 185 #define GET_AVG_PERF_COUNTER(cnt)       (0)
 186 #endif /* MLX4_EN_PERF_STAT */
 187
 188 /*
 189  * Configurables
 190  */
 191
 192 enum cq_type {
 193         RX = 0,
 194         TX = 1,
 195 };
 196
 197
 198 /*
 199  * Useful macros
 200  */
 201 #define ROUNDUP_LOG2(x)         ilog2(roundup_pow_of_two(x))
 202 #define XNOR(x, y)              (!(x) == !(y))
 203
 204
 205 struct mlx4_en_tx_info {
 206         struct sk_buff *skb;
 207         u32 nr_txbb;
 208         u32 nr_bytes;
 209         u8 linear;
 210         u8 data_offset;
 211         u8 inl;
 212         u8 ts_requested;
 213 };
 214
 215
 216 #define MLX4_EN_BIT_DESC_OWN    0x80000000
 217 #define CTRL_SIZE       sizeof(struct mlx4_wqe_ctrl_seg)
 218 #define MLX4_EN_MEMTYPE_PAD     0x100
 219 #define DS_SIZE         sizeof(struct mlx4_wqe_data_seg)
 220
 221
 222 struct mlx4_en_tx_desc {
 223         struct mlx4_wqe_ctrl_seg ctrl;
 224         union {
 225                 struct mlx4_wqe_data_seg data; /* at least one data segment */
 226                 struct mlx4_wqe_lso_seg lso;
 227                 struct mlx4_wqe_inline_seg inl;
 228         };
 229 };
 230
 231 #define MLX4_EN_USE_SRQ         0x01000000
 232
 233 #define MLX4_EN_CX3_LOW_ID      0x1000
 234 #define MLX4_EN_CX3_HIGH_ID     0x1005
 235
 236 struct mlx4_en_rx_alloc {
 237         struct page *page;
 238         dma_addr_t dma;
 239         u16 offset;
 240 };
 241
 242 struct mlx4_en_tx_ring {
 243         struct mlx4_hwq_resources wqres;
 244         u32 size ; /* number of TXBBs */
 245         u32 size_mask;
 246         u16 stride;
 247         u16 cqn;        /* index of port CQ associated with this ring */
 248         u32 prod;
 249         u32 cons;
 250         u32 buf_size;
 251         u32 doorbell_qpn;
 252         void *buf;
 253         u16 poll_cnt;
 254         struct mlx4_en_tx_info *tx_info;
 255         u8 *bounce_buf;
 256         u32 last_nr_txbb;
 257         struct mlx4_qp qp;
 258         struct mlx4_qp_context context;
 259         int qpn;
 260         enum mlx4_qp_state qp_state;
 261         struct mlx4_srq dummy;
 262         unsigned long bytes;
 263         unsigned long packets;
 264         unsigned long tx_csum;
 265         struct mlx4_bf bf;
 266         bool bf_enabled;
 267         struct netdev_queue *tx_queue;
 268         int hwtstamp_tx_type;
 269 };
 270
 271 struct mlx4_en_rx_desc {
 272         /* actual number of entries depends on rx ring stride */
 273         struct mlx4_wqe_data_seg data[0];
 274 };
 275
 276 struct mlx4_en_rx_ring {
 277         struct mlx4_hwq_resources wqres;
 278         struct mlx4_en_rx_alloc page_alloc[MLX4_EN_MAX_RX_FRAGS];
 279         u32 size ;      /* number of Rx descs*/
 280         u32 actual_size;
 281         u32 size_mask;
 282         u16 stride;
 283         u16 log_stride;
 284         u16 cqn;        /* index of port CQ associated with this ring */
 285         u32 prod;
 286         u32 cons;
 287         u32 buf_size;
 288         u8  fcs_del;
 289         void *buf;
 290         void *rx_info;
 291         unsigned long bytes;
 292         unsigned long packets;
 293         unsigned long csum_ok;
 294         unsigned long csum_none;
 295         int hwtstamp_rx_filter;
 296 };
 297
 298 struct mlx4_en_cq {
 299         struct mlx4_cq          mcq;
 300         struct mlx4_hwq_resources wqres;
 301         int                     ring;
 302         spinlock_t              lock;
 303         struct net_device      *dev;
 304         struct napi_struct      napi;
 305         int size;
 306         int buf_size;
 307         unsigned vector;
 308         enum cq_type is_tx;
 309         u16 moder_time;
 310         u16 moder_cnt;
 311         struct mlx4_cqe *buf;
 312 #define MLX4_EN_OPCODE_ERROR    0x1e
 313
 314 #ifdef CONFIG_NET_LL_RX_POLL
 315         unsigned int state;
 316 #define MLX4_EN_CQ_STATE_IDLE        0
 317 #define MLX4_EN_CQ_STATE_NAPI     1    /* NAPI owns this CQ */
 318 #define MLX4_EN_CQ_STATE_POLL     2    /* poll owns this CQ */
 319 #define MLX4_CQ_LOCKED (MLX4_EN_CQ_STATE_NAPI | MLX4_EN_CQ_STATE_POLL)
 320 #define MLX4_EN_CQ_STATE_NAPI_YIELD  4    /* NAPI yielded this CQ */
 321 #define MLX4_EN_CQ_STATE_POLL_YIELD  8    /* poll yielded this CQ */
 322 #define CQ_YIELD (MLX4_EN_CQ_STATE_NAPI_YIELD | MLX4_EN_CQ_STATE_POLL_YIELD)
 323 #define CQ_USER_PEND (MLX4_EN_CQ_STATE_POLL | MLX4_EN_CQ_STATE_POLL_YIELD)
 324         spinlock_t poll_lock; /* protects from LLS/napi conflicts */
 325 #endif  /* CONFIG_NET_LL_RX_POLL */
 326 };
 327
 328 struct mlx4_en_port_profile {
 329         u32 flags;
 330         u32 tx_ring_num;
 331         u32 rx_ring_num;
 332         u32 tx_ring_size;
 333         u32 rx_ring_size;
 334         u8 rx_pause;
 335         u8 rx_ppp;
 336         u8 tx_pause;
 337         u8 tx_ppp;
 338         int rss_rings;
 339 };
 340
 341 struct mlx4_en_profile {
 342         int rss_xor;
 343         int udp_rss;
 344         u8 rss_mask;
 345         u32 active_ports;
 346         u32 small_pkt_int;
 347         u8 no_reset;
 348         u8 num_tx_rings_p_up;
 349         struct mlx4_en_port_profile prof[MLX4_MAX_PORTS + 1];
 350 };
 351
 352 struct mlx4_en_dev {
 353         struct mlx4_dev         *dev;
 354         struct pci_dev          *pdev;
 355         struct mutex            state_lock;
 356         struct net_device       *pndev[MLX4_MAX_PORTS + 1];
 357         u32                     port_cnt;
 358         bool                    device_up;
 359         struct mlx4_en_profile  profile;
 360         u32                     LSO_support;
 361         struct workqueue_struct *workqueue;
 362         struct device           *dma_device;
 363         void __iomem            *uar_map;
 364         struct mlx4_uar         priv_uar;
 365         struct mlx4_mr          mr;
 366         u32                     priv_pdn;
 367         spinlock_t              uar_lock;
 368         u8                      mac_removed[MLX4_MAX_PORTS + 1];
 369         struct cyclecounter     cycles;
 370         struct timecounter      clock;
 371         unsigned long           last_overflow_check;
 372         unsigned long           overflow_period;
 373 };
 374
 375
 376 struct mlx4_en_rss_map {
 377         int base_qpn;
 378         struct mlx4_qp qps[MAX_RX_RINGS];
 379         enum mlx4_qp_state state[MAX_RX_RINGS];
 380         struct mlx4_qp indir_qp;
 381         enum mlx4_qp_state indir_state;
 382 };
 383
 384 struct mlx4_en_port_state {
 385         int link_state;
 386         int link_speed;
 387         int transciver;
 388 };
 389
 390 struct mlx4_en_pkt_stats {
 391         unsigned long broadcast;
 392         unsigned long rx_prio[8];
 393         unsigned long tx_prio[8];
 394 #define NUM_PKT_STATS           17
 395 };
 396
 397 struct mlx4_en_port_stats {
 398         unsigned long tso_packets;
 399         unsigned long queue_stopped;
 400         unsigned long wake_queue;
 401         unsigned long tx_timeout;
 402         unsigned long rx_alloc_failed;
 403         unsigned long rx_chksum_good;
 404         unsigned long rx_chksum_none;
 405         unsigned long tx_chksum_offload;
 406 #define NUM_PORT_STATS          8
 407 };
 408
 409 struct mlx4_en_perf_stats {
 410         u32 tx_poll;
 411         u64 tx_pktsz_avg;
 412         u32 inflight_avg;
 413         u16 tx_coal_avg;
 414         u16 rx_coal_avg;
 415         u32 napi_quota;
 416 #define NUM_PERF_COUNTERS               6
 417 };
 418
 419 enum mlx4_en_mclist_act {
 420         MCLIST_NONE,
 421         MCLIST_REM,
 422         MCLIST_ADD,
 423 };
 424
 425 struct mlx4_en_mc_list {
 426         struct list_head        list;
 427         enum mlx4_en_mclist_act action;
 428         u8                      addr[ETH_ALEN];
 429         u64                     reg_id;
 430 };
 431
 432 struct mlx4_en_frag_info {
 433         u16 frag_size;
 434         u16 frag_prefix_size;
 435         u16 frag_stride;
 436         u16 frag_align;
 437         u16 last_offset;
 438
 439 };
 440
 441 #ifdef CONFIG_MLX4_EN_DCB
 442 /* Minimal TC BW - setting to 0 will block traffic */
 443 #define MLX4_EN_BW_MIN 1
 444 #define MLX4_EN_BW_MAX 100 /* Utilize 100% of the line */
 445
 446 #define MLX4_EN_TC_ETS 7
 447
 448 #endif
 449
 450 struct ethtool_flow_id {
 451         struct list_head list;
 452         struct ethtool_rx_flow_spec flow_spec;
 453         u64 id;
 454 };
 455
 456 enum {
 457         MLX4_EN_FLAG_PROMISC            = (1 << 0),
 458         MLX4_EN_FLAG_MC_PROMISC         = (1 << 1),
 459         /* whether we need to enable hardware loopback by putting dmac
 460          * in Tx WQE
 461          */
 462         MLX4_EN_FLAG_ENABLE_HW_LOOPBACK = (1 << 2),
 463         /* whether we need to drop packets that hardware loopback-ed */
 464         MLX4_EN_FLAG_RX_FILTER_NEEDED   = (1 << 3),
 465         MLX4_EN_FLAG_FORCE_PROMISC      = (1 << 4)
 466 };
 467
 468 #define MLX4_EN_MAC_HASH_SIZE (1 << BITS_PER_BYTE)
 469 #define MLX4_EN_MAC_HASH_IDX 5
 470
 471 struct mlx4_en_priv {
 472         struct mlx4_en_dev *mdev;
 473         struct mlx4_en_port_profile *prof;
 474         struct net_device *dev;
 475         unsigned long active_vlans[BITS_TO_LONGS(VLAN_N_VID)];
 476         struct net_device_stats stats;
 477         struct net_device_stats ret_stats;
 478         struct mlx4_en_port_state port_state;
 479         spinlock_t stats_lock;
 480         struct ethtool_flow_id ethtool_rules[MAX_NUM_OF_FS_RULES];
 481         /* To allow rules removal while port is going down */
 482         struct list_head ethtool_list;
 483
 484         unsigned long last_moder_packets[MAX_RX_RINGS];
 485         unsigned long last_moder_tx_packets;
 486         unsigned long last_moder_bytes[MAX_RX_RINGS];
 487         unsigned long last_moder_jiffies;
 488         int last_moder_time[MAX_RX_RINGS];
 489         u16 rx_usecs;
 490         u16 rx_frames;
 491         u16 tx_usecs;
 492         u16 tx_frames;
 493         u32 pkt_rate_low;
 494         u16 rx_usecs_low;
 495         u32 pkt_rate_high;
 496         u16 rx_usecs_high;
 497         u16 sample_interval;
 498         u16 adaptive_rx_coal;
 499         u32 msg_enable;
 500         u32 loopback_ok;
 501         u32 validate_loopback;
 502
 503         struct mlx4_hwq_resources res;
 504         int link_state;
 505         int last_link_state;
 506         bool port_up;
 507         int port;
 508         int registered;
 509         int allocated;
 510         int stride;
 511         unsigned char prev_mac[ETH_ALEN + 2];
 512         int mac_index;
 513         unsigned max_mtu;
 514         int base_qpn;
 515         int cqe_factor;
 516
 517         struct mlx4_en_rss_map rss_map;
 518         __be32 ctrl_flags;
 519         u32 flags;
 520         u8 num_tx_rings_p_up;
 521         u32 tx_ring_num;
 522         u32 rx_ring_num;
 523         u32 rx_skb_size;
 524         struct mlx4_en_frag_info frag_info[MLX4_EN_MAX_RX_FRAGS];
 525         u16 num_frags;
 526         u16 log_rx_info;
 527
 528         struct mlx4_en_tx_ring *tx_ring;
 529         struct mlx4_en_rx_ring rx_ring[MAX_RX_RINGS];
 530         struct mlx4_en_cq *tx_cq;
 531         struct mlx4_en_cq rx_cq[MAX_RX_RINGS];
 532         struct mlx4_qp drop_qp;
 533         struct work_struct rx_mode_task;
 534         struct work_struct watchdog_task;
 535         struct work_struct linkstate_task;
 536         struct delayed_work stats_task;
 537         struct delayed_work service_task;
 538         struct mlx4_en_perf_stats pstats;
 539         struct mlx4_en_pkt_stats pkstats;
 540         struct mlx4_en_port_stats port_stats;
 541         u64 stats_bitmap;
 542         struct list_head mc_list;
 543         struct list_head curr_list;
 544         u64 broadcast_id;
 545         struct mlx4_en_stat_out_mbox hw_stats;
 546         int vids[128];
 547         bool wol;
 548         struct device *ddev;
 549         int base_tx_qpn;
 550         struct hlist_head mac_hash[MLX4_EN_MAC_HASH_SIZE];
 551         struct hwtstamp_config hwtstamp_config;
 552
 553 #ifdef CONFIG_MLX4_EN_DCB
 554         struct ieee_ets ets;
 555         u16 maxrate[IEEE_8021QAZ_MAX_TCS];
 556 #endif
 557 #ifdef CONFIG_RFS_ACCEL
 558         spinlock_t filters_lock;
 559         int last_filter_id;
 560         struct list_head filters;
 561         struct hlist_head filter_hash[1 << MLX4_EN_FILTER_HASH_SHIFT];
 562 #endif
 563
 564 };
 565
 566 enum mlx4_en_wol {
 567         MLX4_EN_WOL_MAGIC = (1ULL << 61),
 568         MLX4_EN_WOL_ENABLED = (1ULL << 62),
 569 };
 570
 571 struct mlx4_mac_entry {
 572         struct hlist_node hlist;
 573         unsigned char mac[ETH_ALEN + 2];
 574         u64 reg_id;
 575         struct rcu_head rcu;
 576 };
 577
 578 #ifdef CONFIG_NET_LL_RX_POLL
 579 static inline void mlx4_en_cq_init_lock(struct mlx4_en_cq *cq)
 580 {
 581         spin_lock_init(&cq->poll_lock);
 582         cq->state = MLX4_EN_CQ_STATE_IDLE;
 583 }
 584
 585 /* called from the device poll rutine to get ownership of a cq */
 586 static inline bool mlx4_en_cq_lock_napi(struct mlx4_en_cq *cq)
 587 {
 588         int rc = true;
 589         spin_lock(&cq->poll_lock);
 590         if (cq->state & MLX4_CQ_LOCKED) {
 591                 WARN_ON(cq->state & MLX4_EN_CQ_STATE_NAPI);
 592                 cq->state |= MLX4_EN_CQ_STATE_NAPI_YIELD;
 593                 rc = false;
 594         } else
 595                 /* we don't care if someone yielded */
 596                 cq->state = MLX4_EN_CQ_STATE_NAPI;
 597         spin_unlock(&cq->poll_lock);
 598         return rc;
 599 }
 600
 601 /* returns true is someone tried to get the cq while napi had it */
 602 static inline bool mlx4_en_cq_unlock_napi(struct mlx4_en_cq *cq)
 603 {
 604         int rc = false;
 605         spin_lock(&cq->poll_lock);
 606         WARN_ON(cq->state & (MLX4_EN_CQ_STATE_POLL |
 607                                MLX4_EN_CQ_STATE_NAPI_YIELD));
 608
 609         if (cq->state & MLX4_EN_CQ_STATE_POLL_YIELD)
 610                 rc = true;
 611         cq->state = MLX4_EN_CQ_STATE_IDLE;
 612         spin_unlock(&cq->poll_lock);
 613         return rc;
 614 }
 615
 616 /* called from mlx4_en_low_latency_poll() */
 617 static inline bool mlx4_en_cq_lock_poll(struct mlx4_en_cq *cq)
 618 {
 619         int rc = true;
 620         spin_lock_bh(&cq->poll_lock);
 621         if ((cq->state & MLX4_CQ_LOCKED)) {
 622                 struct net_device *dev = cq->dev;
 623                 struct mlx4_en_priv *priv = netdev_priv(dev);
 624                 struct mlx4_en_rx_ring *rx_ring = &priv->rx_ring[cq->ring];
 625
 626                 cq->state |= MLX4_EN_CQ_STATE_POLL_YIELD;
 627                 rc = false;
 628         } else
 629                 /* preserve yield marks */
 630                 cq->state |= MLX4_EN_CQ_STATE_POLL;
 631         spin_unlock_bh(&cq->poll_lock);
 632         return rc;
 633 }
 634
 635 /* returns true if someone tried to get the cq while it was locked */
 636 static inline bool mlx4_en_cq_unlock_poll(struct mlx4_en_cq *cq)
 637 {
 638         int rc = false;
 639         spin_lock_bh(&cq->poll_lock);
 640         WARN_ON(cq->state & (MLX4_EN_CQ_STATE_NAPI));
 641
 642         if (cq->state & MLX4_EN_CQ_STATE_POLL_YIELD)
 643                 rc = true;
 644         cq->state = MLX4_EN_CQ_STATE_IDLE;
 645         spin_unlock_bh(&cq->poll_lock);
 646         return rc;
 647 }
 648
 649 /* true if a socket is polling, even if it did not get the lock */
 650 static inline bool mlx4_en_cq_ll_polling(struct mlx4_en_cq *cq)
 651 {
 652         WARN_ON(!(cq->state & MLX4_CQ_LOCKED));
 653         return cq->state & CQ_USER_PEND;
 654 }
 655 #else
 656 static inline void mlx4_en_cq_init_lock(struct mlx4_en_cq *cq)
 657 {
 658 }
 659
 660 static inline bool mlx4_en_cq_lock_napi(struct mlx4_en_cq *cq)
 661 {
 662         return true;
 663 }
 664
 665 static inline bool mlx4_en_cq_unlock_napi(struct mlx4_en_cq *cq)
 666 {
 667         return false;
 668 }
 669
 670 static inline bool mlx4_en_cq_lock_poll(struct mlx4_en_cq *cq)
 671 {
 672         return false;
 673 }
 674
 675 static inline bool mlx4_en_cq_unlock_poll(struct mlx4_en_cq *cq)
 676 {
 677         return false;
 678 }
 679
 680 static inline bool mlx4_en_cq_ll_polling(struct mlx4_en_cq *cq)
 681 {
 682         return false;
 683 }
 684 #endif /* CONFIG_NET_LL_RX_POLL */
 685
 686 #define MLX4_EN_WOL_DO_MODIFY (1ULL << 63)
 687
 688 void mlx4_en_update_loopback_state(struct net_device *dev,
 689                                    netdev_features_t features);
 690
 691 void mlx4_en_destroy_netdev(struct net_device *dev);
 692 int mlx4_en_init_netdev(struct mlx4_en_dev *mdev, int port,
 693                         struct mlx4_en_port_profile *prof);
 694
 695 int mlx4_en_start_port(struct net_device *dev);
 696 void mlx4_en_stop_port(struct net_device *dev, int detach);
 697
 698 void mlx4_en_free_resources(struct mlx4_en_priv *priv);
 699 int mlx4_en_alloc_resources(struct mlx4_en_priv *priv);
 700
 701 int mlx4_en_create_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq,
 702                       int entries, int ring, enum cq_type mode);
 703 void mlx4_en_destroy_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
 704 int mlx4_en_activate_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq,
 705                         int cq_idx);
 706 void mlx4_en_deactivate_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
 707 int mlx4_en_set_cq_moder(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
 708 int mlx4_en_arm_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
 709
 710 void mlx4_en_tx_irq(struct mlx4_cq *mcq);
 711 u16 mlx4_en_select_queue(struct net_device *dev, struct sk_buff *skb);
 712 netdev_tx_t mlx4_en_xmit(struct sk_buff *skb, struct net_device *dev);
 713
 714 int mlx4_en_create_tx_ring(struct mlx4_en_priv *priv, struct mlx4_en_tx_ring *ring,
 715                            int qpn, u32 size, u16 stride);
 716 void mlx4_en_destroy_tx_ring(struct mlx4_en_priv *priv, struct mlx4_en_tx_ring *ring);
 717 int mlx4_en_activate_tx_ring(struct mlx4_en_priv *priv,
 718                              struct mlx4_en_tx_ring *ring,
 719                              int cq, int user_prio);
 720 void mlx4_en_deactivate_tx_ring(struct mlx4_en_priv *priv,
 721                                 struct mlx4_en_tx_ring *ring);
 722
 723 int mlx4_en_create_rx_ring(struct mlx4_en_priv *priv,
 724                            struct mlx4_en_rx_ring *ring,
 725                            u32 size, u16 stride);
 726 void mlx4_en_destroy_rx_ring(struct mlx4_en_priv *priv,
 727                              struct mlx4_en_rx_ring *ring,
 728                              u32 size, u16 stride);
 729 int mlx4_en_activate_rx_rings(struct mlx4_en_priv *priv);
 730 void mlx4_en_deactivate_rx_ring(struct mlx4_en_priv *priv,
 731                                 struct mlx4_en_rx_ring *ring);
 732 int mlx4_en_process_rx_cq(struct net_device *dev,
 733                           struct mlx4_en_cq *cq,
 734                           int budget);
 735 int mlx4_en_poll_rx_cq(struct napi_struct *napi, int budget);
 736 void mlx4_en_fill_qp_context(struct mlx4_en_priv *priv, int size, int stride,
 737                 int is_tx, int rss, int qpn, int cqn, int user_prio,
 738                 struct mlx4_qp_context *context);
 739 void mlx4_en_sqp_event(struct mlx4_qp *qp, enum mlx4_event event);
 740 int mlx4_en_map_buffer(struct mlx4_buf *buf);
 741 void mlx4_en_unmap_buffer(struct mlx4_buf *buf);
 742
 743 void mlx4_en_calc_rx_buf(struct net_device *dev);
 744 int mlx4_en_config_rss_steer(struct mlx4_en_priv *priv);
 745 void mlx4_en_release_rss_steer(struct mlx4_en_priv *priv);
 746 int mlx4_en_create_drop_qp(struct mlx4_en_priv *priv);
 747 void mlx4_en_destroy_drop_qp(struct mlx4_en_priv *priv);
 748 int mlx4_en_free_tx_buf(struct net_device *dev, struct mlx4_en_tx_ring *ring);
 749 void mlx4_en_rx_irq(struct mlx4_cq *mcq);
 750
 751 int mlx4_SET_MCAST_FLTR(struct mlx4_dev *dev, u8 port, u64 mac, u64 clear, u8 mode);
 752 int mlx4_SET_VLAN_FLTR(struct mlx4_dev *dev, struct mlx4_en_priv *priv);
 753
 754 int mlx4_en_DUMP_ETH_STATS(struct mlx4_en_dev *mdev, u8 port, u8 reset);
 755 int mlx4_en_QUERY_PORT(struct mlx4_en_dev *mdev, u8 port);
 756
 757 #ifdef CONFIG_MLX4_EN_DCB
 758 extern const struct dcbnl_rtnl_ops mlx4_en_dcbnl_ops;
 759 extern const struct dcbnl_rtnl_ops mlx4_en_dcbnl_pfc_ops;
 760 #endif
 761
 762 int mlx4_en_setup_tc(struct net_device *dev, u8 up);
 763
 764 #ifdef CONFIG_RFS_ACCEL
 765 void mlx4_en_cleanup_filters(struct mlx4_en_priv *priv,
 766                              struct mlx4_en_rx_ring *rx_ring);
 767 #endif
 768
 769 #define MLX4_EN_NUM_SELF_TEST   5
 770 void mlx4_en_ex_selftest(struct net_device *dev, u32 *flags, u64 *buf);
 771 u64 mlx4_en_mac_to_u64(u8 *addr);
 772 void mlx4_en_ptp_overflow_check(struct mlx4_en_dev *mdev);
 773
 774 /*
 775  * Functions for time stamping
 776  */
 777 u64 mlx4_en_get_cqe_ts(struct mlx4_cqe *cqe);
 778 void mlx4_en_fill_hwtstamps(struct mlx4_en_dev *mdev,
 779                             struct skb_shared_hwtstamps *hwts,
 780                             u64 timestamp);
 781 void mlx4_en_init_timestamp(struct mlx4_en_dev *mdev);
 782 int mlx4_en_timestamp_config(struct net_device *dev,
 783                              int tx_type,
 784                              int rx_filter);
 785
 786 /* Globals
 787  */
 788 extern const struct ethtool_ops mlx4_en_ethtool_ops;
 789
 790
 791
 792 /*
 793  * printk / logging functions
 794  */
 795
 796 __printf(3, 4)
 797 int en_print(const char *level, const struct mlx4_en_priv *priv,
 798              const char *format, ...);
 799
 800 #define en_dbg(mlevel, priv, format, arg...)                    \
 801 do {                                                            \
 802         if (NETIF_MSG_##mlevel & priv->msg_enable)              \
 803                 en_print(KERN_DEBUG, priv, format, ##arg);      \
 804 } while (0)
 805 #define en_warn(priv, format, arg...)                   \
 806         en_print(KERN_WARNING, priv, format, ##arg)
 807 #define en_err(priv, format, arg...)                    \
 808         en_print(KERN_ERR, priv, format, ##arg)
 809 #define en_info(priv, format, arg...)                   \
 810         en_print(KERN_INFO, priv, format, ## arg)
 811
 812 #define mlx4_err(mdev, format, arg...)                  \
 813         pr_err("%s %s: " format, DRV_NAME,              \
 814                dev_name(&mdev->pdev->dev), ##arg)
 815 #define mlx4_info(mdev, format, arg...)                 \
 816         pr_info("%s %s: " format, DRV_NAME,             \
 817                 dev_name(&mdev->pdev->dev), ##arg)
 818 #define mlx4_warn(mdev, format, arg...)                 \
 819         pr_warning("%s %s: " format, DRV_NAME,          \
 820                    dev_name(&mdev->pdev->dev), ##arg)
 821
 822 #endif