Pileus Git - ~andy/linux/blob - drivers/net/ethernet/intel/ixgbe/ixgbe_82599.c

   1 /*******************************************************************************
   2
   3   Intel 10 Gigabit PCI Express Linux driver
   4   Copyright(c) 1999 - 2012 Intel Corporation.
   5
   6   This program is free software; you can redistribute it and/or modify it
   7   under the terms and conditions of the GNU General Public License,
   8   version 2, as published by the Free Software Foundation.
   9
  10   This program is distributed in the hope it will be useful, but WITHOUT
  11   ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  12   FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  13   more details.
  14
  15   You should have received a copy of the GNU General Public License along with
  16   this program; if not, write to the Free Software Foundation, Inc.,
  17   51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
  18
  19   The full GNU General Public License is included in this distribution in
  20   the file called "COPYING".
  21
  22   Contact Information:
  23   e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
  24   Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  25
  26 *******************************************************************************/
  27
  28 #include <linux/pci.h>
  29 #include <linux/delay.h>
  30 #include <linux/sched.h>
  31
  32 #include "ixgbe.h"
  33 #include "ixgbe_phy.h"
  34 #include "ixgbe_mbx.h"
  35
  36 #define IXGBE_82599_MAX_TX_QUEUES 128
  37 #define IXGBE_82599_MAX_RX_QUEUES 128
  38 #define IXGBE_82599_RAR_ENTRIES   128
  39 #define IXGBE_82599_MC_TBL_SIZE   128
  40 #define IXGBE_82599_VFT_TBL_SIZE  128
  41 #define IXGBE_82599_RX_PB_SIZE    512
  42
  43 static void ixgbe_disable_tx_laser_multispeed_fiber(struct ixgbe_hw *hw);
  44 static void ixgbe_enable_tx_laser_multispeed_fiber(struct ixgbe_hw *hw);
  45 static void ixgbe_flap_tx_laser_multispeed_fiber(struct ixgbe_hw *hw);
  46 static s32 ixgbe_setup_mac_link_multispeed_fiber(struct ixgbe_hw *hw,
  47                                                  ixgbe_link_speed speed,
  48                                                  bool autoneg,
  49                                                  bool autoneg_wait_to_complete);
  50 static s32 ixgbe_setup_mac_link_smartspeed(struct ixgbe_hw *hw,
  51                                            ixgbe_link_speed speed,
  52                                            bool autoneg,
  53                                            bool autoneg_wait_to_complete);
  54 static s32 ixgbe_start_mac_link_82599(struct ixgbe_hw *hw,
  55                                       bool autoneg_wait_to_complete);
  56 static s32 ixgbe_setup_mac_link_82599(struct ixgbe_hw *hw,
  57                                ixgbe_link_speed speed,
  58                                bool autoneg,
  59                                bool autoneg_wait_to_complete);
  60 static s32 ixgbe_setup_copper_link_82599(struct ixgbe_hw *hw,
  61                                          ixgbe_link_speed speed,
  62                                          bool autoneg,
  63                                          bool autoneg_wait_to_complete);
  64 static s32 ixgbe_verify_fw_version_82599(struct ixgbe_hw *hw);
  65 static bool ixgbe_verify_lesm_fw_enabled_82599(struct ixgbe_hw *hw);
  66
  67 static void ixgbe_init_mac_link_ops_82599(struct ixgbe_hw *hw)
  68 {
  69         struct ixgbe_mac_info *mac = &hw->mac;
  70
  71         /* enable the laser control functions for SFP+ fiber */
  72         if (mac->ops.get_media_type(hw) == ixgbe_media_type_fiber) {
  73                 mac->ops.disable_tx_laser =
  74                                        &ixgbe_disable_tx_laser_multispeed_fiber;
  75                 mac->ops.enable_tx_laser =
  76                                         &ixgbe_enable_tx_laser_multispeed_fiber;
  77                 mac->ops.flap_tx_laser = &ixgbe_flap_tx_laser_multispeed_fiber;
  78         } else {
  79                 mac->ops.disable_tx_laser = NULL;
  80                 mac->ops.enable_tx_laser = NULL;
  81                 mac->ops.flap_tx_laser = NULL;
  82         }
  83
  84         if (hw->phy.multispeed_fiber) {
  85                 /* Set up dual speed SFP+ support */
  86                 mac->ops.setup_link = &ixgbe_setup_mac_link_multispeed_fiber;
  87         } else {
  88                 if ((mac->ops.get_media_type(hw) ==
  89                      ixgbe_media_type_backplane) &&
  90                     (hw->phy.smart_speed == ixgbe_smart_speed_auto ||
  91                      hw->phy.smart_speed == ixgbe_smart_speed_on) &&
  92                      !ixgbe_verify_lesm_fw_enabled_82599(hw))
  93                         mac->ops.setup_link = &ixgbe_setup_mac_link_smartspeed;
  94                 else
  95                         mac->ops.setup_link = &ixgbe_setup_mac_link_82599;
  96         }
  97 }
  98
  99 static s32 ixgbe_setup_sfp_modules_82599(struct ixgbe_hw *hw)
 100 {
 101         s32 ret_val = 0;
 102         u32 reg_anlp1 = 0;
 103         u32 i = 0;
 104         u16 list_offset, data_offset, data_value;
 105
 106         if (hw->phy.sfp_type != ixgbe_sfp_type_unknown) {
 107                 ixgbe_init_mac_link_ops_82599(hw);
 108
 109                 hw->phy.ops.reset = NULL;
 110
 111                 ret_val = ixgbe_get_sfp_init_sequence_offsets(hw, &list_offset,
 112                                                               &data_offset);
 113                 if (ret_val != 0)
 114                         goto setup_sfp_out;
 115
 116                 /* PHY config will finish before releasing the semaphore */
 117                 ret_val = hw->mac.ops.acquire_swfw_sync(hw,
 118                                                         IXGBE_GSSR_MAC_CSR_SM);
 119                 if (ret_val != 0) {
 120                         ret_val = IXGBE_ERR_SWFW_SYNC;
 121                         goto setup_sfp_out;
 122                 }
 123
 124                 hw->eeprom.ops.read(hw, ++data_offset, &data_value);
 125                 while (data_value != 0xffff) {
 126                         IXGBE_WRITE_REG(hw, IXGBE_CORECTL, data_value);
 127                         IXGBE_WRITE_FLUSH(hw);
 128                         hw->eeprom.ops.read(hw, ++data_offset, &data_value);
 129                 }
 130
 131                 /* Release the semaphore */
 132                 hw->mac.ops.release_swfw_sync(hw, IXGBE_GSSR_MAC_CSR_SM);
 133                 /*
 134                  * Delay obtaining semaphore again to allow FW access,
 135                  * semaphore_delay is in ms usleep_range needs us.
 136                  */
 137                 usleep_range(hw->eeprom.semaphore_delay * 1000,
 138                              hw->eeprom.semaphore_delay * 2000);
 139
 140                 /* Now restart DSP by setting Restart_AN and clearing LMS */
 141                 IXGBE_WRITE_REG(hw, IXGBE_AUTOC, ((IXGBE_READ_REG(hw,
 142                                 IXGBE_AUTOC) & ~IXGBE_AUTOC_LMS_MASK) |
 143                                 IXGBE_AUTOC_AN_RESTART));
 144
 145                 /* Wait for AN to leave state 0 */
 146                 for (i = 0; i < 10; i++) {
 147                         usleep_range(4000, 8000);
 148                         reg_anlp1 = IXGBE_READ_REG(hw, IXGBE_ANLP1);
 149                         if (reg_anlp1 & IXGBE_ANLP1_AN_STATE_MASK)
 150                                 break;
 151                 }
 152                 if (!(reg_anlp1 & IXGBE_ANLP1_AN_STATE_MASK)) {
 153                         hw_dbg(hw, "sfp module setup not complete\n");
 154                         ret_val = IXGBE_ERR_SFP_SETUP_NOT_COMPLETE;
 155                         goto setup_sfp_out;
 156                 }
 157
 158                 /* Restart DSP by setting Restart_AN and return to SFI mode */
 159                 IXGBE_WRITE_REG(hw, IXGBE_AUTOC, (IXGBE_READ_REG(hw,
 160                                 IXGBE_AUTOC) | IXGBE_AUTOC_LMS_10G_SERIAL |
 161                                 IXGBE_AUTOC_AN_RESTART));
 162         }
 163
 164 setup_sfp_out:
 165         return ret_val;
 166 }
 167
 168 static s32 ixgbe_get_invariants_82599(struct ixgbe_hw *hw)
 169 {
 170         struct ixgbe_mac_info *mac = &hw->mac;
 171
 172         ixgbe_init_mac_link_ops_82599(hw);
 173
 174         mac->mcft_size = IXGBE_82599_MC_TBL_SIZE;
 175         mac->vft_size = IXGBE_82599_VFT_TBL_SIZE;
 176         mac->num_rar_entries = IXGBE_82599_RAR_ENTRIES;
 177         mac->max_rx_queues = IXGBE_82599_MAX_RX_QUEUES;
 178         mac->max_tx_queues = IXGBE_82599_MAX_TX_QUEUES;
 179         mac->max_msix_vectors = ixgbe_get_pcie_msix_count_generic(hw);
 180
 181         return 0;
 182 }
 183
 184 /**
 185  *  ixgbe_init_phy_ops_82599 - PHY/SFP specific init
 186  *  @hw: pointer to hardware structure
 187  *
 188  *  Initialize any function pointers that were not able to be
 189  *  set during get_invariants because the PHY/SFP type was
 190  *  not known.  Perform the SFP init if necessary.
 191  *
 192  **/
 193 static s32 ixgbe_init_phy_ops_82599(struct ixgbe_hw *hw)
 194 {
 195         struct ixgbe_mac_info *mac = &hw->mac;
 196         struct ixgbe_phy_info *phy = &hw->phy;
 197         s32 ret_val = 0;
 198
 199         /* Identify the PHY or SFP module */
 200         ret_val = phy->ops.identify(hw);
 201
 202         /* Setup function pointers based on detected SFP module and speeds */
 203         ixgbe_init_mac_link_ops_82599(hw);
 204
 205         /* If copper media, overwrite with copper function pointers */
 206         if (mac->ops.get_media_type(hw) == ixgbe_media_type_copper) {
 207                 mac->ops.setup_link = &ixgbe_setup_copper_link_82599;
 208                 mac->ops.get_link_capabilities =
 209                         &ixgbe_get_copper_link_capabilities_generic;
 210         }
 211
 212         /* Set necessary function pointers based on phy type */
 213         switch (hw->phy.type) {
 214         case ixgbe_phy_tn:
 215                 phy->ops.check_link = &ixgbe_check_phy_link_tnx;
 216                 phy->ops.setup_link = &ixgbe_setup_phy_link_tnx;
 217                 phy->ops.get_firmware_version =
 218                              &ixgbe_get_phy_firmware_version_tnx;
 219                 break;
 220         default:
 221                 break;
 222         }
 223
 224         return ret_val;
 225 }
 226
 227 /**
 228  *  ixgbe_get_link_capabilities_82599 - Determines link capabilities
 229  *  @hw: pointer to hardware structure
 230  *  @speed: pointer to link speed
 231  *  @negotiation: true when autoneg or autotry is enabled
 232  *
 233  *  Determines the link capabilities by reading the AUTOC register.
 234  **/
 235 static s32 ixgbe_get_link_capabilities_82599(struct ixgbe_hw *hw,
 236                                              ixgbe_link_speed *speed,
 237                                              bool *negotiation)
 238 {
 239         s32 status = 0;
 240         u32 autoc = 0;
 241
 242         /* Determine 1G link capabilities off of SFP+ type */
 243         if (hw->phy.sfp_type == ixgbe_sfp_type_1g_cu_core0 ||
 244             hw->phy.sfp_type == ixgbe_sfp_type_1g_cu_core1) {
 245                 *speed = IXGBE_LINK_SPEED_1GB_FULL;
 246                 *negotiation = true;
 247                 goto out;
 248         }
 249
 250         /*
 251          * Determine link capabilities based on the stored value of AUTOC,
 252          * which represents EEPROM defaults.  If AUTOC value has not been
 253          * stored, use the current register value.
 254          */
 255         if (hw->mac.orig_link_settings_stored)
 256                 autoc = hw->mac.orig_autoc;
 257         else
 258                 autoc = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 259
 260         switch (autoc & IXGBE_AUTOC_LMS_MASK) {
 261         case IXGBE_AUTOC_LMS_1G_LINK_NO_AN:
 262                 *speed = IXGBE_LINK_SPEED_1GB_FULL;
 263                 *negotiation = false;
 264                 break;
 265
 266         case IXGBE_AUTOC_LMS_10G_LINK_NO_AN:
 267                 *speed = IXGBE_LINK_SPEED_10GB_FULL;
 268                 *negotiation = false;
 269                 break;
 270
 271         case IXGBE_AUTOC_LMS_1G_AN:
 272                 *speed = IXGBE_LINK_SPEED_1GB_FULL;
 273                 *negotiation = true;
 274                 break;
 275
 276         case IXGBE_AUTOC_LMS_10G_SERIAL:
 277                 *speed = IXGBE_LINK_SPEED_10GB_FULL;
 278                 *negotiation = false;
 279                 break;
 280
 281         case IXGBE_AUTOC_LMS_KX4_KX_KR:
 282         case IXGBE_AUTOC_LMS_KX4_KX_KR_1G_AN:
 283                 *speed = IXGBE_LINK_SPEED_UNKNOWN;
 284                 if (autoc & IXGBE_AUTOC_KR_SUPP)
 285                         *speed |= IXGBE_LINK_SPEED_10GB_FULL;
 286                 if (autoc & IXGBE_AUTOC_KX4_SUPP)
 287                         *speed |= IXGBE_LINK_SPEED_10GB_FULL;
 288                 if (autoc & IXGBE_AUTOC_KX_SUPP)
 289                         *speed |= IXGBE_LINK_SPEED_1GB_FULL;
 290                 *negotiation = true;
 291                 break;
 292
 293         case IXGBE_AUTOC_LMS_KX4_KX_KR_SGMII:
 294                 *speed = IXGBE_LINK_SPEED_100_FULL;
 295                 if (autoc & IXGBE_AUTOC_KR_SUPP)
 296                         *speed |= IXGBE_LINK_SPEED_10GB_FULL;
 297                 if (autoc & IXGBE_AUTOC_KX4_SUPP)
 298                         *speed |= IXGBE_LINK_SPEED_10GB_FULL;
 299                 if (autoc & IXGBE_AUTOC_KX_SUPP)
 300                         *speed |= IXGBE_LINK_SPEED_1GB_FULL;
 301                 *negotiation = true;
 302                 break;
 303
 304         case IXGBE_AUTOC_LMS_SGMII_1G_100M:
 305                 *speed = IXGBE_LINK_SPEED_1GB_FULL | IXGBE_LINK_SPEED_100_FULL;
 306                 *negotiation = false;
 307                 break;
 308
 309         default:
 310                 status = IXGBE_ERR_LINK_SETUP;
 311                 goto out;
 312                 break;
 313         }
 314
 315         if (hw->phy.multispeed_fiber) {
 316                 *speed |= IXGBE_LINK_SPEED_10GB_FULL |
 317                           IXGBE_LINK_SPEED_1GB_FULL;
 318                 *negotiation = true;
 319         }
 320
 321 out:
 322         return status;
 323 }
 324
 325 /**
 326  *  ixgbe_get_media_type_82599 - Get media type
 327  *  @hw: pointer to hardware structure
 328  *
 329  *  Returns the media type (fiber, copper, backplane)
 330  **/
 331 static enum ixgbe_media_type ixgbe_get_media_type_82599(struct ixgbe_hw *hw)
 332 {
 333         enum ixgbe_media_type media_type;
 334
 335         /* Detect if there is a copper PHY attached. */
 336         switch (hw->phy.type) {
 337         case ixgbe_phy_cu_unknown:
 338         case ixgbe_phy_tn:
 339                 media_type = ixgbe_media_type_copper;
 340                 goto out;
 341         default:
 342                 break;
 343         }
 344
 345         switch (hw->device_id) {
 346         case IXGBE_DEV_ID_82599_KX4:
 347         case IXGBE_DEV_ID_82599_KX4_MEZZ:
 348         case IXGBE_DEV_ID_82599_COMBO_BACKPLANE:
 349         case IXGBE_DEV_ID_82599_KR:
 350         case IXGBE_DEV_ID_82599_BACKPLANE_FCOE:
 351         case IXGBE_DEV_ID_82599_XAUI_LOM:
 352                 /* Default device ID is mezzanine card KX/KX4 */
 353                 media_type = ixgbe_media_type_backplane;
 354                 break;
 355         case IXGBE_DEV_ID_82599_SFP:
 356         case IXGBE_DEV_ID_82599_SFP_FCOE:
 357         case IXGBE_DEV_ID_82599_SFP_EM:
 358         case IXGBE_DEV_ID_82599_SFP_SF2:
 359         case IXGBE_DEV_ID_82599_SFP_SF_QP:
 360         case IXGBE_DEV_ID_82599EN_SFP:
 361                 media_type = ixgbe_media_type_fiber;
 362                 break;
 363         case IXGBE_DEV_ID_82599_CX4:
 364                 media_type = ixgbe_media_type_cx4;
 365                 break;
 366         case IXGBE_DEV_ID_82599_T3_LOM:
 367                 media_type = ixgbe_media_type_copper;
 368                 break;
 369         case IXGBE_DEV_ID_82599_LS:
 370                 media_type = ixgbe_media_type_fiber_lco;
 371                 break;
 372         default:
 373                 media_type = ixgbe_media_type_unknown;
 374                 break;
 375         }
 376 out:
 377         return media_type;
 378 }
 379
 380 /**
 381  *  ixgbe_start_mac_link_82599 - Setup MAC link settings
 382  *  @hw: pointer to hardware structure
 383  *  @autoneg_wait_to_complete: true when waiting for completion is needed
 384  *
 385  *  Configures link settings based on values in the ixgbe_hw struct.
 386  *  Restarts the link.  Performs autonegotiation if needed.
 387  **/
 388 static s32 ixgbe_start_mac_link_82599(struct ixgbe_hw *hw,
 389                                bool autoneg_wait_to_complete)
 390 {
 391         u32 autoc_reg;
 392         u32 links_reg;
 393         u32 i;
 394         s32 status = 0;
 395
 396         /* Restart link */
 397         autoc_reg = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 398         autoc_reg |= IXGBE_AUTOC_AN_RESTART;
 399         IXGBE_WRITE_REG(hw, IXGBE_AUTOC, autoc_reg);
 400
 401         /* Only poll for autoneg to complete if specified to do so */
 402         if (autoneg_wait_to_complete) {
 403                 if ((autoc_reg & IXGBE_AUTOC_LMS_MASK) ==
 404                      IXGBE_AUTOC_LMS_KX4_KX_KR ||
 405                     (autoc_reg & IXGBE_AUTOC_LMS_MASK) ==
 406                      IXGBE_AUTOC_LMS_KX4_KX_KR_1G_AN ||
 407                     (autoc_reg & IXGBE_AUTOC_LMS_MASK) ==
 408                      IXGBE_AUTOC_LMS_KX4_KX_KR_SGMII) {
 409                         links_reg = 0; /* Just in case Autoneg time = 0 */
 410                         for (i = 0; i < IXGBE_AUTO_NEG_TIME; i++) {
 411                                 links_reg = IXGBE_READ_REG(hw, IXGBE_LINKS);
 412                                 if (links_reg & IXGBE_LINKS_KX_AN_COMP)
 413                                         break;
 414                                 msleep(100);
 415                         }
 416                         if (!(links_reg & IXGBE_LINKS_KX_AN_COMP)) {
 417                                 status = IXGBE_ERR_AUTONEG_NOT_COMPLETE;
 418                                 hw_dbg(hw, "Autoneg did not complete.\n");
 419                         }
 420                 }
 421         }
 422
 423         /* Add delay to filter out noises during initial link setup */
 424         msleep(50);
 425
 426         return status;
 427 }
 428
 429 /**
 430  *  ixgbe_disable_tx_laser_multispeed_fiber - Disable Tx laser
 431  *  @hw: pointer to hardware structure
 432  *
 433  *  The base drivers may require better control over SFP+ module
 434  *  PHY states.  This includes selectively shutting down the Tx
 435  *  laser on the PHY, effectively halting physical link.
 436  **/
 437 static void ixgbe_disable_tx_laser_multispeed_fiber(struct ixgbe_hw *hw)
 438 {
 439         u32 esdp_reg = IXGBE_READ_REG(hw, IXGBE_ESDP);
 440
 441         /* Disable tx laser; allow 100us to go dark per spec */
 442         esdp_reg |= IXGBE_ESDP_SDP3;
 443         IXGBE_WRITE_REG(hw, IXGBE_ESDP, esdp_reg);
 444         IXGBE_WRITE_FLUSH(hw);
 445         udelay(100);
 446 }
 447
 448 /**
 449  *  ixgbe_enable_tx_laser_multispeed_fiber - Enable Tx laser
 450  *  @hw: pointer to hardware structure
 451  *
 452  *  The base drivers may require better control over SFP+ module
 453  *  PHY states.  This includes selectively turning on the Tx
 454  *  laser on the PHY, effectively starting physical link.
 455  **/
 456 static void ixgbe_enable_tx_laser_multispeed_fiber(struct ixgbe_hw *hw)
 457 {
 458         u32 esdp_reg = IXGBE_READ_REG(hw, IXGBE_ESDP);
 459
 460         /* Enable tx laser; allow 100ms to light up */
 461         esdp_reg &= ~IXGBE_ESDP_SDP3;
 462         IXGBE_WRITE_REG(hw, IXGBE_ESDP, esdp_reg);
 463         IXGBE_WRITE_FLUSH(hw);
 464         msleep(100);
 465 }
 466
 467 /**
 468  *  ixgbe_flap_tx_laser_multispeed_fiber - Flap Tx laser
 469  *  @hw: pointer to hardware structure
 470  *
 471  *  When the driver changes the link speeds that it can support,
 472  *  it sets autotry_restart to true to indicate that we need to
 473  *  initiate a new autotry session with the link partner.  To do
 474  *  so, we set the speed then disable and re-enable the tx laser, to
 475  *  alert the link partner that it also needs to restart autotry on its
 476  *  end.  This is consistent with true clause 37 autoneg, which also
 477  *  involves a loss of signal.
 478  **/
 479 static void ixgbe_flap_tx_laser_multispeed_fiber(struct ixgbe_hw *hw)
 480 {
 481         if (hw->mac.autotry_restart) {
 482                 ixgbe_disable_tx_laser_multispeed_fiber(hw);
 483                 ixgbe_enable_tx_laser_multispeed_fiber(hw);
 484                 hw->mac.autotry_restart = false;
 485         }
 486 }
 487
 488 /**
 489  *  ixgbe_setup_mac_link_multispeed_fiber - Set MAC link speed
 490  *  @hw: pointer to hardware structure
 491  *  @speed: new link speed
 492  *  @autoneg: true if autonegotiation enabled
 493  *  @autoneg_wait_to_complete: true when waiting for completion is needed
 494  *
 495  *  Set the link speed in the AUTOC register and restarts link.
 496  **/
 497 static s32 ixgbe_setup_mac_link_multispeed_fiber(struct ixgbe_hw *hw,
 498                                           ixgbe_link_speed speed,
 499                                           bool autoneg,
 500                                           bool autoneg_wait_to_complete)
 501 {
 502         s32 status = 0;
 503         ixgbe_link_speed link_speed = IXGBE_LINK_SPEED_UNKNOWN;
 504         ixgbe_link_speed highest_link_speed = IXGBE_LINK_SPEED_UNKNOWN;
 505         u32 speedcnt = 0;
 506         u32 esdp_reg = IXGBE_READ_REG(hw, IXGBE_ESDP);
 507         u32 i = 0;
 508         bool link_up = false;
 509         bool negotiation;
 510
 511         /* Mask off requested but non-supported speeds */
 512         status = hw->mac.ops.get_link_capabilities(hw, &link_speed,
 513                                                    &negotiation);
 514         if (status != 0)
 515                 return status;
 516
 517         speed &= link_speed;
 518
 519         /*
 520          * Try each speed one by one, highest priority first.  We do this in
 521          * software because 10gb fiber doesn't support speed autonegotiation.
 522          */
 523         if (speed & IXGBE_LINK_SPEED_10GB_FULL) {
 524                 speedcnt++;
 525                 highest_link_speed = IXGBE_LINK_SPEED_10GB_FULL;
 526
 527                 /* If we already have link at this speed, just jump out */
 528                 status = hw->mac.ops.check_link(hw, &link_speed, &link_up,
 529                                                 false);
 530                 if (status != 0)
 531                         return status;
 532
 533                 if ((link_speed == IXGBE_LINK_SPEED_10GB_FULL) && link_up)
 534                         goto out;
 535
 536                 /* Set the module link speed */
 537                 esdp_reg |= (IXGBE_ESDP_SDP5_DIR | IXGBE_ESDP_SDP5);
 538                 IXGBE_WRITE_REG(hw, IXGBE_ESDP, esdp_reg);
 539                 IXGBE_WRITE_FLUSH(hw);
 540
 541                 /* Allow module to change analog characteristics (1G->10G) */
 542                 msleep(40);
 543
 544                 status = ixgbe_setup_mac_link_82599(hw,
 545                                                     IXGBE_LINK_SPEED_10GB_FULL,
 546                                                     autoneg,
 547                                                     autoneg_wait_to_complete);
 548                 if (status != 0)
 549                         return status;
 550
 551                 /* Flap the tx laser if it has not already been done */
 552                 hw->mac.ops.flap_tx_laser(hw);
 553
 554                 /*
 555                  * Wait for the controller to acquire link.  Per IEEE 802.3ap,
 556                  * Section 73.10.2, we may have to wait up to 500ms if KR is
 557                  * attempted.  82599 uses the same timing for 10g SFI.
 558                  */
 559                 for (i = 0; i < 5; i++) {
 560                         /* Wait for the link partner to also set speed */
 561                         msleep(100);
 562
 563                         /* If we have link, just jump out */
 564                         status = hw->mac.ops.check_link(hw, &link_speed,
 565                                                         &link_up, false);
 566                         if (status != 0)
 567                                 return status;
 568
 569                         if (link_up)
 570                                 goto out;
 571                 }
 572         }
 573
 574         if (speed & IXGBE_LINK_SPEED_1GB_FULL) {
 575                 speedcnt++;
 576                 if (highest_link_speed == IXGBE_LINK_SPEED_UNKNOWN)
 577                         highest_link_speed = IXGBE_LINK_SPEED_1GB_FULL;
 578
 579                 /* If we already have link at this speed, just jump out */
 580                 status = hw->mac.ops.check_link(hw, &link_speed, &link_up,
 581                                                 false);
 582                 if (status != 0)
 583                         return status;
 584
 585                 if ((link_speed == IXGBE_LINK_SPEED_1GB_FULL) && link_up)
 586                         goto out;
 587
 588                 /* Set the module link speed */
 589                 esdp_reg &= ~IXGBE_ESDP_SDP5;
 590                 esdp_reg |= IXGBE_ESDP_SDP5_DIR;
 591                 IXGBE_WRITE_REG(hw, IXGBE_ESDP, esdp_reg);
 592                 IXGBE_WRITE_FLUSH(hw);
 593
 594                 /* Allow module to change analog characteristics (10G->1G) */
 595                 msleep(40);
 596
 597                 status = ixgbe_setup_mac_link_82599(hw,
 598                                                     IXGBE_LINK_SPEED_1GB_FULL,
 599                                                     autoneg,
 600                                                     autoneg_wait_to_complete);
 601                 if (status != 0)
 602                         return status;
 603
 604                 /* Flap the tx laser if it has not already been done */
 605                 hw->mac.ops.flap_tx_laser(hw);
 606
 607                 /* Wait for the link partner to also set speed */
 608                 msleep(100);
 609
 610                 /* If we have link, just jump out */
 611                 status = hw->mac.ops.check_link(hw, &link_speed, &link_up,
 612                                                 false);
 613                 if (status != 0)
 614                         return status;
 615
 616                 if (link_up)
 617                         goto out;
 618         }
 619
 620         /*
 621          * We didn't get link.  Configure back to the highest speed we tried,
 622          * (if there was more than one).  We call ourselves back with just the
 623          * single highest speed that the user requested.
 624          */
 625         if (speedcnt > 1)
 626                 status = ixgbe_setup_mac_link_multispeed_fiber(hw,
 627                                                                highest_link_speed,
 628                                                                autoneg,
 629                                                                autoneg_wait_to_complete);
 630
 631 out:
 632         /* Set autoneg_advertised value based on input link speed */
 633         hw->phy.autoneg_advertised = 0;
 634
 635         if (speed & IXGBE_LINK_SPEED_10GB_FULL)
 636                 hw->phy.autoneg_advertised |= IXGBE_LINK_SPEED_10GB_FULL;
 637
 638         if (speed & IXGBE_LINK_SPEED_1GB_FULL)
 639                 hw->phy.autoneg_advertised |= IXGBE_LINK_SPEED_1GB_FULL;
 640
 641         return status;
 642 }
 643
 644 /**
 645  *  ixgbe_setup_mac_link_smartspeed - Set MAC link speed using SmartSpeed
 646  *  @hw: pointer to hardware structure
 647  *  @speed: new link speed
 648  *  @autoneg: true if autonegotiation enabled
 649  *  @autoneg_wait_to_complete: true when waiting for completion is needed
 650  *
 651  *  Implements the Intel SmartSpeed algorithm.
 652  **/
 653 static s32 ixgbe_setup_mac_link_smartspeed(struct ixgbe_hw *hw,
 654                                      ixgbe_link_speed speed, bool autoneg,
 655                                      bool autoneg_wait_to_complete)
 656 {
 657         s32 status = 0;
 658         ixgbe_link_speed link_speed = IXGBE_LINK_SPEED_UNKNOWN;
 659         s32 i, j;
 660         bool link_up = false;
 661         u32 autoc_reg = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 662
 663          /* Set autoneg_advertised value based on input link speed */
 664         hw->phy.autoneg_advertised = 0;
 665
 666         if (speed & IXGBE_LINK_SPEED_10GB_FULL)
 667                 hw->phy.autoneg_advertised |= IXGBE_LINK_SPEED_10GB_FULL;
 668
 669         if (speed & IXGBE_LINK_SPEED_1GB_FULL)
 670                 hw->phy.autoneg_advertised |= IXGBE_LINK_SPEED_1GB_FULL;
 671
 672         if (speed & IXGBE_LINK_SPEED_100_FULL)
 673                 hw->phy.autoneg_advertised |= IXGBE_LINK_SPEED_100_FULL;
 674
 675         /*
 676          * Implement Intel SmartSpeed algorithm.  SmartSpeed will reduce the
 677          * autoneg advertisement if link is unable to be established at the
 678          * highest negotiated rate.  This can sometimes happen due to integrity
 679          * issues with the physical media connection.
 680          */
 681
 682         /* First, try to get link with full advertisement */
 683         hw->phy.smart_speed_active = false;
 684         for (j = 0; j < IXGBE_SMARTSPEED_MAX_RETRIES; j++) {
 685                 status = ixgbe_setup_mac_link_82599(hw, speed, autoneg,
 686                                                     autoneg_wait_to_complete);
 687                 if (status != 0)
 688                         goto out;
 689
 690                 /*
 691                  * Wait for the controller to acquire link.  Per IEEE 802.3ap,
 692                  * Section 73.10.2, we may have to wait up to 500ms if KR is
 693                  * attempted, or 200ms if KX/KX4/BX/BX4 is attempted, per
 694                  * Table 9 in the AN MAS.
 695                  */
 696                 for (i = 0; i < 5; i++) {
 697                         mdelay(100);
 698
 699                         /* If we have link, just jump out */
 700                         status = hw->mac.ops.check_link(hw, &link_speed,
 701                                                         &link_up, false);
 702                         if (status != 0)
 703                                 goto out;
 704
 705                         if (link_up)
 706                                 goto out;
 707                 }
 708         }
 709
 710         /*
 711          * We didn't get link.  If we advertised KR plus one of KX4/KX
 712          * (or BX4/BX), then disable KR and try again.
 713          */
 714         if (((autoc_reg & IXGBE_AUTOC_KR_SUPP) == 0) ||
 715             ((autoc_reg & IXGBE_AUTOC_KX4_KX_SUPP_MASK) == 0))
 716                 goto out;
 717
 718         /* Turn SmartSpeed on to disable KR support */
 719         hw->phy.smart_speed_active = true;
 720         status = ixgbe_setup_mac_link_82599(hw, speed, autoneg,
 721                                             autoneg_wait_to_complete);
 722         if (status != 0)
 723                 goto out;
 724
 725         /*
 726          * Wait for the controller to acquire link.  600ms will allow for
 727          * the AN link_fail_inhibit_timer as well for multiple cycles of
 728          * parallel detect, both 10g and 1g. This allows for the maximum
 729          * connect attempts as defined in the AN MAS table 73-7.
 730          */
 731         for (i = 0; i < 6; i++) {
 732                 mdelay(100);
 733
 734                 /* If we have link, just jump out */
 735                 status = hw->mac.ops.check_link(hw, &link_speed,
 736                                                 &link_up, false);
 737                 if (status != 0)
 738                         goto out;
 739
 740                 if (link_up)
 741                         goto out;
 742         }
 743
 744         /* We didn't get link.  Turn SmartSpeed back off. */
 745         hw->phy.smart_speed_active = false;
 746         status = ixgbe_setup_mac_link_82599(hw, speed, autoneg,
 747                                             autoneg_wait_to_complete);
 748
 749 out:
 750         if (link_up && (link_speed == IXGBE_LINK_SPEED_1GB_FULL))
 751                 hw_dbg(hw, "Smartspeed has downgraded the link speed from "
 752                        "the maximum advertised\n");
 753         return status;
 754 }
 755
 756 /**
 757  *  ixgbe_setup_mac_link_82599 - Set MAC link speed
 758  *  @hw: pointer to hardware structure
 759  *  @speed: new link speed
 760  *  @autoneg: true if autonegotiation enabled
 761  *  @autoneg_wait_to_complete: true when waiting for completion is needed
 762  *
 763  *  Set the link speed in the AUTOC register and restarts link.
 764  **/
 765 static s32 ixgbe_setup_mac_link_82599(struct ixgbe_hw *hw,
 766                                ixgbe_link_speed speed, bool autoneg,
 767                                bool autoneg_wait_to_complete)
 768 {
 769         s32 status = 0;
 770         u32 autoc = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 771         u32 autoc2 = IXGBE_READ_REG(hw, IXGBE_AUTOC2);
 772         u32 start_autoc = autoc;
 773         u32 orig_autoc = 0;
 774         u32 link_mode = autoc & IXGBE_AUTOC_LMS_MASK;
 775         u32 pma_pmd_1g = autoc & IXGBE_AUTOC_1G_PMA_PMD_MASK;
 776         u32 pma_pmd_10g_serial = autoc2 & IXGBE_AUTOC2_10G_SERIAL_PMA_PMD_MASK;
 777         u32 links_reg;
 778         u32 i;
 779         ixgbe_link_speed link_capabilities = IXGBE_LINK_SPEED_UNKNOWN;
 780
 781         /* Check to see if speed passed in is supported. */
 782         status = hw->mac.ops.get_link_capabilities(hw, &link_capabilities,
 783                                                    &autoneg);
 784         if (status != 0)
 785                 goto out;
 786
 787         speed &= link_capabilities;
 788
 789         if (speed == IXGBE_LINK_SPEED_UNKNOWN) {
 790                 status = IXGBE_ERR_LINK_SETUP;
 791                 goto out;
 792         }
 793
 794         /* Use stored value (EEPROM defaults) of AUTOC to find KR/KX4 support*/
 795         if (hw->mac.orig_link_settings_stored)
 796                 orig_autoc = hw->mac.orig_autoc;
 797         else
 798                 orig_autoc = autoc;
 799
 800         if (link_mode == IXGBE_AUTOC_LMS_KX4_KX_KR ||
 801             link_mode == IXGBE_AUTOC_LMS_KX4_KX_KR_1G_AN ||
 802             link_mode == IXGBE_AUTOC_LMS_KX4_KX_KR_SGMII) {
 803                 /* Set KX4/KX/KR support according to speed requested */
 804                 autoc &= ~(IXGBE_AUTOC_KX4_KX_SUPP_MASK | IXGBE_AUTOC_KR_SUPP);
 805                 if (speed & IXGBE_LINK_SPEED_10GB_FULL)
 806                         if (orig_autoc & IXGBE_AUTOC_KX4_SUPP)
 807                                 autoc |= IXGBE_AUTOC_KX4_SUPP;
 808                         if ((orig_autoc & IXGBE_AUTOC_KR_SUPP) &&
 809                             (hw->phy.smart_speed_active == false))
 810                                 autoc |= IXGBE_AUTOC_KR_SUPP;
 811                 if (speed & IXGBE_LINK_SPEED_1GB_FULL)
 812                         autoc |= IXGBE_AUTOC_KX_SUPP;
 813         } else if ((pma_pmd_1g == IXGBE_AUTOC_1G_SFI) &&
 814                    (link_mode == IXGBE_AUTOC_LMS_1G_LINK_NO_AN ||
 815                     link_mode == IXGBE_AUTOC_LMS_1G_AN)) {
 816                 /* Switch from 1G SFI to 10G SFI if requested */
 817                 if ((speed == IXGBE_LINK_SPEED_10GB_FULL) &&
 818                     (pma_pmd_10g_serial == IXGBE_AUTOC2_10G_SFI)) {
 819                         autoc &= ~IXGBE_AUTOC_LMS_MASK;
 820                         autoc |= IXGBE_AUTOC_LMS_10G_SERIAL;
 821                 }
 822         } else if ((pma_pmd_10g_serial == IXGBE_AUTOC2_10G_SFI) &&
 823                    (link_mode == IXGBE_AUTOC_LMS_10G_SERIAL)) {
 824                 /* Switch from 10G SFI to 1G SFI if requested */
 825                 if ((speed == IXGBE_LINK_SPEED_1GB_FULL) &&
 826                     (pma_pmd_1g == IXGBE_AUTOC_1G_SFI)) {
 827                         autoc &= ~IXGBE_AUTOC_LMS_MASK;
 828                         if (autoneg)
 829                                 autoc |= IXGBE_AUTOC_LMS_1G_AN;
 830                         else
 831                                 autoc |= IXGBE_AUTOC_LMS_1G_LINK_NO_AN;
 832                 }
 833         }
 834
 835         if (autoc != start_autoc) {
 836                 /* Restart link */
 837                 autoc |= IXGBE_AUTOC_AN_RESTART;
 838                 IXGBE_WRITE_REG(hw, IXGBE_AUTOC, autoc);
 839
 840                 /* Only poll for autoneg to complete if specified to do so */
 841                 if (autoneg_wait_to_complete) {
 842                         if (link_mode == IXGBE_AUTOC_LMS_KX4_KX_KR ||
 843                             link_mode == IXGBE_AUTOC_LMS_KX4_KX_KR_1G_AN ||
 844                             link_mode == IXGBE_AUTOC_LMS_KX4_KX_KR_SGMII) {
 845                                 links_reg = 0; /*Just in case Autoneg time=0*/
 846                                 for (i = 0; i < IXGBE_AUTO_NEG_TIME; i++) {
 847                                         links_reg =
 848                                                IXGBE_READ_REG(hw, IXGBE_LINKS);
 849                                         if (links_reg & IXGBE_LINKS_KX_AN_COMP)
 850                                                 break;
 851                                         msleep(100);
 852                                 }
 853                                 if (!(links_reg & IXGBE_LINKS_KX_AN_COMP)) {
 854                                         status =
 855                                                 IXGBE_ERR_AUTONEG_NOT_COMPLETE;
 856                                         hw_dbg(hw, "Autoneg did not "
 857                                                "complete.\n");
 858                                 }
 859                         }
 860                 }
 861
 862                 /* Add delay to filter out noises during initial link setup */
 863                 msleep(50);
 864         }
 865
 866 out:
 867         return status;
 868 }
 869
 870 /**
 871  *  ixgbe_setup_copper_link_82599 - Set the PHY autoneg advertised field
 872  *  @hw: pointer to hardware structure
 873  *  @speed: new link speed
 874  *  @autoneg: true if autonegotiation enabled
 875  *  @autoneg_wait_to_complete: true if waiting is needed to complete
 876  *
 877  *  Restarts link on PHY and MAC based on settings passed in.
 878  **/
 879 static s32 ixgbe_setup_copper_link_82599(struct ixgbe_hw *hw,
 880                                          ixgbe_link_speed speed,
 881                                          bool autoneg,
 882                                          bool autoneg_wait_to_complete)
 883 {
 884         s32 status;
 885
 886         /* Setup the PHY according to input speed */
 887         status = hw->phy.ops.setup_link_speed(hw, speed, autoneg,
 888                                               autoneg_wait_to_complete);
 889         /* Set up MAC */
 890         ixgbe_start_mac_link_82599(hw, autoneg_wait_to_complete);
 891
 892         return status;
 893 }
 894
 895 /**
 896  *  ixgbe_reset_hw_82599 - Perform hardware reset
 897  *  @hw: pointer to hardware structure
 898  *
 899  *  Resets the hardware by resetting the transmit and receive units, masks
 900  *  and clears all interrupts, perform a PHY reset, and perform a link (MAC)
 901  *  reset.
 902  **/
 903 static s32 ixgbe_reset_hw_82599(struct ixgbe_hw *hw)
 904 {
 905         ixgbe_link_speed link_speed;
 906         s32 status;
 907         u32 ctrl, i, autoc, autoc2;
 908         bool link_up = false;
 909
 910         /* Call adapter stop to disable tx/rx and clear interrupts */
 911         status = hw->mac.ops.stop_adapter(hw);
 912         if (status != 0)
 913                 goto reset_hw_out;
 914
 915         /* flush pending Tx transactions */
 916         ixgbe_clear_tx_pending(hw);
 917
 918         /* PHY ops must be identified and initialized prior to reset */
 919
 920         /* Identify PHY and related function pointers */
 921         status = hw->phy.ops.init(hw);
 922
 923         if (status == IXGBE_ERR_SFP_NOT_SUPPORTED)
 924                 goto reset_hw_out;
 925
 926         /* Setup SFP module if there is one present. */
 927         if (hw->phy.sfp_setup_needed) {
 928                 status = hw->mac.ops.setup_sfp(hw);
 929                 hw->phy.sfp_setup_needed = false;
 930         }
 931
 932         if (status == IXGBE_ERR_SFP_NOT_SUPPORTED)
 933                 goto reset_hw_out;
 934
 935         /* Reset PHY */
 936         if (hw->phy.reset_disable == false && hw->phy.ops.reset != NULL)
 937                 hw->phy.ops.reset(hw);
 938
 939 mac_reset_top:
 940         /*
 941          * Issue global reset to the MAC. Needs to be SW reset if link is up.
 942          * If link reset is used when link is up, it might reset the PHY when
 943          * mng is using it.  If link is down or the flag to force full link
 944          * reset is set, then perform link reset.
 945          */
 946         ctrl = IXGBE_CTRL_LNK_RST;
 947         if (!hw->force_full_reset) {
 948                 hw->mac.ops.check_link(hw, &link_speed, &link_up, false);
 949                 if (link_up)
 950                         ctrl = IXGBE_CTRL_RST;
 951         }
 952
 953         ctrl |= IXGBE_READ_REG(hw, IXGBE_CTRL);
 954         IXGBE_WRITE_REG(hw, IXGBE_CTRL, ctrl);
 955         IXGBE_WRITE_FLUSH(hw);
 956
 957         /* Poll for reset bit to self-clear indicating reset is complete */
 958         for (i = 0; i < 10; i++) {
 959                 udelay(1);
 960                 ctrl = IXGBE_READ_REG(hw, IXGBE_CTRL);
 961                 if (!(ctrl & IXGBE_CTRL_RST_MASK))
 962                         break;
 963         }
 964
 965         if (ctrl & IXGBE_CTRL_RST_MASK) {
 966                 status = IXGBE_ERR_RESET_FAILED;
 967                 hw_dbg(hw, "Reset polling failed to complete.\n");
 968         }
 969
 970         msleep(50);
 971
 972         /*
 973          * Double resets are required for recovery from certain error
 974          * conditions.  Between resets, it is necessary to stall to allow time
 975          * for any pending HW events to complete.
 976          */
 977         if (hw->mac.flags & IXGBE_FLAGS_DOUBLE_RESET_REQUIRED) {
 978                 hw->mac.flags &= ~IXGBE_FLAGS_DOUBLE_RESET_REQUIRED;
 979                 goto mac_reset_top;
 980         }
 981
 982         /*
 983          * Store the original AUTOC/AUTOC2 values if they have not been
 984          * stored off yet.  Otherwise restore the stored original
 985          * values since the reset operation sets back to defaults.
 986          */
 987         autoc = IXGBE_READ_REG(hw, IXGBE_AUTOC);
 988         autoc2 = IXGBE_READ_REG(hw, IXGBE_AUTOC2);
 989         if (hw->mac.orig_link_settings_stored == false) {
 990                 hw->mac.orig_autoc = autoc;
 991                 hw->mac.orig_autoc2 = autoc2;
 992                 hw->mac.orig_link_settings_stored = true;
 993         } else {
 994                 if (autoc != hw->mac.orig_autoc)
 995                         IXGBE_WRITE_REG(hw, IXGBE_AUTOC, (hw->mac.orig_autoc |
 996                                         IXGBE_AUTOC_AN_RESTART));
 997
 998                 if ((autoc2 & IXGBE_AUTOC2_UPPER_MASK) !=
 999                     (hw->mac.orig_autoc2 & IXGBE_AUTOC2_UPPER_MASK)) {
1000                         autoc2 &= ~IXGBE_AUTOC2_UPPER_MASK;
1001                         autoc2 |= (hw->mac.orig_autoc2 &
1002                                    IXGBE_AUTOC2_UPPER_MASK);
1003                         IXGBE_WRITE_REG(hw, IXGBE_AUTOC2, autoc2);
1004                 }
1005         }
1006
1007         /* Store the permanent mac address */
1008         hw->mac.ops.get_mac_addr(hw, hw->mac.perm_addr);
1009
1010         /*
1011          * Store MAC address from RAR0, clear receive address registers, and
1012          * clear the multicast table.  Also reset num_rar_entries to 128,
1013          * since we modify this value when programming the SAN MAC address.
1014          */
1015         hw->mac.num_rar_entries = 128;
1016         hw->mac.ops.init_rx_addrs(hw);
1017
1018         /* Store the permanent SAN mac address */
1019         hw->mac.ops.get_san_mac_addr(hw, hw->mac.san_addr);
1020
1021         /* Add the SAN MAC address to the RAR only if it's a valid address */
1022         if (ixgbe_validate_mac_addr(hw->mac.san_addr) == 0) {
1023                 hw->mac.ops.set_rar(hw, hw->mac.num_rar_entries - 1,
1024                                     hw->mac.san_addr, 0, IXGBE_RAH_AV);
1025
1026                 /* Reserve the last RAR for the SAN MAC address */
1027                 hw->mac.num_rar_entries--;
1028         }
1029
1030         /* Store the alternative WWNN/WWPN prefix */
1031         hw->mac.ops.get_wwn_prefix(hw, &hw->mac.wwnn_prefix,
1032                                        &hw->mac.wwpn_prefix);
1033
1034 reset_hw_out:
1035         return status;
1036 }
1037
1038 /**
1039  *  ixgbe_reinit_fdir_tables_82599 - Reinitialize Flow Director tables.
1040  *  @hw: pointer to hardware structure
1041  **/
1042 s32 ixgbe_reinit_fdir_tables_82599(struct ixgbe_hw *hw)
1043 {
1044         int i;
1045         u32 fdirctrl = IXGBE_READ_REG(hw, IXGBE_FDIRCTRL);
1046         fdirctrl &= ~IXGBE_FDIRCTRL_INIT_DONE;
1047
1048         /*
1049          * Before starting reinitialization process,
1050          * FDIRCMD.CMD must be zero.
1051          */
1052         for (i = 0; i < IXGBE_FDIRCMD_CMD_POLL; i++) {
1053                 if (!(IXGBE_READ_REG(hw, IXGBE_FDIRCMD) &
1054                       IXGBE_FDIRCMD_CMD_MASK))
1055                         break;
1056                 udelay(10);
1057         }
1058         if (i >= IXGBE_FDIRCMD_CMD_POLL) {
1059                 hw_dbg(hw, "Flow Director previous command isn't complete, "
1060                        "aborting table re-initialization.\n");
1061                 return IXGBE_ERR_FDIR_REINIT_FAILED;
1062         }
1063
1064         IXGBE_WRITE_REG(hw, IXGBE_FDIRFREE, 0);
1065         IXGBE_WRITE_FLUSH(hw);
1066         /*
1067          * 82599 adapters flow director init flow cannot be restarted,
1068          * Workaround 82599 silicon errata by performing the following steps
1069          * before re-writing the FDIRCTRL control register with the same value.
1070          * - write 1 to bit 8 of FDIRCMD register &
1071          * - write 0 to bit 8 of FDIRCMD register
1072          */
1073         IXGBE_WRITE_REG(hw, IXGBE_FDIRCMD,
1074                         (IXGBE_READ_REG(hw, IXGBE_FDIRCMD) |
1075                          IXGBE_FDIRCMD_CLEARHT));
1076         IXGBE_WRITE_FLUSH(hw);
1077         IXGBE_WRITE_REG(hw, IXGBE_FDIRCMD,
1078                         (IXGBE_READ_REG(hw, IXGBE_FDIRCMD) &
1079                          ~IXGBE_FDIRCMD_CLEARHT));
1080         IXGBE_WRITE_FLUSH(hw);
1081         /*
1082          * Clear FDIR Hash register to clear any leftover hashes
1083          * waiting to be programmed.
1084          */
1085         IXGBE_WRITE_REG(hw, IXGBE_FDIRHASH, 0x00);
1086         IXGBE_WRITE_FLUSH(hw);
1087
1088         IXGBE_WRITE_REG(hw, IXGBE_FDIRCTRL, fdirctrl);
1089         IXGBE_WRITE_FLUSH(hw);
1090
1091         /* Poll init-done after we write FDIRCTRL register */
1092         for (i = 0; i < IXGBE_FDIR_INIT_DONE_POLL; i++) {
1093                 if (IXGBE_READ_REG(hw, IXGBE_FDIRCTRL) &
1094                                    IXGBE_FDIRCTRL_INIT_DONE)
1095                         break;
1096                 udelay(10);
1097         }
1098         if (i >= IXGBE_FDIR_INIT_DONE_POLL) {
1099                 hw_dbg(hw, "Flow Director Signature poll time exceeded!\n");
1100                 return IXGBE_ERR_FDIR_REINIT_FAILED;
1101         }
1102
1103         /* Clear FDIR statistics registers (read to clear) */
1104         IXGBE_READ_REG(hw, IXGBE_FDIRUSTAT);
1105         IXGBE_READ_REG(hw, IXGBE_FDIRFSTAT);
1106         IXGBE_READ_REG(hw, IXGBE_FDIRMATCH);
1107         IXGBE_READ_REG(hw, IXGBE_FDIRMISS);
1108         IXGBE_READ_REG(hw, IXGBE_FDIRLEN);
1109
1110         return 0;
1111 }
1112
1113 /**
1114  *  ixgbe_fdir_enable_82599 - Initialize Flow Director control registers
1115  *  @hw: pointer to hardware structure
1116  *  @fdirctrl: value to write to flow director control register
1117  **/
1118 static void ixgbe_fdir_enable_82599(struct ixgbe_hw *hw, u32 fdirctrl)
1119 {
1120         int i;
1121
1122         /* Prime the keys for hashing */
1123         IXGBE_WRITE_REG(hw, IXGBE_FDIRHKEY, IXGBE_ATR_BUCKET_HASH_KEY);
1124         IXGBE_WRITE_REG(hw, IXGBE_FDIRSKEY, IXGBE_ATR_SIGNATURE_HASH_KEY);
1125
1126         /*
1127          * Poll init-done after we write the register.  Estimated times:
1128          *      10G: PBALLOC = 11b, timing is 60us
1129          *       1G: PBALLOC = 11b, timing is 600us
1130          *     100M: PBALLOC = 11b, timing is 6ms
1131          *
1132          *     Multiple these timings by 4 if under full Rx load
1133          *
1134          * So we'll poll for IXGBE_FDIR_INIT_DONE_POLL times, sleeping for
1135          * 1 msec per poll time.  If we're at line rate and drop to 100M, then
1136          * this might not finish in our poll time, but we can live with that
1137          * for now.
1138          */
1139         IXGBE_WRITE_REG(hw, IXGBE_FDIRCTRL, fdirctrl);
1140         IXGBE_WRITE_FLUSH(hw);
1141         for (i = 0; i < IXGBE_FDIR_INIT_DONE_POLL; i++) {
1142                 if (IXGBE_READ_REG(hw, IXGBE_FDIRCTRL) &
1143                                    IXGBE_FDIRCTRL_INIT_DONE)
1144                         break;
1145                 usleep_range(1000, 2000);
1146         }
1147
1148         if (i >= IXGBE_FDIR_INIT_DONE_POLL)
1149                 hw_dbg(hw, "Flow Director poll time exceeded!\n");
1150 }
1151
1152 /**
1153  *  ixgbe_init_fdir_signature_82599 - Initialize Flow Director signature filters
1154  *  @hw: pointer to hardware structure
1155  *  @fdirctrl: value to write to flow director control register, initially
1156  *             contains just the value of the Rx packet buffer allocation
1157  **/
1158 s32 ixgbe_init_fdir_signature_82599(struct ixgbe_hw *hw, u32 fdirctrl)
1159 {
1160         /*
1161          * Continue setup of fdirctrl register bits:
1162          *  Move the flexible bytes to use the ethertype - shift 6 words
1163          *  Set the maximum length per hash bucket to 0xA filters
1164          *  Send interrupt when 64 filters are left
1165          */
1166         fdirctrl |= (0x6 << IXGBE_FDIRCTRL_FLEX_SHIFT) |
1167                     (0xA << IXGBE_FDIRCTRL_MAX_LENGTH_SHIFT) |
1168                     (4 << IXGBE_FDIRCTRL_FULL_THRESH_SHIFT);
1169
1170         /* write hashes and fdirctrl register, poll for completion */
1171         ixgbe_fdir_enable_82599(hw, fdirctrl);
1172
1173         return 0;
1174 }
1175
1176 /**
1177  *  ixgbe_init_fdir_perfect_82599 - Initialize Flow Director perfect filters
1178  *  @hw: pointer to hardware structure
1179  *  @fdirctrl: value to write to flow director control register, initially
1180  *             contains just the value of the Rx packet buffer allocation
1181  **/
1182 s32 ixgbe_init_fdir_perfect_82599(struct ixgbe_hw *hw, u32 fdirctrl)
1183 {
1184         /*
1185          * Continue setup of fdirctrl register bits:
1186          *  Turn perfect match filtering on
1187          *  Report hash in RSS field of Rx wb descriptor
1188          *  Initialize the drop queue
1189          *  Move the flexible bytes to use the ethertype - shift 6 words
1190          *  Set the maximum length per hash bucket to 0xA filters
1191          *  Send interrupt when 64 (0x4 * 16) filters are left
1192          */
1193         fdirctrl |= IXGBE_FDIRCTRL_PERFECT_MATCH |
1194                     IXGBE_FDIRCTRL_REPORT_STATUS |
1195                     (IXGBE_FDIR_DROP_QUEUE << IXGBE_FDIRCTRL_DROP_Q_SHIFT) |
1196                     (0x6 << IXGBE_FDIRCTRL_FLEX_SHIFT) |
1197                     (0xA << IXGBE_FDIRCTRL_MAX_LENGTH_SHIFT) |
1198                     (4 << IXGBE_FDIRCTRL_FULL_THRESH_SHIFT);
1199
1200         /* write hashes and fdirctrl register, poll for completion */
1201         ixgbe_fdir_enable_82599(hw, fdirctrl);
1202
1203         return 0;
1204 }
1205
1206 /*
1207  * These defines allow us to quickly generate all of the necessary instructions
1208  * in the function below by simply calling out IXGBE_COMPUTE_SIG_HASH_ITERATION
1209  * for values 0 through 15
1210  */
1211 #define IXGBE_ATR_COMMON_HASH_KEY \
1212                 (IXGBE_ATR_BUCKET_HASH_KEY & IXGBE_ATR_SIGNATURE_HASH_KEY)
1213 #define IXGBE_COMPUTE_SIG_HASH_ITERATION(_n) \
1214 do { \
1215         u32 n = (_n); \
1216         if (IXGBE_ATR_COMMON_HASH_KEY & (0x01 << n)) \
1217                 common_hash ^= lo_hash_dword >> n; \
1218         else if (IXGBE_ATR_BUCKET_HASH_KEY & (0x01 << n)) \
1219                 bucket_hash ^= lo_hash_dword >> n; \
1220         else if (IXGBE_ATR_SIGNATURE_HASH_KEY & (0x01 << n)) \
1221                 sig_hash ^= lo_hash_dword << (16 - n); \
1222         if (IXGBE_ATR_COMMON_HASH_KEY & (0x01 << (n + 16))) \
1223                 common_hash ^= hi_hash_dword >> n; \
1224         else if (IXGBE_ATR_BUCKET_HASH_KEY & (0x01 << (n + 16))) \
1225                 bucket_hash ^= hi_hash_dword >> n; \
1226         else if (IXGBE_ATR_SIGNATURE_HASH_KEY & (0x01 << (n + 16))) \
1227                 sig_hash ^= hi_hash_dword << (16 - n); \
1228 } while (0);
1229
1230 /**
1231  *  ixgbe_atr_compute_sig_hash_82599 - Compute the signature hash
1232  *  @stream: input bitstream to compute the hash on
1233  *
1234  *  This function is almost identical to the function above but contains
1235  *  several optomizations such as unwinding all of the loops, letting the
1236  *  compiler work out all of the conditional ifs since the keys are static
1237  *  defines, and computing two keys at once since the hashed dword stream
1238  *  will be the same for both keys.
1239  **/
1240 static u32 ixgbe_atr_compute_sig_hash_82599(union ixgbe_atr_hash_dword input,
1241                                             union ixgbe_atr_hash_dword common)
1242 {
1243         u32 hi_hash_dword, lo_hash_dword, flow_vm_vlan;
1244         u32 sig_hash = 0, bucket_hash = 0, common_hash = 0;
1245
1246         /* record the flow_vm_vlan bits as they are a key part to the hash */
1247         flow_vm_vlan = ntohl(input.dword);
1248
1249         /* generate common hash dword */
1250         hi_hash_dword = ntohl(common.dword);
1251
1252         /* low dword is word swapped version of common */
1253         lo_hash_dword = (hi_hash_dword >> 16) | (hi_hash_dword << 16);
1254
1255         /* apply flow ID/VM pool/VLAN ID bits to hash words */
1256         hi_hash_dword ^= flow_vm_vlan ^ (flow_vm_vlan >> 16);
1257
1258         /* Process bits 0 and 16 */
1259         IXGBE_COMPUTE_SIG_HASH_ITERATION(0);
1260
1261         /*
1262          * apply flow ID/VM pool/VLAN ID bits to lo hash dword, we had to
1263          * delay this because bit 0 of the stream should not be processed
1264          * so we do not add the vlan until after bit 0 was processed
1265          */
1266         lo_hash_dword ^= flow_vm_vlan ^ (flow_vm_vlan << 16);
1267
1268         /* Process remaining 30 bit of the key */
1269         IXGBE_COMPUTE_SIG_HASH_ITERATION(1);
1270         IXGBE_COMPUTE_SIG_HASH_ITERATION(2);
1271         IXGBE_COMPUTE_SIG_HASH_ITERATION(3);
1272         IXGBE_COMPUTE_SIG_HASH_ITERATION(4);
1273         IXGBE_COMPUTE_SIG_HASH_ITERATION(5);
1274         IXGBE_COMPUTE_SIG_HASH_ITERATION(6);
1275         IXGBE_COMPUTE_SIG_HASH_ITERATION(7);
1276         IXGBE_COMPUTE_SIG_HASH_ITERATION(8);
1277         IXGBE_COMPUTE_SIG_HASH_ITERATION(9);
1278         IXGBE_COMPUTE_SIG_HASH_ITERATION(10);
1279         IXGBE_COMPUTE_SIG_HASH_ITERATION(11);
1280         IXGBE_COMPUTE_SIG_HASH_ITERATION(12);
1281         IXGBE_COMPUTE_SIG_HASH_ITERATION(13);
1282         IXGBE_COMPUTE_SIG_HASH_ITERATION(14);
1283         IXGBE_COMPUTE_SIG_HASH_ITERATION(15);
1284
1285         /* combine common_hash result with signature and bucket hashes */
1286         bucket_hash ^= common_hash;
1287         bucket_hash &= IXGBE_ATR_HASH_MASK;
1288
1289         sig_hash ^= common_hash << 16;
1290         sig_hash &= IXGBE_ATR_HASH_MASK << 16;
1291
1292         /* return completed signature hash */
1293         return sig_hash ^ bucket_hash;
1294 }
1295
1296 /**
1297  *  ixgbe_atr_add_signature_filter_82599 - Adds a signature hash filter
1298  *  @hw: pointer to hardware structure
1299  *  @input: unique input dword
1300  *  @common: compressed common input dword
1301  *  @queue: queue index to direct traffic to
1302  **/
1303 s32 ixgbe_fdir_add_signature_filter_82599(struct ixgbe_hw *hw,
1304                                           union ixgbe_atr_hash_dword input,
1305                                           union ixgbe_atr_hash_dword common,
1306                                           u8 queue)
1307 {
1308         u64  fdirhashcmd;
1309         u32  fdircmd;
1310
1311         /*
1312          * Get the flow_type in order to program FDIRCMD properly
1313          * lowest 2 bits are FDIRCMD.L4TYPE, third lowest bit is FDIRCMD.IPV6
1314          */
1315         switch (input.formatted.flow_type) {
1316         case IXGBE_ATR_FLOW_TYPE_TCPV4:
1317         case IXGBE_ATR_FLOW_TYPE_UDPV4:
1318         case IXGBE_ATR_FLOW_TYPE_SCTPV4:
1319         case IXGBE_ATR_FLOW_TYPE_TCPV6:
1320         case IXGBE_ATR_FLOW_TYPE_UDPV6:
1321         case IXGBE_ATR_FLOW_TYPE_SCTPV6:
1322                 break;
1323         default:
1324                 hw_dbg(hw, " Error on flow type input\n");
1325                 return IXGBE_ERR_CONFIG;
1326         }
1327
1328         /* configure FDIRCMD register */
1329         fdircmd = IXGBE_FDIRCMD_CMD_ADD_FLOW | IXGBE_FDIRCMD_FILTER_UPDATE |
1330                   IXGBE_FDIRCMD_LAST | IXGBE_FDIRCMD_QUEUE_EN;
1331         fdircmd |= input.formatted.flow_type << IXGBE_FDIRCMD_FLOW_TYPE_SHIFT;
1332         fdircmd |= (u32)queue << IXGBE_FDIRCMD_RX_QUEUE_SHIFT;
1333
1334         /*
1335          * The lower 32-bits of fdirhashcmd is for FDIRHASH, the upper 32-bits
1336          * is for FDIRCMD.  Then do a 64-bit register write from FDIRHASH.
1337          */
1338         fdirhashcmd = (u64)fdircmd << 32;
1339         fdirhashcmd |= ixgbe_atr_compute_sig_hash_82599(input, common);
1340         IXGBE_WRITE_REG64(hw, IXGBE_FDIRHASH, fdirhashcmd);
1341
1342         hw_dbg(hw, "Tx Queue=%x hash=%x\n", queue, (u32)fdirhashcmd);
1343
1344         return 0;
1345 }
1346
1347 #define IXGBE_COMPUTE_BKT_HASH_ITERATION(_n) \
1348 do { \
1349         u32 n = (_n); \
1350         if (IXGBE_ATR_BUCKET_HASH_KEY & (0x01 << n)) \
1351                 bucket_hash ^= lo_hash_dword >> n; \
1352         if (IXGBE_ATR_BUCKET_HASH_KEY & (0x01 << (n + 16))) \
1353                 bucket_hash ^= hi_hash_dword >> n; \
1354 } while (0);
1355
1356 /**
1357  *  ixgbe_atr_compute_perfect_hash_82599 - Compute the perfect filter hash
1358  *  @atr_input: input bitstream to compute the hash on
1359  *  @input_mask: mask for the input bitstream
1360  *
1361  *  This function serves two main purposes.  First it applys the input_mask
1362  *  to the atr_input resulting in a cleaned up atr_input data stream.
1363  *  Secondly it computes the hash and stores it in the bkt_hash field at
1364  *  the end of the input byte stream.  This way it will be available for
1365  *  future use without needing to recompute the hash.
1366  **/
1367 void ixgbe_atr_compute_perfect_hash_82599(union ixgbe_atr_input *input,
1368                                           union ixgbe_atr_input *input_mask)
1369 {
1370
1371         u32 hi_hash_dword, lo_hash_dword, flow_vm_vlan;
1372         u32 bucket_hash = 0;
1373
1374         /* Apply masks to input data */
1375         input->dword_stream[0]  &= input_mask->dword_stream[0];
1376         input->dword_stream[1]  &= input_mask->dword_stream[1];
1377         input->dword_stream[2]  &= input_mask->dword_stream[2];
1378         input->dword_stream[3]  &= input_mask->dword_stream[3];
1379         input->dword_stream[4]  &= input_mask->dword_stream[4];
1380         input->dword_stream[5]  &= input_mask->dword_stream[5];
1381         input->dword_stream[6]  &= input_mask->dword_stream[6];
1382         input->dword_stream[7]  &= input_mask->dword_stream[7];
1383         input->dword_stream[8]  &= input_mask->dword_stream[8];
1384         input->dword_stream[9]  &= input_mask->dword_stream[9];
1385         input->dword_stream[10] &= input_mask->dword_stream[10];
1386
1387         /* record the flow_vm_vlan bits as they are a key part to the hash */
1388         flow_vm_vlan = ntohl(input->dword_stream[0]);
1389
1390         /* generate common hash dword */
1391         hi_hash_dword = ntohl(input->dword_stream[1] ^
1392                                     input->dword_stream[2] ^
1393                                     input->dword_stream[3] ^
1394                                     input->dword_stream[4] ^
1395                                     input->dword_stream[5] ^
1396                                     input->dword_stream[6] ^
1397                                     input->dword_stream[7] ^
1398                                     input->dword_stream[8] ^
1399                                     input->dword_stream[9] ^
1400                                     input->dword_stream[10]);
1401
1402         /* low dword is word swapped version of common */
1403         lo_hash_dword = (hi_hash_dword >> 16) | (hi_hash_dword << 16);
1404
1405         /* apply flow ID/VM pool/VLAN ID bits to hash words */
1406         hi_hash_dword ^= flow_vm_vlan ^ (flow_vm_vlan >> 16);
1407
1408         /* Process bits 0 and 16 */
1409         IXGBE_COMPUTE_BKT_HASH_ITERATION(0);
1410
1411         /*
1412          * apply flow ID/VM pool/VLAN ID bits to lo hash dword, we had to
1413          * delay this because bit 0 of the stream should not be processed
1414          * so we do not add the vlan until after bit 0 was processed
1415          */
1416         lo_hash_dword ^= flow_vm_vlan ^ (flow_vm_vlan << 16);
1417
1418         /* Process remaining 30 bit of the key */
1419         IXGBE_COMPUTE_BKT_HASH_ITERATION(1);
1420         IXGBE_COMPUTE_BKT_HASH_ITERATION(2);
1421         IXGBE_COMPUTE_BKT_HASH_ITERATION(3);
1422         IXGBE_COMPUTE_BKT_HASH_ITERATION(4);
1423         IXGBE_COMPUTE_BKT_HASH_ITERATION(5);
1424         IXGBE_COMPUTE_BKT_HASH_ITERATION(6);
1425         IXGBE_COMPUTE_BKT_HASH_ITERATION(7);
1426         IXGBE_COMPUTE_BKT_HASH_ITERATION(8);
1427         IXGBE_COMPUTE_BKT_HASH_ITERATION(9);
1428         IXGBE_COMPUTE_BKT_HASH_ITERATION(10);
1429         IXGBE_COMPUTE_BKT_HASH_ITERATION(11);
1430         IXGBE_COMPUTE_BKT_HASH_ITERATION(12);
1431         IXGBE_COMPUTE_BKT_HASH_ITERATION(13);
1432         IXGBE_COMPUTE_BKT_HASH_ITERATION(14);
1433         IXGBE_COMPUTE_BKT_HASH_ITERATION(15);
1434
1435         /*
1436          * Limit hash to 13 bits since max bucket count is 8K.
1437          * Store result at the end of the input stream.
1438          */
1439         input->formatted.bkt_hash = bucket_hash & 0x1FFF;
1440 }
1441
1442 /**
1443  *  ixgbe_get_fdirtcpm_82599 - generate a tcp port from atr_input_masks
1444  *  @input_mask: mask to be bit swapped
1445  *
1446  *  The source and destination port masks for flow director are bit swapped
1447  *  in that bit 15 effects bit 0, 14 effects 1, 13, 2 etc.  In order to
1448  *  generate a correctly swapped value we need to bit swap the mask and that
1449  *  is what is accomplished by this function.
1450  **/
1451 static u32 ixgbe_get_fdirtcpm_82599(union ixgbe_atr_input *input_mask)
1452 {
1453         u32 mask = ntohs(input_mask->formatted.dst_port);
1454         mask <<= IXGBE_FDIRTCPM_DPORTM_SHIFT;
1455         mask |= ntohs(input_mask->formatted.src_port);
1456         mask = ((mask & 0x55555555) << 1) | ((mask & 0xAAAAAAAA) >> 1);
1457         mask = ((mask & 0x33333333) << 2) | ((mask & 0xCCCCCCCC) >> 2);
1458         mask = ((mask & 0x0F0F0F0F) << 4) | ((mask & 0xF0F0F0F0) >> 4);
1459         return ((mask & 0x00FF00FF) << 8) | ((mask & 0xFF00FF00) >> 8);
1460 }
1461
1462 /*
1463  * These two macros are meant to address the fact that we have registers
1464  * that are either all or in part big-endian.  As a result on big-endian
1465  * systems we will end up byte swapping the value to little-endian before
1466  * it is byte swapped again and written to the hardware in the original
1467  * big-endian format.
1468  */
1469 #define IXGBE_STORE_AS_BE32(_value) \
1470         (((u32)(_value) >> 24) | (((u32)(_value) & 0x00FF0000) >> 8) | \
1471          (((u32)(_value) & 0x0000FF00) << 8) | ((u32)(_value) << 24))
1472
1473 #define IXGBE_WRITE_REG_BE32(a, reg, value) \
1474         IXGBE_WRITE_REG((a), (reg), IXGBE_STORE_AS_BE32(ntohl(value)))
1475
1476 #define IXGBE_STORE_AS_BE16(_value) \
1477         ntohs(((u16)(_value) >> 8) | ((u16)(_value) << 8))
1478
1479 s32 ixgbe_fdir_set_input_mask_82599(struct ixgbe_hw *hw,
1480                                     union ixgbe_atr_input *input_mask)
1481 {
1482         /* mask IPv6 since it is currently not supported */
1483         u32 fdirm = IXGBE_FDIRM_DIPv6;
1484         u32 fdirtcpm;
1485
1486         /*
1487          * Program the relevant mask registers.  If src/dst_port or src/dst_addr
1488          * are zero, then assume a full mask for that field.  Also assume that
1489          * a VLAN of 0 is unspecified, so mask that out as well.  L4type
1490          * cannot be masked out in this implementation.
1491          *
1492          * This also assumes IPv4 only.  IPv6 masking isn't supported at this
1493          * point in time.
1494          */
1495
1496         /* verify bucket hash is cleared on hash generation */
1497         if (input_mask->formatted.bkt_hash)
1498                 hw_dbg(hw, " bucket hash should always be 0 in mask\n");
1499
1500         /* Program FDIRM and verify partial masks */
1501         switch (input_mask->formatted.vm_pool & 0x7F) {
1502         case 0x0:
1503                 fdirm |= IXGBE_FDIRM_POOL;
1504         case 0x7F:
1505                 break;
1506         default:
1507                 hw_dbg(hw, " Error on vm pool mask\n");
1508                 return IXGBE_ERR_CONFIG;
1509         }
1510
1511         switch (input_mask->formatted.flow_type & IXGBE_ATR_L4TYPE_MASK) {
1512         case 0x0:
1513                 fdirm |= IXGBE_FDIRM_L4P;
1514                 if (input_mask->formatted.dst_port ||
1515                     input_mask->formatted.src_port) {
1516                         hw_dbg(hw, " Error on src/dst port mask\n");
1517                         return IXGBE_ERR_CONFIG;
1518                 }
1519         case IXGBE_ATR_L4TYPE_MASK:
1520                 break;
1521         default:
1522                 hw_dbg(hw, " Error on flow type mask\n");
1523                 return IXGBE_ERR_CONFIG;
1524         }
1525
1526         switch (ntohs(input_mask->formatted.vlan_id) & 0xEFFF) {
1527         case 0x0000:
1528                 /* mask VLAN ID, fall through to mask VLAN priority */
1529                 fdirm |= IXGBE_FDIRM_VLANID;
1530         case 0x0FFF:
1531                 /* mask VLAN priority */
1532                 fdirm |= IXGBE_FDIRM_VLANP;
1533                 break;
1534         case 0xE000:
1535                 /* mask VLAN ID only, fall through */
1536                 fdirm |= IXGBE_FDIRM_VLANID;
1537         case 0xEFFF:
1538                 /* no VLAN fields masked */
1539                 break;
1540         default:
1541                 hw_dbg(hw, " Error on VLAN mask\n");
1542                 return IXGBE_ERR_CONFIG;
1543         }
1544
1545         switch (input_mask->formatted.flex_bytes & 0xFFFF) {
1546         case 0x0000:
1547                 /* Mask Flex Bytes, fall through */
1548                 fdirm |= IXGBE_FDIRM_FLEX;
1549         case 0xFFFF:
1550                 break;
1551         default:
1552                 hw_dbg(hw, " Error on flexible byte mask\n");
1553                 return IXGBE_ERR_CONFIG;
1554         }
1555
1556         /* Now mask VM pool and destination IPv6 - bits 5 and 2 */
1557         IXGBE_WRITE_REG(hw, IXGBE_FDIRM, fdirm);
1558
1559         /* store the TCP/UDP port masks, bit reversed from port layout */
1560         fdirtcpm = ixgbe_get_fdirtcpm_82599(input_mask);
1561
1562         /* write both the same so that UDP and TCP use the same mask */
1563         IXGBE_WRITE_REG(hw, IXGBE_FDIRTCPM, ~fdirtcpm);
1564         IXGBE_WRITE_REG(hw, IXGBE_FDIRUDPM, ~fdirtcpm);
1565
1566         /* store source and destination IP masks (big-enian) */
1567         IXGBE_WRITE_REG_BE32(hw, IXGBE_FDIRSIP4M,
1568                              ~input_mask->formatted.src_ip[0]);
1569         IXGBE_WRITE_REG_BE32(hw, IXGBE_FDIRDIP4M,
1570                              ~input_mask->formatted.dst_ip[0]);
1571
1572         return 0;
1573 }
1574
1575 s32 ixgbe_fdir_write_perfect_filter_82599(struct ixgbe_hw *hw,
1576                                           union ixgbe_atr_input *input,
1577                                           u16 soft_id, u8 queue)
1578 {
1579         u32 fdirport, fdirvlan, fdirhash, fdircmd;
1580
1581         /* currently IPv6 is not supported, must be programmed with 0 */
1582         IXGBE_WRITE_REG_BE32(hw, IXGBE_FDIRSIPv6(0),
1583                              input->formatted.src_ip[0]);
1584         IXGBE_WRITE_REG_BE32(hw, IXGBE_FDIRSIPv6(1),
1585                              input->formatted.src_ip[1]);
1586         IXGBE_WRITE_REG_BE32(hw, IXGBE_FDIRSIPv6(2),
1587                              input->formatted.src_ip[2]);
1588
1589         /* record the source address (big-endian) */
1590         IXGBE_WRITE_REG_BE32(hw, IXGBE_FDIRIPSA, input->formatted.src_ip[0]);
1591
1592         /* record the first 32 bits of the destination address (big-endian) */
1593         IXGBE_WRITE_REG_BE32(hw, IXGBE_FDIRIPDA, input->formatted.dst_ip[0]);
1594
1595         /* record source and destination port (little-endian)*/
1596         fdirport = ntohs(input->formatted.dst_port);
1597         fdirport <<= IXGBE_FDIRPORT_DESTINATION_SHIFT;
1598         fdirport |= ntohs(input->formatted.src_port);
1599         IXGBE_WRITE_REG(hw, IXGBE_FDIRPORT, fdirport);
1600
1601         /* record vlan (little-endian) and flex_bytes(big-endian) */
1602         fdirvlan = IXGBE_STORE_AS_BE16(input->formatted.flex_bytes);
1603         fdirvlan <<= IXGBE_FDIRVLAN_FLEX_SHIFT;
1604         fdirvlan |= ntohs(input->formatted.vlan_id);
1605         IXGBE_WRITE_REG(hw, IXGBE_FDIRVLAN, fdirvlan);
1606
1607         /* configure FDIRHASH register */
1608         fdirhash = input->formatted.bkt_hash;
1609         fdirhash |= soft_id << IXGBE_FDIRHASH_SIG_SW_INDEX_SHIFT;
1610         IXGBE_WRITE_REG(hw, IXGBE_FDIRHASH, fdirhash);
1611
1612         /*
1613          * flush all previous writes to make certain registers are
1614          * programmed prior to issuing the command
1615          */
1616         IXGBE_WRITE_FLUSH(hw);
1617
1618         /* configure FDIRCMD register */
1619         fdircmd = IXGBE_FDIRCMD_CMD_ADD_FLOW | IXGBE_FDIRCMD_FILTER_UPDATE |
1620                   IXGBE_FDIRCMD_LAST | IXGBE_FDIRCMD_QUEUE_EN;
1621         if (queue == IXGBE_FDIR_DROP_QUEUE)
1622                 fdircmd |= IXGBE_FDIRCMD_DROP;
1623         fdircmd |= input->formatted.flow_type << IXGBE_FDIRCMD_FLOW_TYPE_SHIFT;
1624         fdircmd |= (u32)queue << IXGBE_FDIRCMD_RX_QUEUE_SHIFT;
1625         fdircmd |= (u32)input->formatted.vm_pool << IXGBE_FDIRCMD_VT_POOL_SHIFT;
1626
1627         IXGBE_WRITE_REG(hw, IXGBE_FDIRCMD, fdircmd);
1628
1629         return 0;
1630 }
1631
1632 s32 ixgbe_fdir_erase_perfect_filter_82599(struct ixgbe_hw *hw,
1633                                           union ixgbe_atr_input *input,
1634                                           u16 soft_id)
1635 {
1636         u32 fdirhash;
1637         u32 fdircmd = 0;
1638         u32 retry_count;
1639         s32 err = 0;
1640
1641         /* configure FDIRHASH register */
1642         fdirhash = input->formatted.bkt_hash;
1643         fdirhash |= soft_id << IXGBE_FDIRHASH_SIG_SW_INDEX_SHIFT;
1644         IXGBE_WRITE_REG(hw, IXGBE_FDIRHASH, fdirhash);
1645
1646         /* flush hash to HW */
1647         IXGBE_WRITE_FLUSH(hw);
1648
1649         /* Query if filter is present */
1650         IXGBE_WRITE_REG(hw, IXGBE_FDIRCMD, IXGBE_FDIRCMD_CMD_QUERY_REM_FILT);
1651
1652         for (retry_count = 10; retry_count; retry_count--) {
1653                 /* allow 10us for query to process */
1654                 udelay(10);
1655                 /* verify query completed successfully */
1656                 fdircmd = IXGBE_READ_REG(hw, IXGBE_FDIRCMD);
1657                 if (!(fdircmd & IXGBE_FDIRCMD_CMD_MASK))
1658                         break;
1659         }
1660
1661         if (!retry_count)
1662                 err = IXGBE_ERR_FDIR_REINIT_FAILED;
1663
1664         /* if filter exists in hardware then remove it */
1665         if (fdircmd & IXGBE_FDIRCMD_FILTER_VALID) {
1666                 IXGBE_WRITE_REG(hw, IXGBE_FDIRHASH, fdirhash);
1667                 IXGBE_WRITE_FLUSH(hw);
1668                 IXGBE_WRITE_REG(hw, IXGBE_FDIRCMD,
1669                                 IXGBE_FDIRCMD_CMD_REMOVE_FLOW);
1670         }
1671
1672         return err;
1673 }
1674
1675 /**
1676  *  ixgbe_read_analog_reg8_82599 - Reads 8 bit Omer analog register
1677  *  @hw: pointer to hardware structure
1678  *  @reg: analog register to read
1679  *  @val: read value
1680  *
1681  *  Performs read operation to Omer analog register specified.
1682  **/
1683 static s32 ixgbe_read_analog_reg8_82599(struct ixgbe_hw *hw, u32 reg, u8 *val)
1684 {
1685         u32  core_ctl;
1686
1687         IXGBE_WRITE_REG(hw, IXGBE_CORECTL, IXGBE_CORECTL_WRITE_CMD |
1688                         (reg << 8));
1689         IXGBE_WRITE_FLUSH(hw);
1690         udelay(10);
1691         core_ctl = IXGBE_READ_REG(hw, IXGBE_CORECTL);
1692         *val = (u8)core_ctl;
1693
1694         return 0;
1695 }
1696
1697 /**
1698  *  ixgbe_write_analog_reg8_82599 - Writes 8 bit Omer analog register
1699  *  @hw: pointer to hardware structure
1700  *  @reg: atlas register to write
1701  *  @val: value to write
1702  *
1703  *  Performs write operation to Omer analog register specified.
1704  **/
1705 static s32 ixgbe_write_analog_reg8_82599(struct ixgbe_hw *hw, u32 reg, u8 val)
1706 {
1707         u32  core_ctl;
1708
1709         core_ctl = (reg << 8) | val;
1710         IXGBE_WRITE_REG(hw, IXGBE_CORECTL, core_ctl);
1711         IXGBE_WRITE_FLUSH(hw);
1712         udelay(10);
1713
1714         return 0;
1715 }
1716
1717 /**
1718  *  ixgbe_start_hw_82599 - Prepare hardware for Tx/Rx
1719  *  @hw: pointer to hardware structure
1720  *
1721  *  Starts the hardware using the generic start_hw function
1722  *  and the generation start_hw function.
1723  *  Then performs revision-specific operations, if any.
1724  **/
1725 static s32 ixgbe_start_hw_82599(struct ixgbe_hw *hw)
1726 {
1727         s32 ret_val = 0;
1728
1729         ret_val = ixgbe_start_hw_generic(hw);
1730         if (ret_val != 0)
1731                 goto out;
1732
1733         ret_val = ixgbe_start_hw_gen2(hw);
1734         if (ret_val != 0)
1735                 goto out;
1736
1737         /* We need to run link autotry after the driver loads */
1738         hw->mac.autotry_restart = true;
1739         hw->mac.rx_pb_size = IXGBE_82599_RX_PB_SIZE;
1740
1741         if (ret_val == 0)
1742                 ret_val = ixgbe_verify_fw_version_82599(hw);
1743 out:
1744         return ret_val;
1745 }
1746
1747 /**
1748  *  ixgbe_identify_phy_82599 - Get physical layer module
1749  *  @hw: pointer to hardware structure
1750  *
1751  *  Determines the physical layer module found on the current adapter.
1752  *  If PHY already detected, maintains current PHY type in hw struct,
1753  *  otherwise executes the PHY detection routine.
1754  **/
1755 static s32 ixgbe_identify_phy_82599(struct ixgbe_hw *hw)
1756 {
1757         s32 status = IXGBE_ERR_PHY_ADDR_INVALID;
1758
1759         /* Detect PHY if not unknown - returns success if already detected. */
1760         status = ixgbe_identify_phy_generic(hw);
1761         if (status != 0) {
1762                 /* 82599 10GBASE-T requires an external PHY */
1763                 if (hw->mac.ops.get_media_type(hw) == ixgbe_media_type_copper)
1764                         goto out;
1765                 else
1766                         status = ixgbe_identify_sfp_module_generic(hw);
1767         }
1768
1769         /* Set PHY type none if no PHY detected */
1770         if (hw->phy.type == ixgbe_phy_unknown) {
1771                 hw->phy.type = ixgbe_phy_none;
1772                 status = 0;
1773         }
1774
1775         /* Return error if SFP module has been detected but is not supported */
1776         if (hw->phy.type == ixgbe_phy_sfp_unsupported)
1777                 status = IXGBE_ERR_SFP_NOT_SUPPORTED;
1778
1779 out:
1780         return status;
1781 }
1782
1783 /**
1784  *  ixgbe_get_supported_physical_layer_82599 - Returns physical layer type
1785  *  @hw: pointer to hardware structure
1786  *
1787  *  Determines physical layer capabilities of the current configuration.
1788  **/
1789 static u32 ixgbe_get_supported_physical_layer_82599(struct ixgbe_hw *hw)
1790 {
1791         u32 physical_layer = IXGBE_PHYSICAL_LAYER_UNKNOWN;
1792         u32 autoc = IXGBE_READ_REG(hw, IXGBE_AUTOC);
1793         u32 autoc2 = IXGBE_READ_REG(hw, IXGBE_AUTOC2);
1794         u32 pma_pmd_10g_serial = autoc2 & IXGBE_AUTOC2_10G_SERIAL_PMA_PMD_MASK;
1795         u32 pma_pmd_10g_parallel = autoc & IXGBE_AUTOC_10G_PMA_PMD_MASK;
1796         u32 pma_pmd_1g = autoc & IXGBE_AUTOC_1G_PMA_PMD_MASK;
1797         u16 ext_ability = 0;
1798         u8 comp_codes_10g = 0;
1799         u8 comp_codes_1g = 0;
1800
1801         hw->phy.ops.identify(hw);
1802
1803         switch (hw->phy.type) {
1804         case ixgbe_phy_tn:
1805         case ixgbe_phy_cu_unknown:
1806                 hw->phy.ops.read_reg(hw, MDIO_PMA_EXTABLE, MDIO_MMD_PMAPMD,
1807                                                          &ext_ability);
1808                 if (ext_ability & MDIO_PMA_EXTABLE_10GBT)
1809                         physical_layer |= IXGBE_PHYSICAL_LAYER_10GBASE_T;
1810                 if (ext_ability & MDIO_PMA_EXTABLE_1000BT)
1811                         physical_layer |= IXGBE_PHYSICAL_LAYER_1000BASE_T;
1812                 if (ext_ability & MDIO_PMA_EXTABLE_100BTX)
1813                         physical_layer |= IXGBE_PHYSICAL_LAYER_100BASE_TX;
1814                 goto out;
1815         default:
1816                 break;
1817         }
1818
1819         switch (autoc & IXGBE_AUTOC_LMS_MASK) {
1820         case IXGBE_AUTOC_LMS_1G_AN:
1821         case IXGBE_AUTOC_LMS_1G_LINK_NO_AN:
1822                 if (pma_pmd_1g == IXGBE_AUTOC_1G_KX_BX) {
1823                         physical_layer = IXGBE_PHYSICAL_LAYER_1000BASE_KX |
1824                             IXGBE_PHYSICAL_LAYER_1000BASE_BX;
1825                         goto out;
1826                 } else
1827                         /* SFI mode so read SFP module */
1828                         goto sfp_check;
1829                 break;
1830         case IXGBE_AUTOC_LMS_10G_LINK_NO_AN:
1831                 if (pma_pmd_10g_parallel == IXGBE_AUTOC_10G_CX4)
1832                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_CX4;
1833                 else if (pma_pmd_10g_parallel == IXGBE_AUTOC_10G_KX4)
1834                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_KX4;
1835                 else if (pma_pmd_10g_parallel == IXGBE_AUTOC_10G_XAUI)
1836                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_XAUI;
1837                 goto out;
1838                 break;
1839         case IXGBE_AUTOC_LMS_10G_SERIAL:
1840                 if (pma_pmd_10g_serial == IXGBE_AUTOC2_10G_KR) {
1841                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_KR;
1842                         goto out;
1843                 } else if (pma_pmd_10g_serial == IXGBE_AUTOC2_10G_SFI)
1844                         goto sfp_check;
1845                 break;
1846         case IXGBE_AUTOC_LMS_KX4_KX_KR:
1847         case IXGBE_AUTOC_LMS_KX4_KX_KR_1G_AN:
1848                 if (autoc & IXGBE_AUTOC_KX_SUPP)
1849                         physical_layer |= IXGBE_PHYSICAL_LAYER_1000BASE_KX;
1850                 if (autoc & IXGBE_AUTOC_KX4_SUPP)
1851                         physical_layer |= IXGBE_PHYSICAL_LAYER_10GBASE_KX4;
1852                 if (autoc & IXGBE_AUTOC_KR_SUPP)
1853                         physical_layer |= IXGBE_PHYSICAL_LAYER_10GBASE_KR;
1854                 goto out;
1855                 break;
1856         default:
1857                 goto out;
1858                 break;
1859         }
1860
1861 sfp_check:
1862         /* SFP check must be done last since DA modules are sometimes used to
1863          * test KR mode -  we need to id KR mode correctly before SFP module.
1864          * Call identify_sfp because the pluggable module may have changed */
1865         hw->phy.ops.identify_sfp(hw);
1866         if (hw->phy.sfp_type == ixgbe_sfp_type_not_present)
1867                 goto out;
1868
1869         switch (hw->phy.type) {
1870         case ixgbe_phy_sfp_passive_tyco:
1871         case ixgbe_phy_sfp_passive_unknown:
1872                 physical_layer = IXGBE_PHYSICAL_LAYER_SFP_PLUS_CU;
1873                 break;
1874         case ixgbe_phy_sfp_ftl_active:
1875         case ixgbe_phy_sfp_active_unknown:
1876                 physical_layer = IXGBE_PHYSICAL_LAYER_SFP_ACTIVE_DA;
1877                 break;
1878         case ixgbe_phy_sfp_avago:
1879         case ixgbe_phy_sfp_ftl:
1880         case ixgbe_phy_sfp_intel:
1881         case ixgbe_phy_sfp_unknown:
1882                 hw->phy.ops.read_i2c_eeprom(hw,
1883                       IXGBE_SFF_1GBE_COMP_CODES, &comp_codes_1g);
1884                 hw->phy.ops.read_i2c_eeprom(hw,
1885                       IXGBE_SFF_10GBE_COMP_CODES, &comp_codes_10g);
1886                 if (comp_codes_10g & IXGBE_SFF_10GBASESR_CAPABLE)
1887                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_SR;
1888                 else if (comp_codes_10g & IXGBE_SFF_10GBASELR_CAPABLE)
1889                         physical_layer = IXGBE_PHYSICAL_LAYER_10GBASE_LR;
1890                 else if (comp_codes_1g & IXGBE_SFF_1GBASET_CAPABLE)
1891                         physical_layer = IXGBE_PHYSICAL_LAYER_1000BASE_T;
1892                 break;
1893         default:
1894                 break;
1895         }
1896
1897 out:
1898         return physical_layer;
1899 }
1900
1901 /**
1902  *  ixgbe_enable_rx_dma_82599 - Enable the Rx DMA unit on 82599
1903  *  @hw: pointer to hardware structure
1904  *  @regval: register value to write to RXCTRL
1905  *
1906  *  Enables the Rx DMA unit for 82599
1907  **/
1908 static s32 ixgbe_enable_rx_dma_82599(struct ixgbe_hw *hw, u32 regval)
1909 {
1910         /*
1911          * Workaround for 82599 silicon errata when enabling the Rx datapath.
1912          * If traffic is incoming before we enable the Rx unit, it could hang
1913          * the Rx DMA unit.  Therefore, make sure the security engine is
1914          * completely disabled prior to enabling the Rx unit.
1915          */
1916         hw->mac.ops.disable_rx_buff(hw);
1917
1918         IXGBE_WRITE_REG(hw, IXGBE_RXCTRL, regval);
1919
1920         hw->mac.ops.enable_rx_buff(hw);
1921
1922         return 0;
1923 }
1924
1925 /**
1926  *  ixgbe_verify_fw_version_82599 - verify fw version for 82599
1927  *  @hw: pointer to hardware structure
1928  *
1929  *  Verifies that installed the firmware version is 0.6 or higher
1930  *  for SFI devices. All 82599 SFI devices should have version 0.6 or higher.
1931  *
1932  *  Returns IXGBE_ERR_EEPROM_VERSION if the FW is not present or
1933  *  if the FW version is not supported.
1934  **/
1935 static s32 ixgbe_verify_fw_version_82599(struct ixgbe_hw *hw)
1936 {
1937         s32 status = IXGBE_ERR_EEPROM_VERSION;
1938         u16 fw_offset, fw_ptp_cfg_offset;
1939         u16 fw_version = 0;
1940
1941         /* firmware check is only necessary for SFI devices */
1942         if (hw->phy.media_type != ixgbe_media_type_fiber) {
1943                 status = 0;
1944                 goto fw_version_out;
1945         }
1946
1947         /* get the offset to the Firmware Module block */
1948         hw->eeprom.ops.read(hw, IXGBE_FW_PTR, &fw_offset);
1949
1950         if ((fw_offset == 0) || (fw_offset == 0xFFFF))
1951                 goto fw_version_out;
1952
1953         /* get the offset to the Pass Through Patch Configuration block */
1954         hw->eeprom.ops.read(hw, (fw_offset +
1955                                  IXGBE_FW_PASSTHROUGH_PATCH_CONFIG_PTR),
1956                                  &fw_ptp_cfg_offset);
1957
1958         if ((fw_ptp_cfg_offset == 0) || (fw_ptp_cfg_offset == 0xFFFF))
1959                 goto fw_version_out;
1960
1961         /* get the firmware version */
1962         hw->eeprom.ops.read(hw, (fw_ptp_cfg_offset +
1963                                  IXGBE_FW_PATCH_VERSION_4),
1964                                  &fw_version);
1965
1966         if (fw_version > 0x5)
1967                 status = 0;
1968
1969 fw_version_out:
1970         return status;
1971 }
1972
1973 /**
1974  *  ixgbe_verify_lesm_fw_enabled_82599 - Checks LESM FW module state.
1975  *  @hw: pointer to hardware structure
1976  *
1977  *  Returns true if the LESM FW module is present and enabled. Otherwise
1978  *  returns false. Smart Speed must be disabled if LESM FW module is enabled.
1979  **/
1980 static bool ixgbe_verify_lesm_fw_enabled_82599(struct ixgbe_hw *hw)
1981 {
1982         bool lesm_enabled = false;
1983         u16 fw_offset, fw_lesm_param_offset, fw_lesm_state;
1984         s32 status;
1985
1986         /* get the offset to the Firmware Module block */
1987         status = hw->eeprom.ops.read(hw, IXGBE_FW_PTR, &fw_offset);
1988
1989         if ((status != 0) ||
1990             (fw_offset == 0) || (fw_offset == 0xFFFF))
1991                 goto out;
1992
1993         /* get the offset to the LESM Parameters block */
1994         status = hw->eeprom.ops.read(hw, (fw_offset +
1995                                      IXGBE_FW_LESM_PARAMETERS_PTR),
1996                                      &fw_lesm_param_offset);
1997
1998         if ((status != 0) ||
1999             (fw_lesm_param_offset == 0) || (fw_lesm_param_offset == 0xFFFF))
2000                 goto out;
2001
2002         /* get the lesm state word */
2003         status = hw->eeprom.ops.read(hw, (fw_lesm_param_offset +
2004                                      IXGBE_FW_LESM_STATE_1),
2005                                      &fw_lesm_state);
2006
2007         if ((status == 0) &&
2008             (fw_lesm_state & IXGBE_FW_LESM_STATE_ENABLED))
2009                 lesm_enabled = true;
2010
2011 out:
2012         return lesm_enabled;
2013 }
2014
2015 /**
2016  *  ixgbe_read_eeprom_buffer_82599 - Read EEPROM word(s) using
2017  *  fastest available method
2018  *
2019  *  @hw: pointer to hardware structure
2020  *  @offset: offset of  word in EEPROM to read
2021  *  @words: number of words
2022  *  @data: word(s) read from the EEPROM
2023  *
2024  *  Retrieves 16 bit word(s) read from EEPROM
2025  **/
2026 static s32 ixgbe_read_eeprom_buffer_82599(struct ixgbe_hw *hw, u16 offset,
2027                                           u16 words, u16 *data)
2028 {
2029         struct ixgbe_eeprom_info *eeprom = &hw->eeprom;
2030         s32 ret_val = IXGBE_ERR_CONFIG;
2031
2032         /*
2033          * If EEPROM is detected and can be addressed using 14 bits,
2034          * use EERD otherwise use bit bang
2035          */
2036         if ((eeprom->type == ixgbe_eeprom_spi) &&
2037             (offset + (words - 1) <= IXGBE_EERD_MAX_ADDR))
2038                 ret_val = ixgbe_read_eerd_buffer_generic(hw, offset, words,
2039                                                          data);
2040         else
2041                 ret_val = ixgbe_read_eeprom_buffer_bit_bang_generic(hw, offset,
2042                                                                     words,
2043                                                                     data);
2044
2045         return ret_val;
2046 }
2047
2048 /**
2049  *  ixgbe_read_eeprom_82599 - Read EEPROM word using
2050  *  fastest available method
2051  *
2052  *  @hw: pointer to hardware structure
2053  *  @offset: offset of  word in the EEPROM to read
2054  *  @data: word read from the EEPROM
2055  *
2056  *  Reads a 16 bit word from the EEPROM
2057  **/
2058 static s32 ixgbe_read_eeprom_82599(struct ixgbe_hw *hw,
2059                                    u16 offset, u16 *data)
2060 {
2061         struct ixgbe_eeprom_info *eeprom = &hw->eeprom;
2062         s32 ret_val = IXGBE_ERR_CONFIG;
2063
2064         /*
2065          * If EEPROM is detected and can be addressed using 14 bits,
2066          * use EERD otherwise use bit bang
2067          */
2068         if ((eeprom->type == ixgbe_eeprom_spi) &&
2069             (offset <= IXGBE_EERD_MAX_ADDR))
2070                 ret_val = ixgbe_read_eerd_generic(hw, offset, data);
2071         else
2072                 ret_val = ixgbe_read_eeprom_bit_bang_generic(hw, offset, data);
2073
2074         return ret_val;
2075 }
2076
2077 static struct ixgbe_mac_operations mac_ops_82599 = {
2078         .init_hw                = &ixgbe_init_hw_generic,
2079         .reset_hw               = &ixgbe_reset_hw_82599,
2080         .start_hw               = &ixgbe_start_hw_82599,
2081         .clear_hw_cntrs         = &ixgbe_clear_hw_cntrs_generic,
2082         .get_media_type         = &ixgbe_get_media_type_82599,
2083         .get_supported_physical_layer = &ixgbe_get_supported_physical_layer_82599,
2084         .enable_rx_dma          = &ixgbe_enable_rx_dma_82599,
2085         .disable_rx_buff        = &ixgbe_disable_rx_buff_generic,
2086         .enable_rx_buff         = &ixgbe_enable_rx_buff_generic,
2087         .get_mac_addr           = &ixgbe_get_mac_addr_generic,
2088         .get_san_mac_addr       = &ixgbe_get_san_mac_addr_generic,
2089         .get_device_caps        = &ixgbe_get_device_caps_generic,
2090         .get_wwn_prefix         = &ixgbe_get_wwn_prefix_generic,
2091         .stop_adapter           = &ixgbe_stop_adapter_generic,
2092         .get_bus_info           = &ixgbe_get_bus_info_generic,
2093         .set_lan_id             = &ixgbe_set_lan_id_multi_port_pcie,
2094         .read_analog_reg8       = &ixgbe_read_analog_reg8_82599,
2095         .write_analog_reg8      = &ixgbe_write_analog_reg8_82599,
2096         .setup_link             = &ixgbe_setup_mac_link_82599,
2097         .set_rxpba              = &ixgbe_set_rxpba_generic,
2098         .check_link             = &ixgbe_check_mac_link_generic,
2099         .get_link_capabilities  = &ixgbe_get_link_capabilities_82599,
2100         .led_on                 = &ixgbe_led_on_generic,
2101         .led_off                = &ixgbe_led_off_generic,
2102         .blink_led_start        = &ixgbe_blink_led_start_generic,
2103         .blink_led_stop         = &ixgbe_blink_led_stop_generic,
2104         .set_rar                = &ixgbe_set_rar_generic,
2105         .clear_rar              = &ixgbe_clear_rar_generic,
2106         .set_vmdq               = &ixgbe_set_vmdq_generic,
2107         .clear_vmdq             = &ixgbe_clear_vmdq_generic,
2108         .init_rx_addrs          = &ixgbe_init_rx_addrs_generic,
2109         .update_mc_addr_list    = &ixgbe_update_mc_addr_list_generic,
2110         .enable_mc              = &ixgbe_enable_mc_generic,
2111         .disable_mc             = &ixgbe_disable_mc_generic,
2112         .clear_vfta             = &ixgbe_clear_vfta_generic,
2113         .set_vfta               = &ixgbe_set_vfta_generic,
2114         .fc_enable              = &ixgbe_fc_enable_generic,
2115         .set_fw_drv_ver         = &ixgbe_set_fw_drv_ver_generic,
2116         .init_uta_tables        = &ixgbe_init_uta_tables_generic,
2117         .setup_sfp              = &ixgbe_setup_sfp_modules_82599,
2118         .set_mac_anti_spoofing  = &ixgbe_set_mac_anti_spoofing,
2119         .set_vlan_anti_spoofing = &ixgbe_set_vlan_anti_spoofing,
2120         .acquire_swfw_sync      = &ixgbe_acquire_swfw_sync,
2121         .release_swfw_sync      = &ixgbe_release_swfw_sync,
2122         .get_thermal_sensor_data = &ixgbe_get_thermal_sensor_data_generic,
2123         .init_thermal_sensor_thresh = &ixgbe_init_thermal_sensor_thresh_generic,
2124
2125 };
2126
2127 static struct ixgbe_eeprom_operations eeprom_ops_82599 = {
2128         .init_params            = &ixgbe_init_eeprom_params_generic,
2129         .read                   = &ixgbe_read_eeprom_82599,
2130         .read_buffer            = &ixgbe_read_eeprom_buffer_82599,
2131         .write                  = &ixgbe_write_eeprom_generic,
2132         .write_buffer           = &ixgbe_write_eeprom_buffer_bit_bang_generic,
2133         .calc_checksum          = &ixgbe_calc_eeprom_checksum_generic,
2134         .validate_checksum      = &ixgbe_validate_eeprom_checksum_generic,
2135         .update_checksum        = &ixgbe_update_eeprom_checksum_generic,
2136 };
2137
2138 static struct ixgbe_phy_operations phy_ops_82599 = {
2139         .identify               = &ixgbe_identify_phy_82599,
2140         .identify_sfp           = &ixgbe_identify_sfp_module_generic,
2141         .init                   = &ixgbe_init_phy_ops_82599,
2142         .reset                  = &ixgbe_reset_phy_generic,
2143         .read_reg               = &ixgbe_read_phy_reg_generic,
2144         .write_reg              = &ixgbe_write_phy_reg_generic,
2145         .setup_link             = &ixgbe_setup_phy_link_generic,
2146         .setup_link_speed       = &ixgbe_setup_phy_link_speed_generic,
2147         .read_i2c_byte          = &ixgbe_read_i2c_byte_generic,
2148         .write_i2c_byte         = &ixgbe_write_i2c_byte_generic,
2149         .read_i2c_eeprom        = &ixgbe_read_i2c_eeprom_generic,
2150         .write_i2c_eeprom       = &ixgbe_write_i2c_eeprom_generic,
2151         .check_overtemp         = &ixgbe_tn_check_overtemp,
2152 };
2153
2154 struct ixgbe_info ixgbe_82599_info = {
2155         .mac                    = ixgbe_mac_82599EB,
2156         .get_invariants         = &ixgbe_get_invariants_82599,
2157         .mac_ops                = &mac_ops_82599,
2158         .eeprom_ops             = &eeprom_ops_82599,
2159         .phy_ops                = &phy_ops_82599,
2160         .mbx_ops                = &mbx_ops_generic,
2161 };