1 /* This file is part of linux driver for digital TV devices equipped with B2C2 FlexcopII(b)/III
3 * register descriptions
5 * see flexcop.c for copyright information.
8 /* This file is automatically generated, do not edit things here. */
9 #ifndef __FLEXCOP_IBI_VALUE_INCLUDED__
10 #define __FLEXCOP_IBI_VALUE_INCLUDED__
17 u32 dma_0No_update : 1;
22 u32 DMA_maxpackets : 8;
23 u32 dma_addr_size :24;
29 u32 dma_addr_size :24;
35 u32 dma_addr_size :24;
54 u32 working_start : 1;
57 u32 twoWS_port_reg : 2;
58 u32 no_base_addr_ack_error : 1;
66 u32 exlicit_stops : 1;
93 u32 LNB_CTLHighCount_sig :15;
94 u32 LNB_CTLLowCount_sig :15;
95 u32 LNB_CTLPrescaler_sig : 2;
96 } lnb_switch_freq_200;
102 u32 Per_reset_sig : 1;
104 u32 Rev_N_sig_revision_hi : 4;
105 u32 Rev_N_sig_reserved1 : 2;
106 u32 Rev_N_sig_caps : 1;
107 u32 Rev_N_sig_reserved2 : 1;
111 u32 Stream1_filter_sig : 1;
112 u32 Stream2_filter_sig : 1;
113 u32 PCR_filter_sig : 1;
114 u32 PMT_filter_sig : 1;
115 u32 EMM_filter_sig : 1;
116 u32 ECM_filter_sig : 1;
117 u32 Null_filter_sig : 1;
118 u32 Mask_filter_sig : 1;
119 u32 WAN_Enable_sig : 1;
120 u32 WAN_CA_Enable_sig : 1;
121 u32 CA_Enable_sig : 1;
122 u32 SMC_Enable_sig : 1;
123 u32 Per_CA_Enable_sig : 1;
124 u32 Multi2_Enable_sig : 1;
125 u32 MAC_filter_Mode_sig : 1;
126 u32 Rcv_Data_sig : 1;
127 u32 DMA1_IRQ_Enable_sig : 1;
128 u32 DMA1_Timer_Enable_sig : 1;
129 u32 DMA2_IRQ_Enable_sig : 1;
130 u32 DMA2_Timer_Enable_sig : 1;
131 u32 DMA1_Size_IRQ_Enable_sig : 1;
132 u32 DMA2_Size_IRQ_Enable_sig : 1;
133 u32 Mailbox_from_V8_Enable_sig : 1;
138 u32 DMA1_IRQ_Status : 1;
139 u32 DMA1_Timer_Status : 1;
140 u32 DMA2_IRQ_Status : 1;
141 u32 DMA2_Timer_Status : 1;
142 u32 DMA1_Size_IRQ_Status : 1;
143 u32 DMA2_Size_IRQ_Status : 1;
144 u32 Mailbox_from_V8_Status_sig : 1;
145 u32 Data_receiver_error : 1;
146 u32 Continuity_error_flag : 1;
147 u32 LLC_SNAP_FLAG_set : 1;
148 u32 Transport_Error : 1;
153 u32 reset_blocks : 8;
154 u32 Block_reset_enable : 8;
155 u32 Special_controls :16;
159 u32 vuart_oe_sig : 1;
162 u32 section_pkg_enable_sig : 1;
165 u32 polarity_PS_CLK_sig : 1;
166 u32 polarity_PS_VALID_sig : 1;
167 u32 polarity_PS_SYNC_sig : 1;
168 u32 polarity_PS_ERR_sig : 1;
173 u32 Mailbox_from_V8 :32;
174 } mbox_v8_to_host_218;
177 u32 sysramaccess_data : 8;
178 u32 sysramaccess_addr :15;
180 u32 sysramaccess_write : 1;
181 u32 sysramaccess_busmuster : 1;
182 } mbox_host_to_v8_21c;
186 u32 Stream1_trans : 1;
187 u32 MAC_Multicast_filter : 1;
188 u32 debug_flag_pid_saved : 1;
190 u32 Stream2_trans : 1;
191 u32 debug_flag_write_status00 : 1;
192 u32 debug_fifo_problem : 1;
198 u32 debug_overrun3 : 1;
199 u32 debug_overrun2 : 1;
208 u32 EMM_filter_4 : 1;
209 u32 EMM_filter_6 : 1;
221 } pid_filter_30c_ext_ind_0_7;
224 u32 net_master_read :17;
226 } pid_filter_30c_ext_ind_1;
229 u32 net_master_write :17;
231 } pid_filter_30c_ext_ind_2;
234 u32 next_net_master_write :17;
236 } pid_filter_30c_ext_ind_3;
244 } pid_filter_30c_ext_ind_4;
249 } pid_filter_30c_ext_ind_5;
252 u32 pid_fsm_save_reg0 : 2;
253 u32 pid_fsm_save_reg1 : 2;
254 u32 pid_fsm_save_reg2 : 2;
255 u32 pid_fsm_save_reg3 : 2;
256 u32 pid_fsm_save_reg4 : 2;
257 u32 pid_fsm_save_reg300 : 2;
258 u32 write_status1 : 2;
259 u32 write_status4 : 2;
260 u32 data_size_reg :12;
262 } pid_filter_30c_ext_ind_6;
266 u32 extra_index_reg : 3;
268 u32 pass_alltables : 1;
275 u32 PID_enable_bit : 1;
301 u32 Card_IDbyte6 : 8;
302 u32 Card_IDbyte5 : 8;
303 u32 Card_IDbyte4 : 8;
304 u32 Card_IDbyte3 : 8;
308 u32 Card_IDbyte2 : 8;
309 u32 Card_IDbyte1 : 8;
326 u32 transmitter_data_byte : 8;
327 u32 ReceiveDataReady : 1;
328 u32 ReceiveByteFrameError : 1;
337 u32 pi_component_reg : 3;
342 u32 oncecycle_read : 1;
343 u32 Timer_Read_req : 1;
344 u32 Timer_Load_req : 1;
349 u32 pcmcia_a_mod_pwr_n : 1;
350 u32 pcmcia_b_mod_pwr_n : 1;
351 u32 config_Done_stat : 1;
352 u32 config_Init_stat : 1;
353 u32 config_Prog_n : 1;
357 u32 pi_CiMax_IRQ_n : 1;
358 u32 pi_timeout_status : 1;
367 u32 key_array_col : 3;
368 u32 key_array_row : 5;
383 u32 start_sram_ibi : 1;
387 u32 net_addr_read :16;
388 u32 net_addr_write :16;
420 u32 net_ovflow_error : 1;
421 u32 media_ovflow_error : 1;
422 u32 cai_ovflow_error : 1;
423 u32 cao_ovflow_error : 1;
424 u32 ctrl_usb_wan : 1;
425 u32 ctrl_sramdma : 1;
426 u32 ctrl_maximumfill : 1;
433 u32 net_addr_read : 1;
435 u32 net_addr_write : 1;
440 u32 wan_speed_sig : 2;
442 u32 wan_wait_state : 8;
446 u32 wan_pkt_frame : 4;