Pileus Git - ~andy/linux/blob - drivers/gpu/drm/nouveau/core/subdev/bus/nv31.c

   1 /*
   2  * Copyright 2012 Nouveau Community
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * Authors: Martin Peres <martin.peres@labri.fr>
  23  *          Ben Skeggs
  24  */
  25
  26 #include "nv04.h"
  27
  28 static void
  29 nv31_bus_intr(struct nouveau_subdev *subdev)
  30 {
  31         struct nouveau_bus *pbus = nouveau_bus(subdev);
  32         u32 stat = nv_rd32(pbus, 0x001100) & nv_rd32(pbus, 0x001140);
  33         u32 gpio = nv_rd32(pbus, 0x001104) & nv_rd32(pbus, 0x001144);
  34
  35         if (gpio) {
  36                 subdev = nouveau_subdev(pbus, NVDEV_SUBDEV_GPIO);
  37                 if (subdev && subdev->intr)
  38                         subdev->intr(subdev);
  39         }
  40
  41         if (stat & 0x00000008) {  /* NV41- */
  42                 u32 addr = nv_rd32(pbus, 0x009084);
  43                 u32 data = nv_rd32(pbus, 0x009088);
  44
  45                 nv_error(pbus, "MMIO %s of 0x%08x FAULT at 0x%06x\n",
  46                          (addr & 0x00000002) ? "write" : "read", data,
  47                          (addr & 0x00fffffc));
  48
  49                 stat &= ~0x00000008;
  50                 nv_wr32(pbus, 0x001100, 0x00000008);
  51         }
  52
  53         if (stat & 0x00070000) {
  54                 subdev = nouveau_subdev(pbus, NVDEV_SUBDEV_THERM);
  55                 if (subdev && subdev->intr)
  56                         subdev->intr(subdev);
  57                 stat &= ~0x00070000;
  58                 nv_wr32(pbus, 0x001100, 0x00070000);
  59         }
  60
  61         if (stat) {
  62                 nv_error(pbus, "unknown intr 0x%08x\n", stat);
  63                 nv_mask(pbus, 0x001140, stat, 0x00000000);
  64         }
  65 }
  66
  67 static int
  68 nv31_bus_init(struct nouveau_object *object)
  69 {
  70         struct nv04_bus_priv *priv = (void *)object;
  71         int ret;
  72
  73         ret = nouveau_bus_init(&priv->base);
  74         if (ret)
  75                 return ret;
  76
  77         nv_wr32(priv, 0x001100, 0xffffffff);
  78         nv_wr32(priv, 0x001140, 0x00070008);
  79         return 0;
  80 }
  81
  82 struct nouveau_oclass *
  83 nv31_bus_oclass = &(struct nv04_bus_impl) {
  84         .base.handle = NV_SUBDEV(BUS, 0x31),
  85         .base.ofuncs = &(struct nouveau_ofuncs) {
  86                 .ctor = nv04_bus_ctor,
  87                 .dtor = _nouveau_bus_dtor,
  88                 .init = nv31_bus_init,
  89                 .fini = _nouveau_bus_fini,
  90         },
  91         .intr = nv31_bus_intr,
  92 }.base;