Pileus Git - ~andy/linux/blob - drivers/gpu/drm/i915/intel_i2c.c

   1 /*
   2  * Copyright (c) 2006 Dave Airlie <airlied@linux.ie>
   3  * Copyright © 2006-2008,2010 Intel Corporation
   4  *   Jesse Barnes <jesse.barnes@intel.com>
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice (including the next
  14  * paragraph) shall be included in all copies or substantial portions of the
  15  * Software.
  16  *
  17  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  18  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  19  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  20  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  21  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  22  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
  23  * DEALINGS IN THE SOFTWARE.
  24  *
  25  * Authors:
  26  *      Eric Anholt <eric@anholt.net>
  27  *      Chris Wilson <chris@chris-wilson.co.uk>
  28  */
  29 #include <linux/i2c.h>
  30 #include <linux/i2c-algo-bit.h>
  31 #include <linux/export.h>
  32 #include "drmP.h"
  33 #include "drm.h"
  34 #include "intel_drv.h"
  35 #include "i915_drm.h"
  36 #include "i915_drv.h"
  37
  38 struct gmbus_port {
  39         const char *name;
  40         int reg;
  41 };
  42
  43 static const struct gmbus_port gmbus_ports[] = {
  44         { "ssc", GPIOB },
  45         { "vga", GPIOA },
  46         { "panel", GPIOC },
  47         { "dpc", GPIOD },
  48         { "dpb", GPIOE },
  49         { "dpd", GPIOF },
  50 };
  51
  52 /* Intel GPIO access functions */
  53
  54 #define I2C_RISEFALL_TIME 10
  55
  56 static inline struct intel_gmbus *
  57 to_intel_gmbus(struct i2c_adapter *i2c)
  58 {
  59         return container_of(i2c, struct intel_gmbus, adapter);
  60 }
  61
  62 void
  63 intel_i2c_reset(struct drm_device *dev)
  64 {
  65         struct drm_i915_private *dev_priv = dev->dev_private;
  66         I915_WRITE(dev_priv->gpio_mmio_base + GMBUS0, 0);
  67 }
  68
  69 static void intel_i2c_quirk_set(struct drm_i915_private *dev_priv, bool enable)
  70 {
  71         u32 val;
  72
  73         /* When using bit bashing for I2C, this bit needs to be set to 1 */
  74         if (!IS_PINEVIEW(dev_priv->dev))
  75                 return;
  76
  77         val = I915_READ(DSPCLK_GATE_D);
  78         if (enable)
  79                 val |= DPCUNIT_CLOCK_GATE_DISABLE;
  80         else
  81                 val &= ~DPCUNIT_CLOCK_GATE_DISABLE;
  82         I915_WRITE(DSPCLK_GATE_D, val);
  83 }
  84
  85 static u32 get_reserved(struct intel_gmbus *bus)
  86 {
  87         struct drm_i915_private *dev_priv = bus->dev_priv;
  88         struct drm_device *dev = dev_priv->dev;
  89         u32 reserved = 0;
  90
  91         /* On most chips, these bits must be preserved in software. */
  92         if (!IS_I830(dev) && !IS_845G(dev))
  93                 reserved = I915_READ_NOTRACE(bus->gpio_reg) &
  94                                              (GPIO_DATA_PULLUP_DISABLE |
  95                                               GPIO_CLOCK_PULLUP_DISABLE);
  96
  97         return reserved;
  98 }
  99
 100 static int get_clock(void *data)
 101 {
 102         struct intel_gmbus *bus = data;
 103         struct drm_i915_private *dev_priv = bus->dev_priv;
 104         u32 reserved = get_reserved(bus);
 105         I915_WRITE_NOTRACE(bus->gpio_reg, reserved | GPIO_CLOCK_DIR_MASK);
 106         I915_WRITE_NOTRACE(bus->gpio_reg, reserved);
 107         return (I915_READ_NOTRACE(bus->gpio_reg) & GPIO_CLOCK_VAL_IN) != 0;
 108 }
 109
 110 static int get_data(void *data)
 111 {
 112         struct intel_gmbus *bus = data;
 113         struct drm_i915_private *dev_priv = bus->dev_priv;
 114         u32 reserved = get_reserved(bus);
 115         I915_WRITE_NOTRACE(bus->gpio_reg, reserved | GPIO_DATA_DIR_MASK);
 116         I915_WRITE_NOTRACE(bus->gpio_reg, reserved);
 117         return (I915_READ_NOTRACE(bus->gpio_reg) & GPIO_DATA_VAL_IN) != 0;
 118 }
 119
 120 static void set_clock(void *data, int state_high)
 121 {
 122         struct intel_gmbus *bus = data;
 123         struct drm_i915_private *dev_priv = bus->dev_priv;
 124         u32 reserved = get_reserved(bus);
 125         u32 clock_bits;
 126
 127         if (state_high)
 128                 clock_bits = GPIO_CLOCK_DIR_IN | GPIO_CLOCK_DIR_MASK;
 129         else
 130                 clock_bits = GPIO_CLOCK_DIR_OUT | GPIO_CLOCK_DIR_MASK |
 131                         GPIO_CLOCK_VAL_MASK;
 132
 133         I915_WRITE_NOTRACE(bus->gpio_reg, reserved | clock_bits);
 134         POSTING_READ(bus->gpio_reg);
 135 }
 136
 137 static void set_data(void *data, int state_high)
 138 {
 139         struct intel_gmbus *bus = data;
 140         struct drm_i915_private *dev_priv = bus->dev_priv;
 141         u32 reserved = get_reserved(bus);
 142         u32 data_bits;
 143
 144         if (state_high)
 145                 data_bits = GPIO_DATA_DIR_IN | GPIO_DATA_DIR_MASK;
 146         else
 147                 data_bits = GPIO_DATA_DIR_OUT | GPIO_DATA_DIR_MASK |
 148                         GPIO_DATA_VAL_MASK;
 149
 150         I915_WRITE_NOTRACE(bus->gpio_reg, reserved | data_bits);
 151         POSTING_READ(bus->gpio_reg);
 152 }
 153
 154 static int
 155 intel_gpio_pre_xfer(struct i2c_adapter *adapter)
 156 {
 157         struct intel_gmbus *bus = container_of(adapter,
 158                                                struct intel_gmbus,
 159                                                adapter);
 160         struct drm_i915_private *dev_priv = bus->dev_priv;
 161
 162         intel_i2c_reset(dev_priv->dev);
 163         intel_i2c_quirk_set(dev_priv, true);
 164         set_data(bus, 1);
 165         set_clock(bus, 1);
 166         udelay(I2C_RISEFALL_TIME);
 167         return 0;
 168 }
 169
 170 static void
 171 intel_gpio_post_xfer(struct i2c_adapter *adapter)
 172 {
 173         struct intel_gmbus *bus = container_of(adapter,
 174                                                struct intel_gmbus,
 175                                                adapter);
 176         struct drm_i915_private *dev_priv = bus->dev_priv;
 177
 178         set_data(bus, 1);
 179         set_clock(bus, 1);
 180         intel_i2c_quirk_set(dev_priv, false);
 181 }
 182
 183 static void
 184 intel_gpio_setup(struct intel_gmbus *bus, u32 pin)
 185 {
 186         struct drm_i915_private *dev_priv = bus->dev_priv;
 187         struct i2c_algo_bit_data *algo;
 188
 189         algo = &bus->bit_algo;
 190
 191         /* -1 to map pin pair to gmbus index */
 192         bus->gpio_reg = dev_priv->gpio_mmio_base + gmbus_ports[pin - 1].reg;
 193
 194         bus->adapter.algo_data = algo;
 195         algo->setsda = set_data;
 196         algo->setscl = set_clock;
 197         algo->getsda = get_data;
 198         algo->getscl = get_clock;
 199         algo->pre_xfer = intel_gpio_pre_xfer;
 200         algo->post_xfer = intel_gpio_post_xfer;
 201         algo->udelay = I2C_RISEFALL_TIME;
 202         algo->timeout = usecs_to_jiffies(2200);
 203         algo->data = bus;
 204 }
 205
 206 static int
 207 gmbus_xfer_read(struct drm_i915_private *dev_priv, struct i2c_msg *msg,
 208                 bool last)
 209 {
 210         int reg_offset = dev_priv->gpio_mmio_base;
 211         u16 len = msg->len;
 212         u8 *buf = msg->buf;
 213
 214         I915_WRITE(GMBUS1 + reg_offset,
 215                    GMBUS_CYCLE_WAIT |
 216                    (last ? GMBUS_CYCLE_STOP : 0) |
 217                    (len << GMBUS_BYTE_COUNT_SHIFT) |
 218                    (msg->addr << GMBUS_SLAVE_ADDR_SHIFT) |
 219                    GMBUS_SLAVE_READ | GMBUS_SW_RDY);
 220         POSTING_READ(GMBUS2 + reg_offset);
 221         do {
 222                 u32 val, loop = 0;
 223
 224                 if (wait_for(I915_READ(GMBUS2 + reg_offset) &
 225                              (GMBUS_SATOER | GMBUS_HW_RDY),
 226                              50))
 227                         return -ETIMEDOUT;
 228                 if (I915_READ(GMBUS2 + reg_offset) & GMBUS_SATOER)
 229                         return -ENXIO;
 230
 231                 val = I915_READ(GMBUS3 + reg_offset);
 232                 do {
 233                         *buf++ = val & 0xff;
 234                         val >>= 8;
 235                 } while (--len && ++loop < 4);
 236         } while (len);
 237
 238         return 0;
 239 }
 240
 241 static int
 242 gmbus_xfer_write(struct drm_i915_private *dev_priv, struct i2c_msg *msg,
 243                 bool last)
 244 {
 245         int reg_offset = dev_priv->gpio_mmio_base;
 246         u16 len = msg->len;
 247         u8 *buf = msg->buf;
 248         u32 val, loop;
 249
 250         val = loop = 0;
 251         while (len && loop < 4) {
 252                 val |= *buf++ << (8 * loop++);
 253                 len -= 1;
 254         }
 255
 256         I915_WRITE(GMBUS3 + reg_offset, val);
 257         I915_WRITE(GMBUS1 + reg_offset,
 258                    GMBUS_CYCLE_WAIT |
 259                    (last ? GMBUS_CYCLE_STOP : 0) |
 260                    (msg->len << GMBUS_BYTE_COUNT_SHIFT) |
 261                    (msg->addr << GMBUS_SLAVE_ADDR_SHIFT) |
 262                    GMBUS_SLAVE_WRITE | GMBUS_SW_RDY);
 263         POSTING_READ(GMBUS2 + reg_offset);
 264         while (len) {
 265                 val = loop = 0;
 266                 do {
 267                         val |= *buf++ << (8 * loop);
 268                 } while (--len && ++loop < 4);
 269
 270                 I915_WRITE(GMBUS3 + reg_offset, val);
 271                 POSTING_READ(GMBUS2 + reg_offset);
 272
 273                 if (wait_for(I915_READ(GMBUS2 + reg_offset) &
 274                              (GMBUS_SATOER | GMBUS_HW_RDY),
 275                              50))
 276                         return -ETIMEDOUT;
 277                 if (I915_READ(GMBUS2 + reg_offset) & GMBUS_SATOER)
 278                         return -ENXIO;
 279         }
 280         return 0;
 281 }
 282
 283 static int
 284 gmbus_xfer(struct i2c_adapter *adapter,
 285            struct i2c_msg *msgs,
 286            int num)
 287 {
 288         struct intel_gmbus *bus = container_of(adapter,
 289                                                struct intel_gmbus,
 290                                                adapter);
 291         struct drm_i915_private *dev_priv = bus->dev_priv;
 292         int i, reg_offset, ret;
 293
 294         mutex_lock(&dev_priv->gmbus_mutex);
 295
 296         if (bus->force_bit) {
 297                 ret = i2c_bit_algo.master_xfer(adapter, msgs, num);
 298                 goto out;
 299         }
 300
 301         reg_offset = dev_priv->gpio_mmio_base;
 302
 303         I915_WRITE(GMBUS0 + reg_offset, bus->reg0);
 304
 305         for (i = 0; i < num; i++) {
 306                 bool last = i + 1 == num;
 307
 308                 if (msgs[i].flags & I2C_M_RD)
 309                         ret = gmbus_xfer_read(dev_priv, &msgs[i], last);
 310                 else
 311                         ret = gmbus_xfer_write(dev_priv, &msgs[i], last);
 312
 313                 if (ret == -ETIMEDOUT)
 314                         goto timeout;
 315                 if (ret == -ENXIO)
 316                         goto clear_err;
 317
 318                 if (!last &&
 319                     wait_for(I915_READ(GMBUS2 + reg_offset) &
 320                              (GMBUS_SATOER | GMBUS_HW_WAIT_PHASE),
 321                              50))
 322                         goto timeout;
 323                 if (I915_READ(GMBUS2 + reg_offset) & GMBUS_SATOER)
 324                         goto clear_err;
 325         }
 326
 327         /* Mark the GMBUS interface as disabled after waiting for idle.
 328          * We will re-enable it at the start of the next xfer,
 329          * till then let it sleep.
 330          */
 331         if (wait_for((I915_READ(GMBUS2 + reg_offset) & GMBUS_ACTIVE) == 0, 10))
 332                 DRM_INFO("GMBUS [%s] timed out waiting for idle\n",
 333                          adapter->name);
 334         I915_WRITE(GMBUS0 + reg_offset, 0);
 335         ret = i;
 336         goto out;
 337
 338 clear_err:
 339         /*
 340          * Wait for bus to IDLE before clearing NAK.
 341          * If we clear the NAK while bus is still active, then it will stay
 342          * active and the next transaction may fail.
 343          */
 344         if (wait_for((I915_READ(GMBUS2 + reg_offset) & GMBUS_ACTIVE) == 0,
 345                      10))
 346                 DRM_INFO("GMBUS [%s] timed out after NAK\n", adapter->name);
 347
 348         /* Toggle the Software Clear Interrupt bit. This has the effect
 349          * of resetting the GMBUS controller and so clearing the
 350          * BUS_ERROR raised by the slave's NAK.
 351          */
 352         I915_WRITE(GMBUS1 + reg_offset, GMBUS_SW_CLR_INT);
 353         I915_WRITE(GMBUS1 + reg_offset, 0);
 354         I915_WRITE(GMBUS0 + reg_offset, 0);
 355
 356         DRM_DEBUG_DRIVER("GMBUS [%s] NAK for addr: %04x %c(%d)\n",
 357                          adapter->name, msgs[i].addr,
 358                          (msgs[i].flags & I2C_M_RD) ? 'r' : 'w', msgs[i].len);
 359
 360         /*
 361          * If no ACK is received during the address phase of a transaction,
 362          * the adapter must report -ENXIO.
 363          * It is not clear what to return if no ACK is received at other times.
 364          * So, we always return -ENXIO in all NAK cases, to ensure we send
 365          * it at least during the one case that is specified.
 366          */
 367         ret = -ENXIO;
 368         goto out;
 369
 370 timeout:
 371         DRM_INFO("GMBUS [%s] timed out, falling back to bit banging on pin %d\n",
 372                  bus->adapter.name, bus->reg0 & 0xff);
 373         I915_WRITE(GMBUS0 + reg_offset, 0);
 374
 375         /* Hardware may not support GMBUS over these pins? Try GPIO bitbanging instead. */
 376         bus->force_bit = true;
 377         ret = i2c_bit_algo.master_xfer(adapter, msgs, num);
 378
 379 out:
 380         mutex_unlock(&dev_priv->gmbus_mutex);
 381         return ret;
 382 }
 383
 384 static u32 gmbus_func(struct i2c_adapter *adapter)
 385 {
 386         return i2c_bit_algo.functionality(adapter) &
 387                 (I2C_FUNC_I2C | I2C_FUNC_SMBUS_EMUL |
 388                 /* I2C_FUNC_10BIT_ADDR | */
 389                 I2C_FUNC_SMBUS_READ_BLOCK_DATA |
 390                 I2C_FUNC_SMBUS_BLOCK_PROC_CALL);
 391 }
 392
 393 static const struct i2c_algorithm gmbus_algorithm = {
 394         .master_xfer    = gmbus_xfer,
 395         .functionality  = gmbus_func
 396 };
 397
 398 /**
 399  * intel_gmbus_setup - instantiate all Intel i2c GMBuses
 400  * @dev: DRM device
 401  */
 402 int intel_setup_gmbus(struct drm_device *dev)
 403 {
 404         struct drm_i915_private *dev_priv = dev->dev_private;
 405         int ret, i;
 406
 407         if (HAS_PCH_SPLIT(dev))
 408                 dev_priv->gpio_mmio_base = PCH_GPIOA - GPIOA;
 409         else
 410                 dev_priv->gpio_mmio_base = 0;
 411
 412         mutex_init(&dev_priv->gmbus_mutex);
 413
 414         for (i = 0; i < GMBUS_NUM_PORTS; i++) {
 415                 struct intel_gmbus *bus = &dev_priv->gmbus[i];
 416                 u32 port = i + 1; /* +1 to map gmbus index to pin pair */
 417
 418                 bus->adapter.owner = THIS_MODULE;
 419                 bus->adapter.class = I2C_CLASS_DDC;
 420                 snprintf(bus->adapter.name,
 421                          sizeof(bus->adapter.name),
 422                          "i915 gmbus %s",
 423                          gmbus_ports[i].name);
 424
 425                 bus->adapter.dev.parent = &dev->pdev->dev;
 426                 bus->dev_priv = dev_priv;
 427
 428                 bus->adapter.algo = &gmbus_algorithm;
 429                 ret = i2c_add_adapter(&bus->adapter);
 430                 if (ret)
 431                         goto err;
 432
 433                 /* By default use a conservative clock rate */
 434                 bus->reg0 = port | GMBUS_RATE_100KHZ;
 435
 436                 intel_gpio_setup(bus, port);
 437         }
 438
 439         intel_i2c_reset(dev_priv->dev);
 440
 441         return 0;
 442
 443 err:
 444         while (--i) {
 445                 struct intel_gmbus *bus = &dev_priv->gmbus[i];
 446                 i2c_del_adapter(&bus->adapter);
 447         }
 448         return ret;
 449 }
 450
 451 struct i2c_adapter *intel_gmbus_get_adapter(struct drm_i915_private *dev_priv,
 452                                             unsigned port)
 453 {
 454         WARN_ON(!intel_gmbus_is_port_valid(port));
 455         /* -1 to map pin pair to gmbus index */
 456         return (intel_gmbus_is_port_valid(port)) ?
 457                 &dev_priv->gmbus[port - 1].adapter : NULL;
 458 }
 459
 460 void intel_gmbus_set_speed(struct i2c_adapter *adapter, int speed)
 461 {
 462         struct intel_gmbus *bus = to_intel_gmbus(adapter);
 463
 464         bus->reg0 = (bus->reg0 & ~(0x3 << 8)) | speed;
 465 }
 466
 467 void intel_gmbus_force_bit(struct i2c_adapter *adapter, bool force_bit)
 468 {
 469         struct intel_gmbus *bus = to_intel_gmbus(adapter);
 470
 471         bus->force_bit = force_bit;
 472 }
 473
 474 void intel_teardown_gmbus(struct drm_device *dev)
 475 {
 476         struct drm_i915_private *dev_priv = dev->dev_private;
 477         int i;
 478
 479         if (dev_priv->gmbus == NULL)
 480                 return;
 481
 482         for (i = 0; i < GMBUS_NUM_PORTS; i++) {
 483                 struct intel_gmbus *bus = &dev_priv->gmbus[i];
 484                 i2c_del_adapter(&bus->adapter);
 485         }
 486 }