Pileus Git - ~andy/linux/blob - drivers/gpu/drm/i915/intel_drv.h

   1 /*
   2  * Copyright (c) 2006 Dave Airlie <airlied@linux.ie>
   3  * Copyright (c) 2007-2008 Intel Corporation
   4  *   Jesse Barnes <jesse.barnes@intel.com>
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice (including the next
  14  * paragraph) shall be included in all copies or substantial portions of the
  15  * Software.
  16  *
  17  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  18  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  19  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  20  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  21  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  22  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS
  23  * IN THE SOFTWARE.
  24  */
  25 #ifndef __INTEL_DRV_H__
  26 #define __INTEL_DRV_H__
  27
  28 #include <linux/i2c.h>
  29 #include <drm/i915_drm.h>
  30 #include "i915_drv.h"
  31 #include <drm/drm_crtc.h>
  32 #include <drm/drm_crtc_helper.h>
  33 #include <drm/drm_fb_helper.h>
  34 #include <drm/drm_dp_helper.h>
  35
  36 /**
  37  * _wait_for - magic (register) wait macro
  38  *
  39  * Does the right thing for modeset paths when run under kdgb or similar atomic
  40  * contexts. Note that it's important that we check the condition again after
  41  * having timed out, since the timeout could be due to preemption or similar and
  42  * we've never had a chance to check the condition before the timeout.
  43  */
  44 #define _wait_for(COND, MS, W) ({ \
  45         unsigned long timeout__ = jiffies + msecs_to_jiffies(MS) + 1;   \
  46         int ret__ = 0;                                                  \
  47         while (!(COND)) {                                               \
  48                 if (time_after(jiffies, timeout__)) {                   \
  49                         if (!(COND))                                    \
  50                                 ret__ = -ETIMEDOUT;                     \
  51                         break;                                          \
  52                 }                                                       \
  53                 if (W && drm_can_sleep())  {                            \
  54                         msleep(W);                                      \
  55                 } else {                                                \
  56                         cpu_relax();                                    \
  57                 }                                                       \
  58         }                                                               \
  59         ret__;                                                          \
  60 })
  61
  62 #define wait_for(COND, MS) _wait_for(COND, MS, 1)
  63 #define wait_for_atomic(COND, MS) _wait_for(COND, MS, 0)
  64 #define wait_for_atomic_us(COND, US) _wait_for((COND), \
  65                                                DIV_ROUND_UP((US), 1000), 0)
  66
  67 #define KHz(x) (1000*x)
  68 #define MHz(x) KHz(1000*x)
  69
  70 /*
  71  * Display related stuff
  72  */
  73
  74 /* store information about an Ixxx DVO */
  75 /* The i830->i865 use multiple DVOs with multiple i2cs */
  76 /* the i915, i945 have a single sDVO i2c bus - which is different */
  77 #define MAX_OUTPUTS 6
  78 /* maximum connectors per crtcs in the mode set */
  79 #define INTELFB_CONN_LIMIT 4
  80
  81 #define INTEL_I2C_BUS_DVO 1
  82 #define INTEL_I2C_BUS_SDVO 2
  83
  84 /* these are outputs from the chip - integrated only
  85    external chips are via DVO or SDVO output */
  86 #define INTEL_OUTPUT_UNUSED 0
  87 #define INTEL_OUTPUT_ANALOG 1
  88 #define INTEL_OUTPUT_DVO 2
  89 #define INTEL_OUTPUT_SDVO 3
  90 #define INTEL_OUTPUT_LVDS 4
  91 #define INTEL_OUTPUT_TVOUT 5
  92 #define INTEL_OUTPUT_HDMI 6
  93 #define INTEL_OUTPUT_DISPLAYPORT 7
  94 #define INTEL_OUTPUT_EDP 8
  95 #define INTEL_OUTPUT_UNKNOWN 9
  96
  97 #define INTEL_DVO_CHIP_NONE 0
  98 #define INTEL_DVO_CHIP_LVDS 1
  99 #define INTEL_DVO_CHIP_TMDS 2
 100 #define INTEL_DVO_CHIP_TVOUT 4
 101
 102 struct intel_framebuffer {
 103         struct drm_framebuffer base;
 104         struct drm_i915_gem_object *obj;
 105 };
 106
 107 struct intel_fbdev {
 108         struct drm_fb_helper helper;
 109         struct intel_framebuffer ifb;
 110         struct list_head fbdev_list;
 111         struct drm_display_mode *our_mode;
 112 };
 113
 114 struct intel_encoder {
 115         struct drm_encoder base;
 116         /*
 117          * The new crtc this encoder will be driven from. Only differs from
 118          * base->crtc while a modeset is in progress.
 119          */
 120         struct intel_crtc *new_crtc;
 121
 122         int type;
 123         /*
 124          * Intel hw has only one MUX where encoders could be clone, hence a
 125          * simple flag is enough to compute the possible_clones mask.
 126          */
 127         bool cloneable;
 128         bool connectors_active;
 129         void (*hot_plug)(struct intel_encoder *);
 130         bool (*compute_config)(struct intel_encoder *,
 131                                struct intel_crtc_config *);
 132         void (*pre_pll_enable)(struct intel_encoder *);
 133         void (*pre_enable)(struct intel_encoder *);
 134         void (*enable)(struct intel_encoder *);
 135         void (*mode_set)(struct intel_encoder *intel_encoder);
 136         void (*disable)(struct intel_encoder *);
 137         void (*post_disable)(struct intel_encoder *);
 138         /* Read out the current hw state of this connector, returning true if
 139          * the encoder is active. If the encoder is enabled it also set the pipe
 140          * it is connected to in the pipe parameter. */
 141         bool (*get_hw_state)(struct intel_encoder *, enum pipe *pipe);
 142         int crtc_mask;
 143         enum hpd_pin hpd_pin;
 144 };
 145
 146 struct intel_panel {
 147         struct drm_display_mode *fixed_mode;
 148         int fitting_mode;
 149 };
 150
 151 struct intel_connector {
 152         struct drm_connector base;
 153         /*
 154          * The fixed encoder this connector is connected to.
 155          */
 156         struct intel_encoder *encoder;
 157
 158         /*
 159          * The new encoder this connector will be driven. Only differs from
 160          * encoder while a modeset is in progress.
 161          */
 162         struct intel_encoder *new_encoder;
 163
 164         /* Reads out the current hw, returning true if the connector is enabled
 165          * and active (i.e. dpms ON state). */
 166         bool (*get_hw_state)(struct intel_connector *);
 167
 168         /* Panel info for eDP and LVDS */
 169         struct intel_panel panel;
 170
 171         /* Cached EDID for eDP and LVDS. May hold ERR_PTR for invalid EDID. */
 172         struct edid *edid;
 173
 174         /* since POLL and HPD connectors may use the same HPD line keep the native
 175            state of connector->polled in case hotplug storm detection changes it */
 176         u8 polled;
 177 };
 178
 179 typedef struct dpll {
 180         /* given values */
 181         int n;
 182         int m1, m2;
 183         int p1, p2;
 184         /* derived values */
 185         int     dot;
 186         int     vco;
 187         int     m;
 188         int     p;
 189 } intel_clock_t;
 190
 191 struct intel_crtc_config {
 192         struct drm_display_mode requested_mode;
 193         struct drm_display_mode adjusted_mode;
 194         /* This flag must be set by the encoder's compute_config callback if it
 195          * changes the crtc timings in the mode to prevent the crtc fixup from
 196          * overwriting them.  Currently only lvds needs that. */
 197         bool timings_set;
 198         /* Whether to set up the PCH/FDI. Note that we never allow sharing
 199          * between pch encoders and cpu encoders. */
 200         bool has_pch_encoder;
 201
 202         /* CPU Transcoder for the pipe. Currently this can only differ from the
 203          * pipe on Haswell (where we have a special eDP transcoder). */
 204         enum transcoder cpu_transcoder;
 205
 206         /*
 207          * Use reduced/limited/broadcast rbg range, compressing from the full
 208          * range fed into the crtcs.
 209          */
 210         bool limited_color_range;
 211
 212         /* DP has a bunch of special case unfortunately, so mark the pipe
 213          * accordingly. */
 214         bool has_dp_encoder;
 215
 216         /*
 217          * Enable dithering, used when the selected pipe bpp doesn't match the
 218          * plane bpp.
 219          */
 220         bool dither;
 221
 222         /* Controls for the clock computation, to override various stages. */
 223         bool clock_set;
 224
 225         /* SDVO TV has a bunch of special case. To make multifunction encoders
 226          * work correctly, we need to track this at runtime.*/
 227         bool sdvo_tv_clock;
 228
 229         /*
 230          * crtc bandwidth limit, don't increase pipe bpp or clock if not really
 231          * required. This is set in the 2nd loop of calling encoder's
 232          * ->compute_config if the first pick doesn't work out.
 233          */
 234         bool bw_constrained;
 235
 236         /* Settings for the intel dpll used on pretty much everything but
 237          * haswell. */
 238         struct dpll dpll;
 239
 240         int pipe_bpp;
 241         struct intel_link_m_n dp_m_n;
 242         /**
 243          * This is currently used by DP and HDMI encoders since those can have a
 244          * target pixel clock != the port link clock (which is currently stored
 245          * in adjusted_mode->clock).
 246          */
 247         int pixel_target_clock;
 248         /* Used by SDVO (and if we ever fix it, HDMI). */
 249         unsigned pixel_multiplier;
 250
 251         /* Panel fitter controls for gen2-gen4 + VLV */
 252         struct {
 253                 u32 control;
 254                 u32 pgm_ratios;
 255                 u32 lvds_border_bits;
 256         } gmch_pfit;
 257
 258         /* Panel fitter placement and size for Ironlake+ */
 259         struct {
 260                 u32 pos;
 261                 u32 size;
 262         } pch_pfit;
 263
 264         /* FDI configuration, only valid if has_pch_encoder is set. */
 265         int fdi_lanes;
 266         struct intel_link_m_n fdi_m_n;
 267 };
 268
 269 struct intel_crtc {
 270         struct drm_crtc base;
 271         enum pipe pipe;
 272         enum plane plane;
 273         u8 lut_r[256], lut_g[256], lut_b[256];
 274         /*
 275          * Whether the crtc and the connected output pipeline is active. Implies
 276          * that crtc->enabled is set, i.e. the current mode configuration has
 277          * some outputs connected to this crtc.
 278          */
 279         bool active;
 280         bool eld_vld;
 281         bool primary_disabled; /* is the crtc obscured by a plane? */
 282         bool lowfreq_avail;
 283         struct intel_overlay *overlay;
 284         struct intel_unpin_work *unpin_work;
 285
 286         atomic_t unpin_work_count;
 287
 288         /* Display surface base address adjustement for pageflips. Note that on
 289          * gen4+ this only adjusts up to a tile, offsets within a tile are
 290          * handled in the hw itself (with the TILEOFF register). */
 291         unsigned long dspaddr_offset;
 292
 293         struct drm_i915_gem_object *cursor_bo;
 294         uint32_t cursor_addr;
 295         int16_t cursor_x, cursor_y;
 296         int16_t cursor_width, cursor_height;
 297         bool cursor_visible;
 298
 299         struct intel_crtc_config config;
 300
 301         /* We can share PLLs across outputs if the timings match */
 302         struct intel_pch_pll *pch_pll;
 303         uint32_t ddi_pll_sel;
 304
 305         /* reset counter value when the last flip was submitted */
 306         unsigned int reset_counter;
 307
 308         /* Access to these should be protected by dev_priv->irq_lock. */
 309         bool cpu_fifo_underrun_disabled;
 310         bool pch_fifo_underrun_disabled;
 311 };
 312
 313 struct intel_plane {
 314         struct drm_plane base;
 315         int plane;
 316         enum pipe pipe;
 317         struct drm_i915_gem_object *obj;
 318         bool can_scale;
 319         int max_downscale;
 320         u32 lut_r[1024], lut_g[1024], lut_b[1024];
 321         int crtc_x, crtc_y;
 322         unsigned int crtc_w, crtc_h;
 323         uint32_t src_x, src_y;
 324         uint32_t src_w, src_h;
 325         void (*update_plane)(struct drm_plane *plane,
 326                              struct drm_framebuffer *fb,
 327                              struct drm_i915_gem_object *obj,
 328                              int crtc_x, int crtc_y,
 329                              unsigned int crtc_w, unsigned int crtc_h,
 330                              uint32_t x, uint32_t y,
 331                              uint32_t src_w, uint32_t src_h);
 332         void (*disable_plane)(struct drm_plane *plane);
 333         int (*update_colorkey)(struct drm_plane *plane,
 334                                struct drm_intel_sprite_colorkey *key);
 335         void (*get_colorkey)(struct drm_plane *plane,
 336                              struct drm_intel_sprite_colorkey *key);
 337 };
 338
 339 struct intel_watermark_params {
 340         unsigned long fifo_size;
 341         unsigned long max_wm;
 342         unsigned long default_wm;
 343         unsigned long guard_size;
 344         unsigned long cacheline_size;
 345 };
 346
 347 struct cxsr_latency {
 348         int is_desktop;
 349         int is_ddr3;
 350         unsigned long fsb_freq;
 351         unsigned long mem_freq;
 352         unsigned long display_sr;
 353         unsigned long display_hpll_disable;
 354         unsigned long cursor_sr;
 355         unsigned long cursor_hpll_disable;
 356 };
 357
 358 #define to_intel_crtc(x) container_of(x, struct intel_crtc, base)
 359 #define to_intel_connector(x) container_of(x, struct intel_connector, base)
 360 #define to_intel_encoder(x) container_of(x, struct intel_encoder, base)
 361 #define to_intel_framebuffer(x) container_of(x, struct intel_framebuffer, base)
 362 #define to_intel_plane(x) container_of(x, struct intel_plane, base)
 363
 364 #define DIP_HEADER_SIZE 5
 365
 366 #define DIP_TYPE_AVI    0x82
 367 #define DIP_VERSION_AVI 0x2
 368 #define DIP_LEN_AVI     13
 369 #define DIP_AVI_PR_1    0
 370 #define DIP_AVI_PR_2    1
 371 #define DIP_AVI_RGB_QUANT_RANGE_DEFAULT (0 << 2)
 372 #define DIP_AVI_RGB_QUANT_RANGE_LIMITED (1 << 2)
 373 #define DIP_AVI_RGB_QUANT_RANGE_FULL    (2 << 2)
 374
 375 #define DIP_TYPE_SPD    0x83
 376 #define DIP_VERSION_SPD 0x1
 377 #define DIP_LEN_SPD     25
 378 #define DIP_SPD_UNKNOWN 0
 379 #define DIP_SPD_DSTB    0x1
 380 #define DIP_SPD_DVDP    0x2
 381 #define DIP_SPD_DVHS    0x3
 382 #define DIP_SPD_HDDVR   0x4
 383 #define DIP_SPD_DVC     0x5
 384 #define DIP_SPD_DSC     0x6
 385 #define DIP_SPD_VCD     0x7
 386 #define DIP_SPD_GAME    0x8
 387 #define DIP_SPD_PC      0x9
 388 #define DIP_SPD_BD      0xa
 389 #define DIP_SPD_SCD     0xb
 390
 391 struct dip_infoframe {
 392         uint8_t type;           /* HB0 */
 393         uint8_t ver;            /* HB1 */
 394         uint8_t len;            /* HB2 - body len, not including checksum */
 395         uint8_t ecc;            /* Header ECC */
 396         uint8_t checksum;       /* PB0 */
 397         union {
 398                 struct {
 399                         /* PB1 - Y 6:5, A 4:4, B 3:2, S 1:0 */
 400                         uint8_t Y_A_B_S;
 401                         /* PB2 - C 7:6, M 5:4, R 3:0 */
 402                         uint8_t C_M_R;
 403                         /* PB3 - ITC 7:7, EC 6:4, Q 3:2, SC 1:0 */
 404                         uint8_t ITC_EC_Q_SC;
 405                         /* PB4 - VIC 6:0 */
 406                         uint8_t VIC;
 407                         /* PB5 - YQ 7:6, CN 5:4, PR 3:0 */
 408                         uint8_t YQ_CN_PR;
 409                         /* PB6 to PB13 */
 410                         uint16_t top_bar_end;
 411                         uint16_t bottom_bar_start;
 412                         uint16_t left_bar_end;
 413                         uint16_t right_bar_start;
 414                 } __attribute__ ((packed)) avi;
 415                 struct {
 416                         uint8_t vn[8];
 417                         uint8_t pd[16];
 418                         uint8_t sdi;
 419                 } __attribute__ ((packed)) spd;
 420                 uint8_t payload[27];
 421         } __attribute__ ((packed)) body;
 422 } __attribute__((packed));
 423
 424 struct intel_hdmi {
 425         u32 hdmi_reg;
 426         int ddc_bus;
 427         uint32_t color_range;
 428         bool color_range_auto;
 429         bool has_hdmi_sink;
 430         bool has_audio;
 431         enum hdmi_force_audio force_audio;
 432         bool rgb_quant_range_selectable;
 433         void (*write_infoframe)(struct drm_encoder *encoder,
 434                                 struct dip_infoframe *frame);
 435         void (*set_infoframes)(struct drm_encoder *encoder,
 436                                struct drm_display_mode *adjusted_mode);
 437 };
 438
 439 #define DP_MAX_DOWNSTREAM_PORTS         0x10
 440 #define DP_LINK_CONFIGURATION_SIZE      9
 441
 442 struct intel_dp {
 443         uint32_t output_reg;
 444         uint32_t aux_ch_ctl_reg;
 445         uint32_t DP;
 446         uint8_t  link_configuration[DP_LINK_CONFIGURATION_SIZE];
 447         bool has_audio;
 448         enum hdmi_force_audio force_audio;
 449         uint32_t color_range;
 450         bool color_range_auto;
 451         uint8_t link_bw;
 452         uint8_t lane_count;
 453         uint8_t dpcd[DP_RECEIVER_CAP_SIZE];
 454         uint8_t downstream_ports[DP_MAX_DOWNSTREAM_PORTS];
 455         struct i2c_adapter adapter;
 456         struct i2c_algo_dp_aux_data algo;
 457         uint8_t train_set[4];
 458         int panel_power_up_delay;
 459         int panel_power_down_delay;
 460         int panel_power_cycle_delay;
 461         int backlight_on_delay;
 462         int backlight_off_delay;
 463         struct delayed_work panel_vdd_work;
 464         bool want_panel_vdd;
 465         struct intel_connector *attached_connector;
 466 };
 467
 468 struct intel_digital_port {
 469         struct intel_encoder base;
 470         enum port port;
 471         u32 port_reversal;
 472         struct intel_dp dp;
 473         struct intel_hdmi hdmi;
 474 };
 475
 476 static inline int
 477 vlv_dport_to_channel(struct intel_digital_port *dport)
 478 {
 479         switch (dport->port) {
 480         case PORT_B:
 481                 return 0;
 482         case PORT_C:
 483                 return 1;
 484         default:
 485                 BUG();
 486         }
 487 }
 488
 489 static inline struct drm_crtc *
 490 intel_get_crtc_for_pipe(struct drm_device *dev, int pipe)
 491 {
 492         struct drm_i915_private *dev_priv = dev->dev_private;
 493         return dev_priv->pipe_to_crtc_mapping[pipe];
 494 }
 495
 496 static inline struct drm_crtc *
 497 intel_get_crtc_for_plane(struct drm_device *dev, int plane)
 498 {
 499         struct drm_i915_private *dev_priv = dev->dev_private;
 500         return dev_priv->plane_to_crtc_mapping[plane];
 501 }
 502
 503 struct intel_unpin_work {
 504         struct work_struct work;
 505         struct drm_crtc *crtc;
 506         struct drm_i915_gem_object *old_fb_obj;
 507         struct drm_i915_gem_object *pending_flip_obj;
 508         struct drm_pending_vblank_event *event;
 509         atomic_t pending;
 510 #define INTEL_FLIP_INACTIVE     0
 511 #define INTEL_FLIP_PENDING      1
 512 #define INTEL_FLIP_COMPLETE     2
 513         bool enable_stall_check;
 514 };
 515
 516 struct intel_fbc_work {
 517         struct delayed_work work;
 518         struct drm_crtc *crtc;
 519         struct drm_framebuffer *fb;
 520         int interval;
 521 };
 522
 523 int intel_pch_rawclk(struct drm_device *dev);
 524
 525 int intel_connector_update_modes(struct drm_connector *connector,
 526                                 struct edid *edid);
 527 int intel_ddc_get_modes(struct drm_connector *c, struct i2c_adapter *adapter);
 528
 529 extern void intel_attach_force_audio_property(struct drm_connector *connector);
 530 extern void intel_attach_broadcast_rgb_property(struct drm_connector *connector);
 531
 532 extern bool intel_pipe_has_type(struct drm_crtc *crtc, int type);
 533 extern void intel_crt_init(struct drm_device *dev);
 534 extern void intel_hdmi_init(struct drm_device *dev,
 535                             int hdmi_reg, enum port port);
 536 extern void intel_hdmi_init_connector(struct intel_digital_port *intel_dig_port,
 537                                       struct intel_connector *intel_connector);
 538 extern struct intel_hdmi *enc_to_intel_hdmi(struct drm_encoder *encoder);
 539 extern bool intel_hdmi_compute_config(struct intel_encoder *encoder,
 540                                       struct intel_crtc_config *pipe_config);
 541 extern void intel_dip_infoframe_csum(struct dip_infoframe *avi_if);
 542 extern bool intel_sdvo_init(struct drm_device *dev, uint32_t sdvo_reg,
 543                             bool is_sdvob);
 544 extern void intel_dvo_init(struct drm_device *dev);
 545 extern void intel_tv_init(struct drm_device *dev);
 546 extern void intel_mark_busy(struct drm_device *dev);
 547 extern void intel_mark_fb_busy(struct drm_i915_gem_object *obj);
 548 extern void intel_mark_idle(struct drm_device *dev);
 549 extern bool intel_lvds_init(struct drm_device *dev);
 550 extern bool intel_is_dual_link_lvds(struct drm_device *dev);
 551 extern void intel_dp_init(struct drm_device *dev, int output_reg,
 552                           enum port port);
 553 extern void intel_dp_init_connector(struct intel_digital_port *intel_dig_port,
 554                                     struct intel_connector *intel_connector);
 555 extern void intel_dp_init_link_config(struct intel_dp *intel_dp);
 556 extern void intel_dp_start_link_train(struct intel_dp *intel_dp);
 557 extern void intel_dp_complete_link_train(struct intel_dp *intel_dp);
 558 extern void intel_dp_sink_dpms(struct intel_dp *intel_dp, int mode);
 559 extern void intel_dp_encoder_destroy(struct drm_encoder *encoder);
 560 extern void intel_dp_check_link_status(struct intel_dp *intel_dp);
 561 extern bool intel_dp_compute_config(struct intel_encoder *encoder,
 562                                     struct intel_crtc_config *pipe_config);
 563 extern bool intel_dpd_is_edp(struct drm_device *dev);
 564 extern void ironlake_edp_backlight_on(struct intel_dp *intel_dp);
 565 extern void ironlake_edp_backlight_off(struct intel_dp *intel_dp);
 566 extern void ironlake_edp_panel_on(struct intel_dp *intel_dp);
 567 extern void ironlake_edp_panel_off(struct intel_dp *intel_dp);
 568 extern void ironlake_edp_panel_vdd_on(struct intel_dp *intel_dp);
 569 extern void ironlake_edp_panel_vdd_off(struct intel_dp *intel_dp, bool sync);
 570 extern int intel_plane_init(struct drm_device *dev, enum pipe pipe, int plane);
 571 extern void intel_flush_display_plane(struct drm_i915_private *dev_priv,
 572                                       enum plane plane);
 573
 574 /* intel_panel.c */
 575 extern int intel_panel_init(struct intel_panel *panel,
 576                             struct drm_display_mode *fixed_mode);
 577 extern void intel_panel_fini(struct intel_panel *panel);
 578
 579 extern void intel_fixed_panel_mode(struct drm_display_mode *fixed_mode,
 580                                    struct drm_display_mode *adjusted_mode);
 581 extern void intel_pch_panel_fitting(struct intel_crtc *crtc,
 582                                     struct intel_crtc_config *pipe_config,
 583                                     int fitting_mode);
 584 extern void intel_gmch_panel_fitting(struct intel_crtc *crtc,
 585                                      struct intel_crtc_config *pipe_config,
 586                                      int fitting_mode);
 587 extern void intel_panel_set_backlight(struct drm_device *dev,
 588                                       u32 level, u32 max);
 589 extern int intel_panel_setup_backlight(struct drm_connector *connector);
 590 extern void intel_panel_enable_backlight(struct drm_device *dev,
 591                                          enum pipe pipe);
 592 extern void intel_panel_disable_backlight(struct drm_device *dev);
 593 extern void intel_panel_destroy_backlight(struct drm_device *dev);
 594 extern enum drm_connector_status intel_panel_detect(struct drm_device *dev);
 595
 596 struct intel_set_config {
 597         struct drm_encoder **save_connector_encoders;
 598         struct drm_crtc **save_encoder_crtcs;
 599
 600         bool fb_changed;
 601         bool mode_changed;
 602 };
 603
 604 extern int intel_set_mode(struct drm_crtc *crtc, struct drm_display_mode *mode,
 605                           int x, int y, struct drm_framebuffer *old_fb);
 606 extern void intel_modeset_disable(struct drm_device *dev);
 607 extern void intel_crtc_restore_mode(struct drm_crtc *crtc);
 608 extern void intel_crtc_load_lut(struct drm_crtc *crtc);
 609 extern void intel_crtc_update_dpms(struct drm_crtc *crtc);
 610 extern void intel_encoder_destroy(struct drm_encoder *encoder);
 611 extern void intel_encoder_dpms(struct intel_encoder *encoder, int mode);
 612 extern bool intel_encoder_check_is_cloned(struct intel_encoder *encoder);
 613 extern void intel_connector_dpms(struct drm_connector *, int mode);
 614 extern bool intel_connector_get_hw_state(struct intel_connector *connector);
 615 extern void intel_modeset_check_state(struct drm_device *dev);
 616 extern void intel_plane_restore(struct drm_plane *plane);
 617
 618
 619 static inline struct intel_encoder *intel_attached_encoder(struct drm_connector *connector)
 620 {
 621         return to_intel_connector(connector)->encoder;
 622 }
 623
 624 static inline struct intel_digital_port *
 625 enc_to_dig_port(struct drm_encoder *encoder)
 626 {
 627         return container_of(encoder, struct intel_digital_port, base.base);
 628 }
 629
 630 static inline struct intel_dp *enc_to_intel_dp(struct drm_encoder *encoder)
 631 {
 632         return &enc_to_dig_port(encoder)->dp;
 633 }
 634
 635 static inline struct intel_digital_port *
 636 dp_to_dig_port(struct intel_dp *intel_dp)
 637 {
 638         return container_of(intel_dp, struct intel_digital_port, dp);
 639 }
 640
 641 static inline struct intel_digital_port *
 642 hdmi_to_dig_port(struct intel_hdmi *intel_hdmi)
 643 {
 644         return container_of(intel_hdmi, struct intel_digital_port, hdmi);
 645 }
 646
 647 bool ibx_digital_port_connected(struct drm_i915_private *dev_priv,
 648                                 struct intel_digital_port *port);
 649
 650 extern void intel_connector_attach_encoder(struct intel_connector *connector,
 651                                            struct intel_encoder *encoder);
 652 extern struct drm_encoder *intel_best_encoder(struct drm_connector *connector);
 653
 654 extern struct drm_display_mode *intel_crtc_mode_get(struct drm_device *dev,
 655                                                     struct drm_crtc *crtc);
 656 int intel_get_pipe_from_crtc_id(struct drm_device *dev, void *data,
 657                                 struct drm_file *file_priv);
 658 extern enum transcoder
 659 intel_pipe_to_cpu_transcoder(struct drm_i915_private *dev_priv,
 660                              enum pipe pipe);
 661 extern void intel_wait_for_vblank(struct drm_device *dev, int pipe);
 662 extern void intel_wait_for_pipe_off(struct drm_device *dev, int pipe);
 663 extern int ironlake_get_lanes_required(int target_clock, int link_bw, int bpp);
 664 extern void vlv_wait_port_ready(struct drm_i915_private *dev_priv, int port);
 665
 666 struct intel_load_detect_pipe {
 667         struct drm_framebuffer *release_fb;
 668         bool load_detect_temp;
 669         int dpms_mode;
 670 };
 671 extern bool intel_get_load_detect_pipe(struct drm_connector *connector,
 672                                        struct drm_display_mode *mode,
 673                                        struct intel_load_detect_pipe *old);
 674 extern void intel_release_load_detect_pipe(struct drm_connector *connector,
 675                                            struct intel_load_detect_pipe *old);
 676
 677 extern void intelfb_restore(void);
 678 extern void intel_crtc_fb_gamma_set(struct drm_crtc *crtc, u16 red, u16 green,
 679                                     u16 blue, int regno);
 680 extern void intel_crtc_fb_gamma_get(struct drm_crtc *crtc, u16 *red, u16 *green,
 681                                     u16 *blue, int regno);
 682 extern void intel_enable_clock_gating(struct drm_device *dev);
 683
 684 extern int intel_pin_and_fence_fb_obj(struct drm_device *dev,
 685                                       struct drm_i915_gem_object *obj,
 686                                       struct intel_ring_buffer *pipelined);
 687 extern void intel_unpin_fb_obj(struct drm_i915_gem_object *obj);
 688
 689 extern int intel_framebuffer_init(struct drm_device *dev,
 690                                   struct intel_framebuffer *ifb,
 691                                   struct drm_mode_fb_cmd2 *mode_cmd,
 692                                   struct drm_i915_gem_object *obj);
 693 extern int intel_fbdev_init(struct drm_device *dev);
 694 extern void intel_fbdev_initial_config(struct drm_device *dev);
 695 extern void intel_fbdev_fini(struct drm_device *dev);
 696 extern void intel_fbdev_set_suspend(struct drm_device *dev, int state);
 697 extern void intel_prepare_page_flip(struct drm_device *dev, int plane);
 698 extern void intel_finish_page_flip(struct drm_device *dev, int pipe);
 699 extern void intel_finish_page_flip_plane(struct drm_device *dev, int plane);
 700
 701 extern void intel_setup_overlay(struct drm_device *dev);
 702 extern void intel_cleanup_overlay(struct drm_device *dev);
 703 extern int intel_overlay_switch_off(struct intel_overlay *overlay);
 704 extern int intel_overlay_put_image(struct drm_device *dev, void *data,
 705                                    struct drm_file *file_priv);
 706 extern int intel_overlay_attrs(struct drm_device *dev, void *data,
 707                                struct drm_file *file_priv);
 708
 709 extern void intel_fb_output_poll_changed(struct drm_device *dev);
 710 extern void intel_fb_restore_mode(struct drm_device *dev);
 711
 712 extern void assert_pipe(struct drm_i915_private *dev_priv, enum pipe pipe,
 713                         bool state);
 714 #define assert_pipe_enabled(d, p) assert_pipe(d, p, true)
 715 #define assert_pipe_disabled(d, p) assert_pipe(d, p, false)
 716
 717 extern void intel_init_clock_gating(struct drm_device *dev);
 718 extern void intel_suspend_hw(struct drm_device *dev);
 719 extern void intel_write_eld(struct drm_encoder *encoder,
 720                             struct drm_display_mode *mode);
 721 extern void intel_prepare_ddi(struct drm_device *dev);
 722 extern void hsw_fdi_link_train(struct drm_crtc *crtc);
 723 extern void intel_ddi_init(struct drm_device *dev, enum port port);
 724
 725 /* For use by IVB LP watermark workaround in intel_sprite.c */
 726 extern void intel_update_watermarks(struct drm_device *dev);
 727 extern void intel_update_sprite_watermarks(struct drm_device *dev, int pipe,
 728                                            uint32_t sprite_width,
 729                                            int pixel_size);
 730 extern void intel_update_linetime_watermarks(struct drm_device *dev, int pipe,
 731                          struct drm_display_mode *mode);
 732
 733 extern unsigned long intel_gen4_compute_page_offset(int *x, int *y,
 734                                                     unsigned int tiling_mode,
 735                                                     unsigned int bpp,
 736                                                     unsigned int pitch);
 737
 738 extern int intel_sprite_set_colorkey(struct drm_device *dev, void *data,
 739                                      struct drm_file *file_priv);
 740 extern int intel_sprite_get_colorkey(struct drm_device *dev, void *data,
 741                                      struct drm_file *file_priv);
 742
 743 extern u32 intel_dpio_read(struct drm_i915_private *dev_priv, int reg);
 744 extern void intel_dpio_write(struct drm_i915_private *dev_priv, int reg,
 745                              u32 val);
 746
 747 /* Power-related functions, located in intel_pm.c */
 748 extern void intel_init_pm(struct drm_device *dev);
 749 /* FBC */
 750 extern bool intel_fbc_enabled(struct drm_device *dev);
 751 extern void intel_enable_fbc(struct drm_crtc *crtc, unsigned long interval);
 752 extern void intel_update_fbc(struct drm_device *dev);
 753 /* IPS */
 754 extern void intel_gpu_ips_init(struct drm_i915_private *dev_priv);
 755 extern void intel_gpu_ips_teardown(void);
 756
 757 extern bool intel_display_power_enabled(struct drm_device *dev,
 758                                         enum intel_display_power_domain domain);
 759 extern void intel_init_power_well(struct drm_device *dev);
 760 extern void intel_set_power_well(struct drm_device *dev, bool enable);
 761 extern void intel_enable_gt_powersave(struct drm_device *dev);
 762 extern void intel_disable_gt_powersave(struct drm_device *dev);
 763 extern void gen6_gt_check_fifodbg(struct drm_i915_private *dev_priv);
 764 extern void ironlake_teardown_rc6(struct drm_device *dev);
 765
 766 extern bool intel_ddi_get_hw_state(struct intel_encoder *encoder,
 767                                    enum pipe *pipe);
 768 extern int intel_ddi_get_cdclk_freq(struct drm_i915_private *dev_priv);
 769 extern void intel_ddi_pll_init(struct drm_device *dev);
 770 extern void intel_ddi_enable_transcoder_func(struct drm_crtc *crtc);
 771 extern void intel_ddi_disable_transcoder_func(struct drm_i915_private *dev_priv,
 772                                               enum transcoder cpu_transcoder);
 773 extern void intel_ddi_enable_pipe_clock(struct intel_crtc *intel_crtc);
 774 extern void intel_ddi_disable_pipe_clock(struct intel_crtc *intel_crtc);
 775 extern void intel_ddi_setup_hw_pll_state(struct drm_device *dev);
 776 extern bool intel_ddi_pll_mode_set(struct drm_crtc *crtc, int clock);
 777 extern void intel_ddi_put_crtc_pll(struct drm_crtc *crtc);
 778 extern void intel_ddi_set_pipe_settings(struct drm_crtc *crtc);
 779 extern void intel_ddi_prepare_link_retrain(struct drm_encoder *encoder);
 780 extern bool
 781 intel_ddi_connector_get_hw_state(struct intel_connector *intel_connector);
 782 extern void intel_ddi_fdi_disable(struct drm_crtc *crtc);
 783
 784 extern void intel_display_handle_reset(struct drm_device *dev);
 785 extern bool intel_set_cpu_fifo_underrun_reporting(struct drm_device *dev,
 786                                                   enum pipe pipe,
 787                                                   bool enable);
 788 extern bool intel_set_pch_fifo_underrun_reporting(struct drm_device *dev,
 789                                                  enum transcoder pch_transcoder,
 790                                                  bool enable);
 791
 792 #endif /* __INTEL_DRV_H__ */