Pileus Git - ~andy/linux/blob - drivers/bus/mvebu-mbus.c

   1 /*
   2  * Address map functions for Marvell EBU SoCs (Kirkwood, Armada
   3  * 370/XP, Dove, Orion5x and MV78xx0)
   4  *
   5  * This file is licensed under the terms of the GNU General Public
   6  * License version 2.  This program is licensed "as is" without any
   7  * warranty of any kind, whether express or implied.
   8  *
   9  * The Marvell EBU SoCs have a configurable physical address space:
  10  * the physical address at which certain devices (PCIe, NOR, NAND,
  11  * etc.) sit can be configured. The configuration takes place through
  12  * two sets of registers:
  13  *
  14  * - One to configure the access of the CPU to the devices. Depending
  15  *   on the families, there are between 8 and 20 configurable windows,
  16  *   each can be use to create a physical memory window that maps to a
  17  *   specific device. Devices are identified by a tuple (target,
  18  *   attribute).
  19  *
  20  * - One to configure the access to the CPU to the SDRAM. There are
  21  *   either 2 (for Dove) or 4 (for other families) windows to map the
  22  *   SDRAM into the physical address space.
  23  *
  24  * This driver:
  25  *
  26  * - Reads out the SDRAM address decoding windows at initialization
  27  *   time, and fills the mvebu_mbus_dram_info structure with these
  28  *   informations. The exported function mv_mbus_dram_info() allow
  29  *   device drivers to get those informations related to the SDRAM
  30  *   address decoding windows. This is because devices also have their
  31  *   own windows (configured through registers that are part of each
  32  *   device register space), and therefore the drivers for Marvell
  33  *   devices have to configure those device -> SDRAM windows to ensure
  34  *   that DMA works properly.
  35  *
  36  * - Provides an API for platform code or device drivers to
  37  *   dynamically add or remove address decoding windows for the CPU ->
  38  *   device accesses. This API is mvebu_mbus_add_window(),
  39  *   mvebu_mbus_add_window_remap_flags() and
  40  *   mvebu_mbus_del_window(). Since the (target, attribute) values
  41  *   differ from one SoC family to another, the API uses a 'const char
  42  *   *' string to identify devices, and this driver is responsible for
  43  *   knowing the mapping between the name of a device and its
  44  *   corresponding (target, attribute) in the current SoC family.
  45  *
  46  * - Provides a debugfs interface in /sys/kernel/debug/mvebu-mbus/ to
  47  *   see the list of CPU -> SDRAM windows and their configuration
  48  *   (file 'sdram') and the list of CPU -> devices windows and their
  49  *   configuration (file 'devices').
  50  */
  51
  52 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  53
  54 #include <linux/kernel.h>
  55 #include <linux/module.h>
  56 #include <linux/init.h>
  57 #include <linux/mbus.h>
  58 #include <linux/io.h>
  59 #include <linux/ioport.h>
  60 #include <linux/of.h>
  61 #include <linux/of_address.h>
  62 #include <linux/debugfs.h>
  63
  64 /*
  65  * DDR target is the same on all platforms.
  66  */
  67 #define TARGET_DDR              0
  68
  69 /*
  70  * CPU Address Decode Windows registers
  71  */
  72 #define WIN_CTRL_OFF            0x0000
  73 #define   WIN_CTRL_ENABLE       BIT(0)
  74 #define   WIN_CTRL_TGT_MASK     0xf0
  75 #define   WIN_CTRL_TGT_SHIFT    4
  76 #define   WIN_CTRL_ATTR_MASK    0xff00
  77 #define   WIN_CTRL_ATTR_SHIFT   8
  78 #define   WIN_CTRL_SIZE_MASK    0xffff0000
  79 #define   WIN_CTRL_SIZE_SHIFT   16
  80 #define WIN_BASE_OFF            0x0004
  81 #define   WIN_BASE_LOW          0xffff0000
  82 #define   WIN_BASE_HIGH         0xf
  83 #define WIN_REMAP_LO_OFF        0x0008
  84 #define   WIN_REMAP_LOW         0xffff0000
  85 #define WIN_REMAP_HI_OFF        0x000c
  86
  87 #define ATTR_HW_COHERENCY       (0x1 << 4)
  88
  89 #define DDR_BASE_CS_OFF(n)      (0x0000 + ((n) << 3))
  90 #define  DDR_BASE_CS_HIGH_MASK  0xf
  91 #define  DDR_BASE_CS_LOW_MASK   0xff000000
  92 #define DDR_SIZE_CS_OFF(n)      (0x0004 + ((n) << 3))
  93 #define  DDR_SIZE_ENABLED       BIT(0)
  94 #define  DDR_SIZE_CS_MASK       0x1c
  95 #define  DDR_SIZE_CS_SHIFT      2
  96 #define  DDR_SIZE_MASK          0xff000000
  97
  98 #define DOVE_DDR_BASE_CS_OFF(n) ((n) << 4)
  99
 100 struct mvebu_mbus_mapping {
 101         const char *name;
 102         u8 target;
 103         u8 attr;
 104         u8 attrmask;
 105 };
 106
 107 /*
 108  * Masks used for the 'attrmask' field of mvebu_mbus_mapping. They
 109  * allow to get the real attribute value, discarding the special bits
 110  * used to select a PCI MEM region or a PCI WA region. This allows the
 111  * debugfs code to reverse-match the name of a device from its
 112  * target/attr values.
 113  *
 114  * For all devices except PCI, all bits of 'attr' must be
 115  * considered. For most SoCs, only bit 3 should be ignored (it allows
 116  * to select between PCI MEM and PCI I/O). On Orion5x however, there
 117  * is the special bit 5 to select a PCI WA region.
 118  */
 119 #define MAPDEF_NOMASK       0xff
 120 #define MAPDEF_PCIMASK      0xf7
 121 #define MAPDEF_ORIONPCIMASK 0xd7
 122
 123 /* Macro used to define one mvebu_mbus_mapping entry */
 124 #define MAPDEF(__n, __t, __a, __m) \
 125         { .name = __n, .target = __t, .attr = __a, .attrmask = __m }
 126
 127 struct mvebu_mbus_state;
 128
 129 struct mvebu_mbus_soc_data {
 130         unsigned int num_wins;
 131         unsigned int num_remappable_wins;
 132         unsigned int (*win_cfg_offset)(const int win);
 133         void (*setup_cpu_target)(struct mvebu_mbus_state *s);
 134         int (*show_cpu_target)(struct mvebu_mbus_state *s,
 135                                struct seq_file *seq, void *v);
 136         const struct mvebu_mbus_mapping *map;
 137 };
 138
 139 struct mvebu_mbus_state {
 140         void __iomem *mbuswins_base;
 141         void __iomem *sdramwins_base;
 142         struct dentry *debugfs_root;
 143         struct dentry *debugfs_sdram;
 144         struct dentry *debugfs_devs;
 145         const struct mvebu_mbus_soc_data *soc;
 146         int hw_io_coherency;
 147 };
 148
 149 static struct mvebu_mbus_state mbus_state;
 150
 151 static struct mbus_dram_target_info mvebu_mbus_dram_info;
 152 const struct mbus_dram_target_info *mv_mbus_dram_info(void)
 153 {
 154         return &mvebu_mbus_dram_info;
 155 }
 156 EXPORT_SYMBOL_GPL(mv_mbus_dram_info);
 157
 158 /*
 159  * Functions to manipulate the address decoding windows
 160  */
 161
 162 static void mvebu_mbus_read_window(struct mvebu_mbus_state *mbus,
 163                                    int win, int *enabled, u64 *base,
 164                                    u32 *size, u8 *target, u8 *attr,
 165                                    u64 *remap)
 166 {
 167         void __iomem *addr = mbus->mbuswins_base +
 168                 mbus->soc->win_cfg_offset(win);
 169         u32 basereg = readl(addr + WIN_BASE_OFF);
 170         u32 ctrlreg = readl(addr + WIN_CTRL_OFF);
 171
 172         if (!(ctrlreg & WIN_CTRL_ENABLE)) {
 173                 *enabled = 0;
 174                 return;
 175         }
 176
 177         *enabled = 1;
 178         *base = ((u64)basereg & WIN_BASE_HIGH) << 32;
 179         *base |= (basereg & WIN_BASE_LOW);
 180         *size = (ctrlreg | ~WIN_CTRL_SIZE_MASK) + 1;
 181
 182         if (target)
 183                 *target = (ctrlreg & WIN_CTRL_TGT_MASK) >> WIN_CTRL_TGT_SHIFT;
 184
 185         if (attr)
 186                 *attr = (ctrlreg & WIN_CTRL_ATTR_MASK) >> WIN_CTRL_ATTR_SHIFT;
 187
 188         if (remap) {
 189                 if (win < mbus->soc->num_remappable_wins) {
 190                         u32 remap_low = readl(addr + WIN_REMAP_LO_OFF);
 191                         u32 remap_hi  = readl(addr + WIN_REMAP_HI_OFF);
 192                         *remap = ((u64)remap_hi << 32) | remap_low;
 193                 } else
 194                         *remap = 0;
 195         }
 196 }
 197
 198 static void mvebu_mbus_disable_window(struct mvebu_mbus_state *mbus,
 199                                       int win)
 200 {
 201         void __iomem *addr;
 202
 203         addr = mbus->mbuswins_base + mbus->soc->win_cfg_offset(win);
 204
 205         writel(0, addr + WIN_BASE_OFF);
 206         writel(0, addr + WIN_CTRL_OFF);
 207         if (win < mbus->soc->num_remappable_wins) {
 208                 writel(0, addr + WIN_REMAP_LO_OFF);
 209                 writel(0, addr + WIN_REMAP_HI_OFF);
 210         }
 211 }
 212
 213 /* Checks whether the given window number is available */
 214 static int mvebu_mbus_window_is_free(struct mvebu_mbus_state *mbus,
 215                                      const int win)
 216 {
 217         void __iomem *addr = mbus->mbuswins_base +
 218                 mbus->soc->win_cfg_offset(win);
 219         u32 ctrl = readl(addr + WIN_CTRL_OFF);
 220         return !(ctrl & WIN_CTRL_ENABLE);
 221 }
 222
 223 /*
 224  * Checks whether the given (base, base+size) area doesn't overlap an
 225  * existing region
 226  */
 227 static int mvebu_mbus_window_conflicts(struct mvebu_mbus_state *mbus,
 228                                        phys_addr_t base, size_t size,
 229                                        u8 target, u8 attr)
 230 {
 231         u64 end = (u64)base + size;
 232         int win;
 233
 234         for (win = 0; win < mbus->soc->num_wins; win++) {
 235                 u64 wbase, wend;
 236                 u32 wsize;
 237                 u8 wtarget, wattr;
 238                 int enabled;
 239
 240                 mvebu_mbus_read_window(mbus, win,
 241                                        &enabled, &wbase, &wsize,
 242                                        &wtarget, &wattr, NULL);
 243
 244                 if (!enabled)
 245                         continue;
 246
 247                 wend = wbase + wsize;
 248
 249                 /*
 250                  * Check if the current window overlaps with the
 251                  * proposed physical range
 252                  */
 253                 if ((u64)base < wend && end > wbase)
 254                         return 0;
 255
 256                 /*
 257                  * Check if target/attribute conflicts
 258                  */
 259                 if (target == wtarget && attr == wattr)
 260                         return 0;
 261         }
 262
 263         return 1;
 264 }
 265
 266 static int mvebu_mbus_find_window(struct mvebu_mbus_state *mbus,
 267                                   phys_addr_t base, size_t size)
 268 {
 269         int win;
 270
 271         for (win = 0; win < mbus->soc->num_wins; win++) {
 272                 u64 wbase;
 273                 u32 wsize;
 274                 int enabled;
 275
 276                 mvebu_mbus_read_window(mbus, win,
 277                                        &enabled, &wbase, &wsize,
 278                                        NULL, NULL, NULL);
 279
 280                 if (!enabled)
 281                         continue;
 282
 283                 if (base == wbase && size == wsize)
 284                         return win;
 285         }
 286
 287         return -ENODEV;
 288 }
 289
 290 static int mvebu_mbus_setup_window(struct mvebu_mbus_state *mbus,
 291                                    int win, phys_addr_t base, size_t size,
 292                                    phys_addr_t remap, u8 target,
 293                                    u8 attr)
 294 {
 295         void __iomem *addr = mbus->mbuswins_base +
 296                 mbus->soc->win_cfg_offset(win);
 297         u32 ctrl, remap_addr;
 298
 299         ctrl = ((size - 1) & WIN_CTRL_SIZE_MASK) |
 300                 (attr << WIN_CTRL_ATTR_SHIFT)    |
 301                 (target << WIN_CTRL_TGT_SHIFT)   |
 302                 WIN_CTRL_ENABLE;
 303
 304         writel(base & WIN_BASE_LOW, addr + WIN_BASE_OFF);
 305         writel(ctrl, addr + WIN_CTRL_OFF);
 306         if (win < mbus->soc->num_remappable_wins) {
 307                 if (remap == MVEBU_MBUS_NO_REMAP)
 308                         remap_addr = base;
 309                 else
 310                         remap_addr = remap;
 311                 writel(remap_addr & WIN_REMAP_LOW, addr + WIN_REMAP_LO_OFF);
 312                 writel(0, addr + WIN_REMAP_HI_OFF);
 313         }
 314
 315         return 0;
 316 }
 317
 318 static int mvebu_mbus_alloc_window(struct mvebu_mbus_state *mbus,
 319                                    phys_addr_t base, size_t size,
 320                                    phys_addr_t remap, u8 target,
 321                                    u8 attr)
 322 {
 323         int win;
 324
 325         if (remap == MVEBU_MBUS_NO_REMAP) {
 326                 for (win = mbus->soc->num_remappable_wins;
 327                      win < mbus->soc->num_wins; win++)
 328                         if (mvebu_mbus_window_is_free(mbus, win))
 329                                 return mvebu_mbus_setup_window(mbus, win, base,
 330                                                                size, remap,
 331                                                                target, attr);
 332         }
 333
 334
 335         for (win = 0; win < mbus->soc->num_wins; win++)
 336                 if (mvebu_mbus_window_is_free(mbus, win))
 337                         return mvebu_mbus_setup_window(mbus, win, base, size,
 338                                                        remap, target, attr);
 339
 340         return -ENOMEM;
 341 }
 342
 343 /*
 344  * Debugfs debugging
 345  */
 346
 347 /* Common function used for Dove, Kirkwood, Armada 370/XP and Orion 5x */
 348 static int mvebu_sdram_debug_show_orion(struct mvebu_mbus_state *mbus,
 349                                         struct seq_file *seq, void *v)
 350 {
 351         int i;
 352
 353         for (i = 0; i < 4; i++) {
 354                 u32 basereg = readl(mbus->sdramwins_base + DDR_BASE_CS_OFF(i));
 355                 u32 sizereg = readl(mbus->sdramwins_base + DDR_SIZE_CS_OFF(i));
 356                 u64 base;
 357                 u32 size;
 358
 359                 if (!(sizereg & DDR_SIZE_ENABLED)) {
 360                         seq_printf(seq, "[%d] disabled\n", i);
 361                         continue;
 362                 }
 363
 364                 base = ((u64)basereg & DDR_BASE_CS_HIGH_MASK) << 32;
 365                 base |= basereg & DDR_BASE_CS_LOW_MASK;
 366                 size = (sizereg | ~DDR_SIZE_MASK);
 367
 368                 seq_printf(seq, "[%d] %016llx - %016llx : cs%d\n",
 369                            i, (unsigned long long)base,
 370                            (unsigned long long)base + size + 1,
 371                            (sizereg & DDR_SIZE_CS_MASK) >> DDR_SIZE_CS_SHIFT);
 372         }
 373
 374         return 0;
 375 }
 376
 377 /* Special function for Dove */
 378 static int mvebu_sdram_debug_show_dove(struct mvebu_mbus_state *mbus,
 379                                        struct seq_file *seq, void *v)
 380 {
 381         int i;
 382
 383         for (i = 0; i < 2; i++) {
 384                 u32 map = readl(mbus->sdramwins_base + DOVE_DDR_BASE_CS_OFF(i));
 385                 u64 base;
 386                 u32 size;
 387
 388                 if (!(map & 1)) {
 389                         seq_printf(seq, "[%d] disabled\n", i);
 390                         continue;
 391                 }
 392
 393                 base = map & 0xff800000;
 394                 size = 0x100000 << (((map & 0x000f0000) >> 16) - 4);
 395
 396                 seq_printf(seq, "[%d] %016llx - %016llx : cs%d\n",
 397                            i, (unsigned long long)base,
 398                            (unsigned long long)base + size, i);
 399         }
 400
 401         return 0;
 402 }
 403
 404 static int mvebu_sdram_debug_show(struct seq_file *seq, void *v)
 405 {
 406         struct mvebu_mbus_state *mbus = &mbus_state;
 407         return mbus->soc->show_cpu_target(mbus, seq, v);
 408 }
 409
 410 static int mvebu_sdram_debug_open(struct inode *inode, struct file *file)
 411 {
 412         return single_open(file, mvebu_sdram_debug_show, inode->i_private);
 413 }
 414
 415 static const struct file_operations mvebu_sdram_debug_fops = {
 416         .open = mvebu_sdram_debug_open,
 417         .read = seq_read,
 418         .llseek = seq_lseek,
 419         .release = single_release,
 420 };
 421
 422 static int mvebu_devs_debug_show(struct seq_file *seq, void *v)
 423 {
 424         struct mvebu_mbus_state *mbus = &mbus_state;
 425         int win;
 426
 427         for (win = 0; win < mbus->soc->num_wins; win++) {
 428                 u64 wbase, wremap;
 429                 u32 wsize;
 430                 u8 wtarget, wattr;
 431                 int enabled, i;
 432                 const char *name;
 433
 434                 mvebu_mbus_read_window(mbus, win,
 435                                        &enabled, &wbase, &wsize,
 436                                        &wtarget, &wattr, &wremap);
 437
 438                 if (!enabled) {
 439                         seq_printf(seq, "[%02d] disabled\n", win);
 440                         continue;
 441                 }
 442
 443
 444                 for (i = 0; mbus->soc->map[i].name; i++)
 445                         if (mbus->soc->map[i].target == wtarget &&
 446                             mbus->soc->map[i].attr ==
 447                             (wattr & mbus->soc->map[i].attrmask))
 448                                 break;
 449
 450                 name = mbus->soc->map[i].name ?: "unknown";
 451
 452                 seq_printf(seq, "[%02d] %016llx - %016llx : %s",
 453                            win, (unsigned long long)wbase,
 454                            (unsigned long long)(wbase + wsize), name);
 455
 456                 if (win < mbus->soc->num_remappable_wins) {
 457                         seq_printf(seq, " (remap %016llx)\n",
 458                                    (unsigned long long)wremap);
 459                 } else
 460                         seq_printf(seq, "\n");
 461         }
 462
 463         return 0;
 464 }
 465
 466 static int mvebu_devs_debug_open(struct inode *inode, struct file *file)
 467 {
 468         return single_open(file, mvebu_devs_debug_show, inode->i_private);
 469 }
 470
 471 static const struct file_operations mvebu_devs_debug_fops = {
 472         .open = mvebu_devs_debug_open,
 473         .read = seq_read,
 474         .llseek = seq_lseek,
 475         .release = single_release,
 476 };
 477
 478 /*
 479  * SoC-specific functions and definitions
 480  */
 481
 482 static unsigned int orion_mbus_win_offset(int win)
 483 {
 484         return win << 4;
 485 }
 486
 487 static unsigned int armada_370_xp_mbus_win_offset(int win)
 488 {
 489         /* The register layout is a bit annoying and the below code
 490          * tries to cope with it.
 491          * - At offset 0x0, there are the registers for the first 8
 492          *   windows, with 4 registers of 32 bits per window (ctrl,
 493          *   base, remap low, remap high)
 494          * - Then at offset 0x80, there is a hole of 0x10 bytes for
 495          *   the internal registers base address and internal units
 496          *   sync barrier register.
 497          * - Then at offset 0x90, there the registers for 12
 498          *   windows, with only 2 registers of 32 bits per window
 499          *   (ctrl, base).
 500          */
 501         if (win < 8)
 502                 return win << 4;
 503         else
 504                 return 0x90 + ((win - 8) << 3);
 505 }
 506
 507 static unsigned int mv78xx0_mbus_win_offset(int win)
 508 {
 509         if (win < 8)
 510                 return win << 4;
 511         else
 512                 return 0x900 + ((win - 8) << 4);
 513 }
 514
 515 static void __init
 516 mvebu_mbus_default_setup_cpu_target(struct mvebu_mbus_state *mbus)
 517 {
 518         int i;
 519         int cs;
 520
 521         mvebu_mbus_dram_info.mbus_dram_target_id = TARGET_DDR;
 522
 523         for (i = 0, cs = 0; i < 4; i++) {
 524                 u32 base = readl(mbus->sdramwins_base + DDR_BASE_CS_OFF(i));
 525                 u32 size = readl(mbus->sdramwins_base + DDR_SIZE_CS_OFF(i));
 526
 527                 /*
 528                  * We only take care of entries for which the chip
 529                  * select is enabled, and that don't have high base
 530                  * address bits set (devices can only access the first
 531                  * 32 bits of the memory).
 532                  */
 533                 if ((size & DDR_SIZE_ENABLED) &&
 534                     !(base & DDR_BASE_CS_HIGH_MASK)) {
 535                         struct mbus_dram_window *w;
 536
 537                         w = &mvebu_mbus_dram_info.cs[cs++];
 538                         w->cs_index = i;
 539                         w->mbus_attr = 0xf & ~(1 << i);
 540                         if (mbus->hw_io_coherency)
 541                                 w->mbus_attr |= ATTR_HW_COHERENCY;
 542                         w->base = base & DDR_BASE_CS_LOW_MASK;
 543                         w->size = (size | ~DDR_SIZE_MASK) + 1;
 544                 }
 545         }
 546         mvebu_mbus_dram_info.num_cs = cs;
 547 }
 548
 549 static void __init
 550 mvebu_mbus_dove_setup_cpu_target(struct mvebu_mbus_state *mbus)
 551 {
 552         int i;
 553         int cs;
 554
 555         mvebu_mbus_dram_info.mbus_dram_target_id = TARGET_DDR;
 556
 557         for (i = 0, cs = 0; i < 2; i++) {
 558                 u32 map = readl(mbus->sdramwins_base + DOVE_DDR_BASE_CS_OFF(i));
 559
 560                 /*
 561                  * Chip select enabled?
 562                  */
 563                 if (map & 1) {
 564                         struct mbus_dram_window *w;
 565
 566                         w = &mvebu_mbus_dram_info.cs[cs++];
 567                         w->cs_index = i;
 568                         w->mbus_attr = 0; /* CS address decoding done inside */
 569                                           /* the DDR controller, no need to  */
 570                                           /* provide attributes */
 571                         w->base = map & 0xff800000;
 572                         w->size = 0x100000 << (((map & 0x000f0000) >> 16) - 4);
 573                 }
 574         }
 575
 576         mvebu_mbus_dram_info.num_cs = cs;
 577 }
 578
 579 static const struct mvebu_mbus_mapping armada_370_map[] = {
 580         MAPDEF("bootrom",     1, 0xe0, MAPDEF_NOMASK),
 581         MAPDEF("devbus-boot", 1, 0x2f, MAPDEF_NOMASK),
 582         MAPDEF("devbus-cs0",  1, 0x3e, MAPDEF_NOMASK),
 583         MAPDEF("devbus-cs1",  1, 0x3d, MAPDEF_NOMASK),
 584         MAPDEF("devbus-cs2",  1, 0x3b, MAPDEF_NOMASK),
 585         MAPDEF("devbus-cs3",  1, 0x37, MAPDEF_NOMASK),
 586         MAPDEF("pcie0.0",     4, 0xe0, MAPDEF_PCIMASK),
 587         MAPDEF("pcie1.0",     8, 0xe0, MAPDEF_PCIMASK),
 588         {},
 589 };
 590
 591 static const struct mvebu_mbus_soc_data armada_370_mbus_data = {
 592         .num_wins            = 20,
 593         .num_remappable_wins = 8,
 594         .win_cfg_offset      = armada_370_xp_mbus_win_offset,
 595         .setup_cpu_target    = mvebu_mbus_default_setup_cpu_target,
 596         .show_cpu_target     = mvebu_sdram_debug_show_orion,
 597         .map                 = armada_370_map,
 598 };
 599
 600 static const struct mvebu_mbus_mapping armada_xp_map[] = {
 601         MAPDEF("bootrom",     1, 0x1d, MAPDEF_NOMASK),
 602         MAPDEF("devbus-boot", 1, 0x2f, MAPDEF_NOMASK),
 603         MAPDEF("devbus-cs0",  1, 0x3e, MAPDEF_NOMASK),
 604         MAPDEF("devbus-cs1",  1, 0x3d, MAPDEF_NOMASK),
 605         MAPDEF("devbus-cs2",  1, 0x3b, MAPDEF_NOMASK),
 606         MAPDEF("devbus-cs3",  1, 0x37, MAPDEF_NOMASK),
 607         MAPDEF("pcie0.0",     4, 0xe0, MAPDEF_PCIMASK),
 608         MAPDEF("pcie0.1",     4, 0xd0, MAPDEF_PCIMASK),
 609         MAPDEF("pcie0.2",     4, 0xb0, MAPDEF_PCIMASK),
 610         MAPDEF("pcie0.3",     4, 0x70, MAPDEF_PCIMASK),
 611         MAPDEF("pcie1.0",     8, 0xe0, MAPDEF_PCIMASK),
 612         MAPDEF("pcie1.1",     8, 0xd0, MAPDEF_PCIMASK),
 613         MAPDEF("pcie1.2",     8, 0xb0, MAPDEF_PCIMASK),
 614         MAPDEF("pcie1.3",     8, 0x70, MAPDEF_PCIMASK),
 615         MAPDEF("pcie2.0",     4, 0xf0, MAPDEF_PCIMASK),
 616         MAPDEF("pcie3.0",     8, 0xf0, MAPDEF_PCIMASK),
 617         {},
 618 };
 619
 620 static const struct mvebu_mbus_soc_data armada_xp_mbus_data = {
 621         .num_wins            = 20,
 622         .num_remappable_wins = 8,
 623         .win_cfg_offset      = armada_370_xp_mbus_win_offset,
 624         .setup_cpu_target    = mvebu_mbus_default_setup_cpu_target,
 625         .show_cpu_target     = mvebu_sdram_debug_show_orion,
 626         .map                 = armada_xp_map,
 627 };
 628
 629 static const struct mvebu_mbus_mapping kirkwood_map[] = {
 630         MAPDEF("pcie0.0", 4, 0xe0, MAPDEF_PCIMASK),
 631         MAPDEF("pcie1.0", 4, 0xd0, MAPDEF_PCIMASK),
 632         MAPDEF("sram",    3, 0x01, MAPDEF_NOMASK),
 633         MAPDEF("nand",    1, 0x2f, MAPDEF_NOMASK),
 634         {},
 635 };
 636
 637 static const struct mvebu_mbus_soc_data kirkwood_mbus_data = {
 638         .num_wins            = 8,
 639         .num_remappable_wins = 4,
 640         .win_cfg_offset      = orion_mbus_win_offset,
 641         .setup_cpu_target    = mvebu_mbus_default_setup_cpu_target,
 642         .show_cpu_target     = mvebu_sdram_debug_show_orion,
 643         .map                 = kirkwood_map,
 644 };
 645
 646 static const struct mvebu_mbus_mapping dove_map[] = {
 647         MAPDEF("pcie0.0",    0x4, 0xe0, MAPDEF_PCIMASK),
 648         MAPDEF("pcie1.0",    0x8, 0xe0, MAPDEF_PCIMASK),
 649         MAPDEF("cesa",       0x3, 0x01, MAPDEF_NOMASK),
 650         MAPDEF("bootrom",    0x1, 0xfd, MAPDEF_NOMASK),
 651         MAPDEF("scratchpad", 0xd, 0x0, MAPDEF_NOMASK),
 652         {},
 653 };
 654
 655 static const struct mvebu_mbus_soc_data dove_mbus_data = {
 656         .num_wins            = 8,
 657         .num_remappable_wins = 4,
 658         .win_cfg_offset      = orion_mbus_win_offset,
 659         .setup_cpu_target    = mvebu_mbus_dove_setup_cpu_target,
 660         .show_cpu_target     = mvebu_sdram_debug_show_dove,
 661         .map                 = dove_map,
 662 };
 663
 664 static const struct mvebu_mbus_mapping orion5x_map[] = {
 665         MAPDEF("pcie0.0",     4, 0x51, MAPDEF_ORIONPCIMASK),
 666         MAPDEF("pci0.0",      3, 0x51, MAPDEF_ORIONPCIMASK),
 667         MAPDEF("devbus-boot", 1, 0x0f, MAPDEF_NOMASK),
 668         MAPDEF("devbus-cs0",  1, 0x1e, MAPDEF_NOMASK),
 669         MAPDEF("devbus-cs1",  1, 0x1d, MAPDEF_NOMASK),
 670         MAPDEF("devbus-cs2",  1, 0x1b, MAPDEF_NOMASK),
 671         MAPDEF("sram",        0, 0x00, MAPDEF_NOMASK),
 672         {},
 673 };
 674
 675 /*
 676  * Some variants of Orion5x have 4 remappable windows, some other have
 677  * only two of them.
 678  */
 679 static const struct mvebu_mbus_soc_data orion5x_4win_mbus_data = {
 680         .num_wins            = 8,
 681         .num_remappable_wins = 4,
 682         .win_cfg_offset      = orion_mbus_win_offset,
 683         .setup_cpu_target    = mvebu_mbus_default_setup_cpu_target,
 684         .show_cpu_target     = mvebu_sdram_debug_show_orion,
 685         .map                 = orion5x_map,
 686 };
 687
 688 static const struct mvebu_mbus_soc_data orion5x_2win_mbus_data = {
 689         .num_wins            = 8,
 690         .num_remappable_wins = 2,
 691         .win_cfg_offset      = orion_mbus_win_offset,
 692         .setup_cpu_target    = mvebu_mbus_default_setup_cpu_target,
 693         .show_cpu_target     = mvebu_sdram_debug_show_orion,
 694         .map                 = orion5x_map,
 695 };
 696
 697 static const struct mvebu_mbus_mapping mv78xx0_map[] = {
 698         MAPDEF("pcie0.0", 4, 0xe0, MAPDEF_PCIMASK),
 699         MAPDEF("pcie0.1", 4, 0xd0, MAPDEF_PCIMASK),
 700         MAPDEF("pcie0.2", 4, 0xb0, MAPDEF_PCIMASK),
 701         MAPDEF("pcie0.3", 4, 0x70, MAPDEF_PCIMASK),
 702         MAPDEF("pcie1.0", 8, 0xe0, MAPDEF_PCIMASK),
 703         MAPDEF("pcie1.1", 8, 0xd0, MAPDEF_PCIMASK),
 704         MAPDEF("pcie1.2", 8, 0xb0, MAPDEF_PCIMASK),
 705         MAPDEF("pcie1.3", 8, 0x70, MAPDEF_PCIMASK),
 706         MAPDEF("pcie2.0", 4, 0xf0, MAPDEF_PCIMASK),
 707         MAPDEF("pcie3.0", 8, 0xf0, MAPDEF_PCIMASK),
 708         {},
 709 };
 710
 711 static const struct mvebu_mbus_soc_data mv78xx0_mbus_data = {
 712         .num_wins            = 14,
 713         .num_remappable_wins = 8,
 714         .win_cfg_offset      = mv78xx0_mbus_win_offset,
 715         .setup_cpu_target    = mvebu_mbus_default_setup_cpu_target,
 716         .show_cpu_target     = mvebu_sdram_debug_show_orion,
 717         .map                 = mv78xx0_map,
 718 };
 719
 720 /*
 721  * The driver doesn't yet have a DT binding because the details of
 722  * this DT binding still need to be sorted out. However, as a
 723  * preparation, we already use of_device_id to match a SoC description
 724  * string against the SoC specific details of this driver.
 725  */
 726 static const struct of_device_id of_mvebu_mbus_ids[] = {
 727         { .compatible = "marvell,armada370-mbus",
 728           .data = &armada_370_mbus_data, },
 729         { .compatible = "marvell,armadaxp-mbus",
 730           .data = &armada_xp_mbus_data, },
 731         { .compatible = "marvell,kirkwood-mbus",
 732           .data = &kirkwood_mbus_data, },
 733         { .compatible = "marvell,dove-mbus",
 734           .data = &dove_mbus_data, },
 735         { .compatible = "marvell,orion5x-88f5281-mbus",
 736           .data = &orion5x_4win_mbus_data, },
 737         { .compatible = "marvell,orion5x-88f5182-mbus",
 738           .data = &orion5x_2win_mbus_data, },
 739         { .compatible = "marvell,orion5x-88f5181-mbus",
 740           .data = &orion5x_2win_mbus_data, },
 741         { .compatible = "marvell,orion5x-88f6183-mbus",
 742           .data = &orion5x_4win_mbus_data, },
 743         { .compatible = "marvell,mv78xx0-mbus",
 744           .data = &mv78xx0_mbus_data, },
 745         { },
 746 };
 747
 748 /*
 749  * Public API of the driver
 750  */
 751 int mvebu_mbus_add_window_remap_by_id(unsigned int target,
 752                                       unsigned int attribute,
 753                                       phys_addr_t base, size_t size,
 754                                       phys_addr_t remap)
 755 {
 756         struct mvebu_mbus_state *s = &mbus_state;
 757
 758         if (!mvebu_mbus_window_conflicts(s, base, size, target, attribute)) {
 759                 pr_err("cannot add window '%x:%x', conflicts with another window\n",
 760                        target, attribute);
 761                 return -EINVAL;
 762         }
 763
 764         return mvebu_mbus_alloc_window(s, base, size, remap, target, attribute);
 765 }
 766
 767 int mvebu_mbus_add_window_remap_flags(const char *devname, phys_addr_t base,
 768                                       size_t size, phys_addr_t remap,
 769                                       unsigned int flags)
 770 {
 771         struct mvebu_mbus_state *s = &mbus_state;
 772         u8 target, attr;
 773         int i;
 774
 775         if (!s->soc->map)
 776                 return -ENODEV;
 777
 778         for (i = 0; s->soc->map[i].name; i++)
 779                 if (!strcmp(s->soc->map[i].name, devname))
 780                         break;
 781
 782         if (!s->soc->map[i].name) {
 783                 pr_err("unknown device '%s'\n", devname);
 784                 return -ENODEV;
 785         }
 786
 787         target = s->soc->map[i].target;
 788         attr   = s->soc->map[i].attr;
 789
 790         if (flags == MVEBU_MBUS_PCI_MEM)
 791                 attr |= 0x8;
 792         else if (flags == MVEBU_MBUS_PCI_WA)
 793                 attr |= 0x28;
 794
 795         return mvebu_mbus_add_window_remap_by_id(target, attr, base,
 796                                                  size, remap);
 797 }
 798
 799 int mvebu_mbus_add_window(const char *devname, phys_addr_t base, size_t size)
 800 {
 801         return mvebu_mbus_add_window_remap_flags(devname, base, size,
 802                                                  MVEBU_MBUS_NO_REMAP, 0);
 803 }
 804
 805 int mvebu_mbus_add_window_by_id(unsigned int target, unsigned int attribute,
 806                                 phys_addr_t base, size_t size)
 807 {
 808         return mvebu_mbus_add_window_remap_by_id(target, attribute, base,
 809                                                  size, MVEBU_MBUS_NO_REMAP);
 810 }
 811
 812 int mvebu_mbus_del_window(phys_addr_t base, size_t size)
 813 {
 814         int win;
 815
 816         win = mvebu_mbus_find_window(&mbus_state, base, size);
 817         if (win < 0)
 818                 return win;
 819
 820         mvebu_mbus_disable_window(&mbus_state, win);
 821         return 0;
 822 }
 823
 824 static __init int mvebu_mbus_debugfs_init(void)
 825 {
 826         struct mvebu_mbus_state *s = &mbus_state;
 827
 828         /*
 829          * If no base has been initialized, doesn't make sense to
 830          * register the debugfs entries. We may be on a multiplatform
 831          * kernel that isn't running a Marvell EBU SoC.
 832          */
 833         if (!s->mbuswins_base)
 834                 return 0;
 835
 836         s->debugfs_root = debugfs_create_dir("mvebu-mbus", NULL);
 837         if (s->debugfs_root) {
 838                 s->debugfs_sdram = debugfs_create_file("sdram", S_IRUGO,
 839                                                        s->debugfs_root, NULL,
 840                                                        &mvebu_sdram_debug_fops);
 841                 s->debugfs_devs = debugfs_create_file("devices", S_IRUGO,
 842                                                       s->debugfs_root, NULL,
 843                                                       &mvebu_devs_debug_fops);
 844         }
 845
 846         return 0;
 847 }
 848 fs_initcall(mvebu_mbus_debugfs_init);
 849
 850 static int __init mvebu_mbus_common_init(struct mvebu_mbus_state *mbus,
 851                                          phys_addr_t mbuswins_phys_base,
 852                                          size_t mbuswins_size,
 853                                          phys_addr_t sdramwins_phys_base,
 854                                          size_t sdramwins_size)
 855 {
 856         int win;
 857
 858         mbus->mbuswins_base = ioremap(mbuswins_phys_base, mbuswins_size);
 859         if (!mbus->mbuswins_base)
 860                 return -ENOMEM;
 861
 862         mbus->sdramwins_base = ioremap(sdramwins_phys_base, sdramwins_size);
 863         if (!mbus->sdramwins_base) {
 864                 iounmap(mbus_state.mbuswins_base);
 865                 return -ENOMEM;
 866         }
 867
 868         if (of_find_compatible_node(NULL, NULL, "marvell,coherency-fabric"))
 869                 mbus->hw_io_coherency = 1;
 870
 871         for (win = 0; win < mbus->soc->num_wins; win++)
 872                 mvebu_mbus_disable_window(mbus, win);
 873
 874         mbus->soc->setup_cpu_target(mbus);
 875
 876         return 0;
 877 }
 878
 879 int __init mvebu_mbus_init(const char *soc, phys_addr_t mbuswins_phys_base,
 880                            size_t mbuswins_size,
 881                            phys_addr_t sdramwins_phys_base,
 882                            size_t sdramwins_size)
 883 {
 884         const struct of_device_id *of_id;
 885
 886         for (of_id = of_mvebu_mbus_ids; of_id->compatible; of_id++)
 887                 if (!strcmp(of_id->compatible, soc))
 888                         break;
 889
 890         if (!of_id->compatible) {
 891                 pr_err("could not find a matching SoC family\n");
 892                 return -ENODEV;
 893         }
 894
 895         mbus_state.soc = of_id->data;
 896
 897         return mvebu_mbus_common_init(&mbus_state,
 898                         mbuswins_phys_base,
 899                         mbuswins_size,
 900                         sdramwins_phys_base,
 901                         sdramwins_size);
 902 }
 903
 904 #ifdef CONFIG_OF
 905 /*
 906  * The window IDs in the ranges DT property have the following format:
 907  *  - bits 28 to 31: MBus custom field
 908  *  - bits 24 to 27: window target ID
 909  *  - bits 16 to 23: window attribute ID
 910  *  - bits  0 to 15: unused
 911  */
 912 #define CUSTOM(id) (((id) & 0xF0000000) >> 24)
 913 #define TARGET(id) (((id) & 0x0F000000) >> 24)
 914 #define ATTR(id)   (((id) & 0x00FF0000) >> 16)
 915
 916 static int __init mbus_dt_setup_win(struct mvebu_mbus_state *mbus,
 917                                     u32 base, u32 size,
 918                                     u8 target, u8 attr)
 919 {
 920         const struct mvebu_mbus_mapping *map = mbus->soc->map;
 921         const char *name;
 922         int i;
 923
 924         /* Search for a suitable window in the existing mappings */
 925         for (i = 0; map[i].name; i++)
 926                 if (map[i].target == target &&
 927                     map[i].attr == (attr & map[i].attrmask))
 928                         break;
 929
 930         name = map[i].name;
 931         if (!name) {
 932                 pr_err("window 0x%x:0x%x is unknown, skipping\n",
 933                        target, attr);
 934                 return -EINVAL;
 935         }
 936
 937         if (!mvebu_mbus_window_conflicts(mbus, base, size, target, attr)) {
 938                 pr_err("cannot add window '%s', conflicts with another window\n",
 939                        name);
 940                 return -EBUSY;
 941         }
 942
 943         if (mvebu_mbus_alloc_window(mbus, base, size, MVEBU_MBUS_NO_REMAP,
 944                                     target, attr)) {
 945                 pr_err("cannot add window '%s', too many windows\n",
 946                        name);
 947                 return -ENOMEM;
 948         }
 949         return 0;
 950 }
 951
 952 static int __init
 953 mbus_parse_ranges(struct device_node *node,
 954                   int *addr_cells, int *c_addr_cells, int *c_size_cells,
 955                   int *cell_count, const __be32 **ranges_start,
 956                   const __be32 **ranges_end)
 957 {
 958         const __be32 *prop;
 959         int ranges_len, tuple_len;
 960
 961         /* Allow a node with no 'ranges' property */
 962         *ranges_start = of_get_property(node, "ranges", &ranges_len);
 963         if (*ranges_start == NULL) {
 964                 *addr_cells = *c_addr_cells = *c_size_cells = *cell_count = 0;
 965                 *ranges_start = *ranges_end = NULL;
 966                 return 0;
 967         }
 968         *ranges_end = *ranges_start + ranges_len / sizeof(__be32);
 969
 970         *addr_cells = of_n_addr_cells(node);
 971
 972         prop = of_get_property(node, "#address-cells", NULL);
 973         *c_addr_cells = be32_to_cpup(prop);
 974
 975         prop = of_get_property(node, "#size-cells", NULL);
 976         *c_size_cells = be32_to_cpup(prop);
 977
 978         *cell_count = *addr_cells + *c_addr_cells + *c_size_cells;
 979         tuple_len = (*cell_count) * sizeof(__be32);
 980
 981         if (ranges_len % tuple_len) {
 982                 pr_warn("malformed ranges entry '%s'\n", node->name);
 983                 return -EINVAL;
 984         }
 985         return 0;
 986 }
 987
 988 static int __init mbus_dt_setup(struct mvebu_mbus_state *mbus,
 989                                 struct device_node *np)
 990 {
 991         int addr_cells, c_addr_cells, c_size_cells;
 992         int i, ret, cell_count;
 993         const __be32 *r, *ranges_start, *ranges_end;
 994
 995         ret = mbus_parse_ranges(np, &addr_cells, &c_addr_cells,
 996                                 &c_size_cells, &cell_count,
 997                                 &ranges_start, &ranges_end);
 998         if (ret < 0)
 999                 return ret;
1000
1001         for (i = 0, r = ranges_start; r < ranges_end; r += cell_count, i++) {
1002                 u32 windowid, base, size;
1003                 u8 target, attr;
1004
1005                 /*
1006                  * An entry with a non-zero custom field do not
1007                  * correspond to a static window, so skip it.
1008                  */
1009                 windowid = of_read_number(r, 1);
1010                 if (CUSTOM(windowid))
1011                         continue;
1012
1013                 target = TARGET(windowid);
1014                 attr = ATTR(windowid);
1015
1016                 base = of_read_number(r + c_addr_cells, addr_cells);
1017                 size = of_read_number(r + c_addr_cells + addr_cells,
1018                                       c_size_cells);
1019                 ret = mbus_dt_setup_win(mbus, base, size, target, attr);
1020                 if (ret < 0)
1021                         return ret;
1022         }
1023         return 0;
1024 }
1025
1026 int __init mvebu_mbus_dt_init(void)
1027 {
1028         struct resource mbuswins_res, sdramwins_res;
1029         struct device_node *np, *controller;
1030         const struct of_device_id *of_id;
1031         const __be32 *prop;
1032         int ret;
1033
1034         np = of_find_matching_node(NULL, of_mvebu_mbus_ids);
1035         if (!np) {
1036                 pr_err("could not find a matching SoC family\n");
1037                 return -ENODEV;
1038         }
1039
1040         of_id = of_match_node(of_mvebu_mbus_ids, np);
1041         mbus_state.soc = of_id->data;
1042
1043         prop = of_get_property(np, "controller", NULL);
1044         if (!prop) {
1045                 pr_err("required 'controller' property missing\n");
1046                 return -EINVAL;
1047         }
1048
1049         controller = of_find_node_by_phandle(be32_to_cpup(prop));
1050         if (!controller) {
1051                 pr_err("could not find an 'mbus-controller' node\n");
1052                 return -ENODEV;
1053         }
1054
1055         if (of_address_to_resource(controller, 0, &mbuswins_res)) {
1056                 pr_err("cannot get MBUS register address\n");
1057                 return -EINVAL;
1058         }
1059
1060         if (of_address_to_resource(controller, 1, &sdramwins_res)) {
1061                 pr_err("cannot get SDRAM register address\n");
1062                 return -EINVAL;
1063         }
1064
1065         ret = mvebu_mbus_common_init(&mbus_state,
1066                                      mbuswins_res.start,
1067                                      resource_size(&mbuswins_res),
1068                                      sdramwins_res.start,
1069                                      resource_size(&sdramwins_res));
1070         if (ret)
1071                 return ret;
1072
1073         /* Setup statically declared windows in the DT */
1074         return mbus_dt_setup(&mbus_state, np);
1075 }
1076 #endif