Pileus Git - ~andy/linux/blob - arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27
  28 #include "x86.h"
  29 #include "tss.h"
  30
  31 /*
  32  * Operand types
  33  */
  34 #define OpNone             0ull
  35 #define OpImplicit         1ull  /* No generic decode */
  36 #define OpReg              2ull  /* Register */
  37 #define OpMem              3ull  /* Memory */
  38 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  39 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  40 #define OpMem64            6ull  /* Memory, 64-bit */
  41 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  42 #define OpDX               8ull  /* DX register */
  43 #define OpCL               9ull  /* CL register (for shifts) */
  44 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  45 #define OpOne             11ull  /* Implied 1 */
  46 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  47 #define OpMem16           13ull  /* Memory operand (16-bit). */
  48 #define OpMem32           14ull  /* Memory operand (32-bit). */
  49 #define OpImmU            15ull  /* Immediate operand, zero extended */
  50 #define OpSI              16ull  /* SI/ESI/RSI */
  51 #define OpImmFAddr        17ull  /* Immediate far address */
  52 #define OpMemFAddr        18ull  /* Far address in memory */
  53 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  54 #define OpES              20ull  /* ES */
  55 #define OpCS              21ull  /* CS */
  56 #define OpSS              22ull  /* SS */
  57 #define OpDS              23ull  /* DS */
  58 #define OpFS              24ull  /* FS */
  59 #define OpGS              25ull  /* GS */
  60 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  61 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  62
  63 #define OpBits             5  /* Width of operand field */
  64 #define OpMask             ((1ull << OpBits) - 1)
  65
  66 /*
  67  * Opcode effective-address decode tables.
  68  * Note that we only emulate instructions that have at least one memory
  69  * operand (excluding implicit stack references). We assume that stack
  70  * references and instruction fetches will never occur in special memory
  71  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  72  * not be handled.
  73  */
  74
  75 /* Operand sizes: 8-bit operands or specified/overridden size. */
  76 #define ByteOp      (1<<0)      /* 8-bit operands. */
  77 /* Destination operand type. */
  78 #define DstShift    1
  79 #define ImplicitOps (OpImplicit << DstShift)
  80 #define DstReg      (OpReg << DstShift)
  81 #define DstMem      (OpMem << DstShift)
  82 #define DstAcc      (OpAcc << DstShift)
  83 #define DstDI       (OpDI << DstShift)
  84 #define DstMem64    (OpMem64 << DstShift)
  85 #define DstImmUByte (OpImmUByte << DstShift)
  86 #define DstDX       (OpDX << DstShift)
  87 #define DstMask     (OpMask << DstShift)
  88 /* Source operand type. */
  89 #define SrcShift    6
  90 #define SrcNone     (OpNone << SrcShift)
  91 #define SrcReg      (OpReg << SrcShift)
  92 #define SrcMem      (OpMem << SrcShift)
  93 #define SrcMem16    (OpMem16 << SrcShift)
  94 #define SrcMem32    (OpMem32 << SrcShift)
  95 #define SrcImm      (OpImm << SrcShift)
  96 #define SrcImmByte  (OpImmByte << SrcShift)
  97 #define SrcOne      (OpOne << SrcShift)
  98 #define SrcImmUByte (OpImmUByte << SrcShift)
  99 #define SrcImmU     (OpImmU << SrcShift)
 100 #define SrcSI       (OpSI << SrcShift)
 101 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 102 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 103 #define SrcAcc      (OpAcc << SrcShift)
 104 #define SrcImmU16   (OpImmU16 << SrcShift)
 105 #define SrcImm64    (OpImm64 << SrcShift)
 106 #define SrcDX       (OpDX << SrcShift)
 107 #define SrcMem8     (OpMem8 << SrcShift)
 108 #define SrcMask     (OpMask << SrcShift)
 109 #define BitOp       (1<<11)
 110 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 111 #define String      (1<<13)     /* String instruction (rep capable) */
 112 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 113 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 114 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 115 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 116 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 117 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 118 #define Sse         (1<<18)     /* SSE Vector instruction */
 119 /* Generic ModRM decode. */
 120 #define ModRM       (1<<19)
 121 /* Destination is only written; never read. */
 122 #define Mov         (1<<20)
 123 /* Misc flags */
 124 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 125 #define VendorSpecific (1<<22) /* Vendor specific instruction */
 126 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 127 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 128 #define Undefined   (1<<25) /* No Such Instruction */
 129 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 130 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 131 #define No64        (1<<28)
 132 #define PageTable   (1 << 29)   /* instruction used to write page table */
 133 /* Source 2 operand type */
 134 #define Src2Shift   (30)
 135 #define Src2None    (OpNone << Src2Shift)
 136 #define Src2CL      (OpCL << Src2Shift)
 137 #define Src2ImmByte (OpImmByte << Src2Shift)
 138 #define Src2One     (OpOne << Src2Shift)
 139 #define Src2Imm     (OpImm << Src2Shift)
 140 #define Src2ES      (OpES << Src2Shift)
 141 #define Src2CS      (OpCS << Src2Shift)
 142 #define Src2SS      (OpSS << Src2Shift)
 143 #define Src2DS      (OpDS << Src2Shift)
 144 #define Src2FS      (OpFS << Src2Shift)
 145 #define Src2GS      (OpGS << Src2Shift)
 146 #define Src2Mask    (OpMask << Src2Shift)
 147 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 148 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 149 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 150 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 151
 152 #define X2(x...) x, x
 153 #define X3(x...) X2(x), x
 154 #define X4(x...) X2(x), X2(x)
 155 #define X5(x...) X4(x), x
 156 #define X6(x...) X4(x), X2(x)
 157 #define X7(x...) X4(x), X3(x)
 158 #define X8(x...) X4(x), X4(x)
 159 #define X16(x...) X8(x), X8(x)
 160
 161 struct opcode {
 162         u64 flags : 56;
 163         u64 intercept : 8;
 164         union {
 165                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 166                 const struct opcode *group;
 167                 const struct group_dual *gdual;
 168                 const struct gprefix *gprefix;
 169         } u;
 170         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 171 };
 172
 173 struct group_dual {
 174         struct opcode mod012[8];
 175         struct opcode mod3[8];
 176 };
 177
 178 struct gprefix {
 179         struct opcode pfx_no;
 180         struct opcode pfx_66;
 181         struct opcode pfx_f2;
 182         struct opcode pfx_f3;
 183 };
 184
 185 /* EFLAGS bit definitions. */
 186 #define EFLG_ID (1<<21)
 187 #define EFLG_VIP (1<<20)
 188 #define EFLG_VIF (1<<19)
 189 #define EFLG_AC (1<<18)
 190 #define EFLG_VM (1<<17)
 191 #define EFLG_RF (1<<16)
 192 #define EFLG_IOPL (3<<12)
 193 #define EFLG_NT (1<<14)
 194 #define EFLG_OF (1<<11)
 195 #define EFLG_DF (1<<10)
 196 #define EFLG_IF (1<<9)
 197 #define EFLG_TF (1<<8)
 198 #define EFLG_SF (1<<7)
 199 #define EFLG_ZF (1<<6)
 200 #define EFLG_AF (1<<4)
 201 #define EFLG_PF (1<<2)
 202 #define EFLG_CF (1<<0)
 203
 204 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 205 #define EFLG_RESERVED_ONE_MASK 2
 206
 207 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 208 {
 209         if (!(ctxt->regs_valid & (1 << nr))) {
 210                 ctxt->regs_valid |= 1 << nr;
 211                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 212         }
 213         return ctxt->_regs[nr];
 214 }
 215
 216 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 217 {
 218         ctxt->regs_valid |= 1 << nr;
 219         ctxt->regs_dirty |= 1 << nr;
 220         return &ctxt->_regs[nr];
 221 }
 222
 223 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 224 {
 225         reg_read(ctxt, nr);
 226         return reg_write(ctxt, nr);
 227 }
 228
 229 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 230 {
 231         unsigned reg;
 232
 233         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 234                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 235 }
 236
 237 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 238 {
 239         ctxt->regs_dirty = 0;
 240         ctxt->regs_valid = 0;
 241 }
 242
 243 /*
 244  * Instruction emulation:
 245  * Most instructions are emulated directly via a fragment of inline assembly
 246  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 247  * any modified flags.
 248  */
 249
 250 #if defined(CONFIG_X86_64)
 251 #define _LO32 "k"               /* force 32-bit operand */
 252 #define _STK  "%%rsp"           /* stack pointer */
 253 #elif defined(__i386__)
 254 #define _LO32 ""                /* force 32-bit operand */
 255 #define _STK  "%%esp"           /* stack pointer */
 256 #endif
 257
 258 /*
 259  * These EFLAGS bits are restored from saved value during emulation, and
 260  * any changes are written back to the saved value after emulation.
 261  */
 262 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 263
 264 /* Before executing instruction: restore necessary bits in EFLAGS. */
 265 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 266         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 267         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 268         "push %"_tmp"; "                                                \
 269         "push %"_tmp"; "                                                \
 270         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 271         "andl %"_LO32 _tmp",("_STK"); "                                 \
 272         "pushf; "                                                       \
 273         "notl %"_LO32 _tmp"; "                                          \
 274         "andl %"_LO32 _tmp",("_STK"); "                                 \
 275         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 276         "pop  %"_tmp"; "                                                \
 277         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 278         "popf; "                                                        \
 279         "pop  %"_sav"; "
 280
 281 /* After executing instruction: write-back necessary bits in EFLAGS. */
 282 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 283         /* _sav |= EFLAGS & _msk; */            \
 284         "pushf; "                               \
 285         "pop  %"_tmp"; "                        \
 286         "andl %"_msk",%"_LO32 _tmp"; "          \
 287         "orl  %"_LO32 _tmp",%"_sav"; "
 288
 289 #ifdef CONFIG_X86_64
 290 #define ON64(x) x
 291 #else
 292 #define ON64(x)
 293 #endif
 294
 295 #define ____emulate_2op(ctxt, _op, _x, _y, _suffix, _dsttype)   \
 296         do {                                                            \
 297                 __asm__ __volatile__ (                                  \
 298                         _PRE_EFLAGS("0", "4", "2")                      \
 299                         _op _suffix " %"_x"3,%1; "                      \
 300                         _POST_EFLAGS("0", "4", "2")                     \
 301                         : "=m" ((ctxt)->eflags),                        \
 302                           "+q" (*(_dsttype*)&(ctxt)->dst.val),          \
 303                           "=&r" (_tmp)                                  \
 304                         : _y ((ctxt)->src.val), "i" (EFLAGS_MASK));     \
 305         } while (0)
 306
 307
 308 /* Raw emulation: instruction has two explicit operands. */
 309 #define __emulate_2op_nobyte(ctxt,_op,_wx,_wy,_lx,_ly,_qx,_qy)          \
 310         do {                                                            \
 311                 unsigned long _tmp;                                     \
 312                                                                         \
 313                 switch ((ctxt)->dst.bytes) {                            \
 314                 case 2:                                                 \
 315                         ____emulate_2op(ctxt,_op,_wx,_wy,"w",u16);      \
 316                         break;                                          \
 317                 case 4:                                                 \
 318                         ____emulate_2op(ctxt,_op,_lx,_ly,"l",u32);      \
 319                         break;                                          \
 320                 case 8:                                                 \
 321                         ON64(____emulate_2op(ctxt,_op,_qx,_qy,"q",u64)); \
 322                         break;                                          \
 323                 }                                                       \
 324         } while (0)
 325
 326 #define __emulate_2op(ctxt,_op,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy)              \
 327         do {                                                                 \
 328                 unsigned long _tmp;                                          \
 329                 switch ((ctxt)->dst.bytes) {                                 \
 330                 case 1:                                                      \
 331                         ____emulate_2op(ctxt,_op,_bx,_by,"b",u8);            \
 332                         break;                                               \
 333                 default:                                                     \
 334                         __emulate_2op_nobyte(ctxt, _op,                      \
 335                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 336                         break;                                               \
 337                 }                                                            \
 338         } while (0)
 339
 340 /* Source operand is byte-sized and may be restricted to just %cl. */
 341 #define emulate_2op_SrcB(ctxt, _op)                                     \
 342         __emulate_2op(ctxt, _op, "b", "c", "b", "c", "b", "c", "b", "c")
 343
 344 /* Source operand is byte, word, long or quad sized. */
 345 #define emulate_2op_SrcV(ctxt, _op)                                     \
 346         __emulate_2op(ctxt, _op, "b", "q", "w", "r", _LO32, "r", "", "r")
 347
 348 /* Source operand is word, long or quad sized. */
 349 #define emulate_2op_SrcV_nobyte(ctxt, _op)                              \
 350         __emulate_2op_nobyte(ctxt, _op, "w", "r", _LO32, "r", "", "r")
 351
 352 /* Instruction has three operands and one operand is stored in ECX register */
 353 #define __emulate_2op_cl(ctxt, _op, _suffix, _type)             \
 354         do {                                                            \
 355                 unsigned long _tmp;                                     \
 356                 _type _clv  = (ctxt)->src2.val;                         \
 357                 _type _srcv = (ctxt)->src.val;                          \
 358                 _type _dstv = (ctxt)->dst.val;                          \
 359                                                                         \
 360                 __asm__ __volatile__ (                                  \
 361                         _PRE_EFLAGS("0", "5", "2")                      \
 362                         _op _suffix " %4,%1 \n"                         \
 363                         _POST_EFLAGS("0", "5", "2")                     \
 364                         : "=m" ((ctxt)->eflags), "+r" (_dstv), "=&r" (_tmp) \
 365                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)   \
 366                         );                                              \
 367                                                                         \
 368                 (ctxt)->src2.val  = (unsigned long) _clv;               \
 369                 (ctxt)->src2.val = (unsigned long) _srcv;               \
 370                 (ctxt)->dst.val = (unsigned long) _dstv;                \
 371         } while (0)
 372
 373 #define emulate_2op_cl(ctxt, _op)                                       \
 374         do {                                                            \
 375                 switch ((ctxt)->dst.bytes) {                            \
 376                 case 2:                                                 \
 377                         __emulate_2op_cl(ctxt, _op, "w", u16);          \
 378                         break;                                          \
 379                 case 4:                                                 \
 380                         __emulate_2op_cl(ctxt, _op, "l", u32);          \
 381                         break;                                          \
 382                 case 8:                                                 \
 383                         ON64(__emulate_2op_cl(ctxt, _op, "q", ulong));  \
 384                         break;                                          \
 385                 }                                                       \
 386         } while (0)
 387
 388 #define __emulate_1op(ctxt, _op, _suffix)                               \
 389         do {                                                            \
 390                 unsigned long _tmp;                                     \
 391                                                                         \
 392                 __asm__ __volatile__ (                                  \
 393                         _PRE_EFLAGS("0", "3", "2")                      \
 394                         _op _suffix " %1; "                             \
 395                         _POST_EFLAGS("0", "3", "2")                     \
 396                         : "=m" ((ctxt)->eflags), "+m" ((ctxt)->dst.val), \
 397                           "=&r" (_tmp)                                  \
 398                         : "i" (EFLAGS_MASK));                           \
 399         } while (0)
 400
 401 /* Instruction has only one explicit operand (no source operand). */
 402 #define emulate_1op(ctxt, _op)                                          \
 403         do {                                                            \
 404                 switch ((ctxt)->dst.bytes) {                            \
 405                 case 1: __emulate_1op(ctxt, _op, "b"); break;           \
 406                 case 2: __emulate_1op(ctxt, _op, "w"); break;           \
 407                 case 4: __emulate_1op(ctxt, _op, "l"); break;           \
 408                 case 8: ON64(__emulate_1op(ctxt, _op, "q")); break;     \
 409                 }                                                       \
 410         } while (0)
 411
 412 #define __emulate_1op_rax_rdx(ctxt, _op, _suffix, _ex)                  \
 413         do {                                                            \
 414                 unsigned long _tmp;                                     \
 415                 ulong *rax = reg_rmw((ctxt), VCPU_REGS_RAX);            \
 416                 ulong *rdx = reg_rmw((ctxt), VCPU_REGS_RDX);            \
 417                                                                         \
 418                 __asm__ __volatile__ (                                  \
 419                         _PRE_EFLAGS("0", "5", "1")                      \
 420                         "1: \n\t"                                       \
 421                         _op _suffix " %6; "                             \
 422                         "2: \n\t"                                       \
 423                         _POST_EFLAGS("0", "5", "1")                     \
 424                         ".pushsection .fixup,\"ax\" \n\t"               \
 425                         "3: movb $1, %4 \n\t"                           \
 426                         "jmp 2b \n\t"                                   \
 427                         ".popsection \n\t"                              \
 428                         _ASM_EXTABLE(1b, 3b)                            \
 429                         : "=m" ((ctxt)->eflags), "=&r" (_tmp),          \
 430                           "+a" (*rax), "+d" (*rdx), "+qm"(_ex)          \
 431                         : "i" (EFLAGS_MASK), "m" ((ctxt)->src.val));    \
 432         } while (0)
 433
 434 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
 435 #define emulate_1op_rax_rdx(ctxt, _op, _ex)     \
 436         do {                                                            \
 437                 switch((ctxt)->src.bytes) {                             \
 438                 case 1:                                                 \
 439                         __emulate_1op_rax_rdx(ctxt, _op, "b", _ex);     \
 440                         break;                                          \
 441                 case 2:                                                 \
 442                         __emulate_1op_rax_rdx(ctxt, _op, "w", _ex);     \
 443                         break;                                          \
 444                 case 4:                                                 \
 445                         __emulate_1op_rax_rdx(ctxt, _op, "l", _ex);     \
 446                         break;                                          \
 447                 case 8: ON64(                                           \
 448                         __emulate_1op_rax_rdx(ctxt, _op, "q", _ex));    \
 449                         break;                                          \
 450                 }                                                       \
 451         } while (0)
 452
 453 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 454                                     enum x86_intercept intercept,
 455                                     enum x86_intercept_stage stage)
 456 {
 457         struct x86_instruction_info info = {
 458                 .intercept  = intercept,
 459                 .rep_prefix = ctxt->rep_prefix,
 460                 .modrm_mod  = ctxt->modrm_mod,
 461                 .modrm_reg  = ctxt->modrm_reg,
 462                 .modrm_rm   = ctxt->modrm_rm,
 463                 .src_val    = ctxt->src.val64,
 464                 .src_bytes  = ctxt->src.bytes,
 465                 .dst_bytes  = ctxt->dst.bytes,
 466                 .ad_bytes   = ctxt->ad_bytes,
 467                 .next_rip   = ctxt->eip,
 468         };
 469
 470         return ctxt->ops->intercept(ctxt, &info, stage);
 471 }
 472
 473 static void assign_masked(ulong *dest, ulong src, ulong mask)
 474 {
 475         *dest = (*dest & ~mask) | (src & mask);
 476 }
 477
 478 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 479 {
 480         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 481 }
 482
 483 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 484 {
 485         u16 sel;
 486         struct desc_struct ss;
 487
 488         if (ctxt->mode == X86EMUL_MODE_PROT64)
 489                 return ~0UL;
 490         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 491         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 492 }
 493
 494 static int stack_size(struct x86_emulate_ctxt *ctxt)
 495 {
 496         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 497 }
 498
 499 /* Access/update address held in a register, based on addressing mode. */
 500 static inline unsigned long
 501 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 502 {
 503         if (ctxt->ad_bytes == sizeof(unsigned long))
 504                 return reg;
 505         else
 506                 return reg & ad_mask(ctxt);
 507 }
 508
 509 static inline unsigned long
 510 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 511 {
 512         return address_mask(ctxt, reg);
 513 }
 514
 515 static void masked_increment(ulong *reg, ulong mask, int inc)
 516 {
 517         assign_masked(reg, *reg + inc, mask);
 518 }
 519
 520 static inline void
 521 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 522 {
 523         ulong mask;
 524
 525         if (ctxt->ad_bytes == sizeof(unsigned long))
 526                 mask = ~0UL;
 527         else
 528                 mask = ad_mask(ctxt);
 529         masked_increment(reg, mask, inc);
 530 }
 531
 532 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 533 {
 534         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 535 }
 536
 537 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 538 {
 539         register_address_increment(ctxt, &ctxt->_eip, rel);
 540 }
 541
 542 static u32 desc_limit_scaled(struct desc_struct *desc)
 543 {
 544         u32 limit = get_desc_limit(desc);
 545
 546         return desc->g ? (limit << 12) | 0xfff : limit;
 547 }
 548
 549 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
 550 {
 551         ctxt->has_seg_override = true;
 552         ctxt->seg_override = seg;
 553 }
 554
 555 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 556 {
 557         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 558                 return 0;
 559
 560         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 561 }
 562
 563 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
 564 {
 565         if (!ctxt->has_seg_override)
 566                 return 0;
 567
 568         return ctxt->seg_override;
 569 }
 570
 571 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 572                              u32 error, bool valid)
 573 {
 574         ctxt->exception.vector = vec;
 575         ctxt->exception.error_code = error;
 576         ctxt->exception.error_code_valid = valid;
 577         return X86EMUL_PROPAGATE_FAULT;
 578 }
 579
 580 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 581 {
 582         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 583 }
 584
 585 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 586 {
 587         return emulate_exception(ctxt, GP_VECTOR, err, true);
 588 }
 589
 590 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 591 {
 592         return emulate_exception(ctxt, SS_VECTOR, err, true);
 593 }
 594
 595 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 596 {
 597         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 598 }
 599
 600 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 601 {
 602         return emulate_exception(ctxt, TS_VECTOR, err, true);
 603 }
 604
 605 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 606 {
 607         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 608 }
 609
 610 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 611 {
 612         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 613 }
 614
 615 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 616 {
 617         u16 selector;
 618         struct desc_struct desc;
 619
 620         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 621         return selector;
 622 }
 623
 624 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 625                                  unsigned seg)
 626 {
 627         u16 dummy;
 628         u32 base3;
 629         struct desc_struct desc;
 630
 631         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 632         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 633 }
 634
 635 /*
 636  * x86 defines three classes of vector instructions: explicitly
 637  * aligned, explicitly unaligned, and the rest, which change behaviour
 638  * depending on whether they're AVX encoded or not.
 639  *
 640  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 641  * subject to the same check.
 642  */
 643 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 644 {
 645         if (likely(size < 16))
 646                 return false;
 647
 648         if (ctxt->d & Aligned)
 649                 return true;
 650         else if (ctxt->d & Unaligned)
 651                 return false;
 652         else if (ctxt->d & Avx)
 653                 return false;
 654         else
 655                 return true;
 656 }
 657
 658 static int __linearize(struct x86_emulate_ctxt *ctxt,
 659                      struct segmented_address addr,
 660                      unsigned size, bool write, bool fetch,
 661                      ulong *linear)
 662 {
 663         struct desc_struct desc;
 664         bool usable;
 665         ulong la;
 666         u32 lim;
 667         u16 sel;
 668         unsigned cpl, rpl;
 669
 670         la = seg_base(ctxt, addr.seg) + addr.ea;
 671         switch (ctxt->mode) {
 672         case X86EMUL_MODE_PROT64:
 673                 if (((signed long)la << 16) >> 16 != la)
 674                         return emulate_gp(ctxt, 0);
 675                 break;
 676         default:
 677                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 678                                                 addr.seg);
 679                 if (!usable)
 680                         goto bad;
 681                 /* code segment in protected mode or read-only data segment */
 682                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 683                                         || !(desc.type & 2)) && write)
 684                         goto bad;
 685                 /* unreadable code segment */
 686                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 687                         goto bad;
 688                 lim = desc_limit_scaled(&desc);
 689                 if ((desc.type & 8) || !(desc.type & 4)) {
 690                         /* expand-up segment */
 691                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 692                                 goto bad;
 693                 } else {
 694                         /* expand-down segment */
 695                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 696                                 goto bad;
 697                         lim = desc.d ? 0xffffffff : 0xffff;
 698                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 699                                 goto bad;
 700                 }
 701                 cpl = ctxt->ops->cpl(ctxt);
 702                 if (ctxt->mode == X86EMUL_MODE_REAL)
 703                         rpl = 0;
 704                 else
 705                         rpl = sel & 3;
 706                 cpl = max(cpl, rpl);
 707                 if (!(desc.type & 8)) {
 708                         /* data segment */
 709                         if (cpl > desc.dpl)
 710                                 goto bad;
 711                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 712                         /* nonconforming code segment */
 713                         if (cpl != desc.dpl)
 714                                 goto bad;
 715                 } else if ((desc.type & 8) && (desc.type & 4)) {
 716                         /* conforming code segment */
 717                         if (cpl < desc.dpl)
 718                                 goto bad;
 719                 }
 720                 break;
 721         }
 722         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 723                 la &= (u32)-1;
 724         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 725                 return emulate_gp(ctxt, 0);
 726         *linear = la;
 727         return X86EMUL_CONTINUE;
 728 bad:
 729         if (addr.seg == VCPU_SREG_SS)
 730                 return emulate_ss(ctxt, sel);
 731         else
 732                 return emulate_gp(ctxt, sel);
 733 }
 734
 735 static int linearize(struct x86_emulate_ctxt *ctxt,
 736                      struct segmented_address addr,
 737                      unsigned size, bool write,
 738                      ulong *linear)
 739 {
 740         return __linearize(ctxt, addr, size, write, false, linear);
 741 }
 742
 743
 744 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 745                               struct segmented_address addr,
 746                               void *data,
 747                               unsigned size)
 748 {
 749         int rc;
 750         ulong linear;
 751
 752         rc = linearize(ctxt, addr, size, false, &linear);
 753         if (rc != X86EMUL_CONTINUE)
 754                 return rc;
 755         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 756 }
 757
 758 /*
 759  * Fetch the next byte of the instruction being emulated which is pointed to
 760  * by ctxt->_eip, then increment ctxt->_eip.
 761  *
 762  * Also prefetch the remaining bytes of the instruction without crossing page
 763  * boundary if they are not in fetch_cache yet.
 764  */
 765 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 766 {
 767         struct fetch_cache *fc = &ctxt->fetch;
 768         int rc;
 769         int size, cur_size;
 770
 771         if (ctxt->_eip == fc->end) {
 772                 unsigned long linear;
 773                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 774                                                   .ea  = ctxt->_eip };
 775                 cur_size = fc->end - fc->start;
 776                 size = min(15UL - cur_size,
 777                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 778                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 779                 if (unlikely(rc != X86EMUL_CONTINUE))
 780                         return rc;
 781                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 782                                       size, &ctxt->exception);
 783                 if (unlikely(rc != X86EMUL_CONTINUE))
 784                         return rc;
 785                 fc->end += size;
 786         }
 787         *dest = fc->data[ctxt->_eip - fc->start];
 788         ctxt->_eip++;
 789         return X86EMUL_CONTINUE;
 790 }
 791
 792 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 793                          void *dest, unsigned size)
 794 {
 795         int rc;
 796
 797         /* x86 instructions are limited to 15 bytes. */
 798         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 799                 return X86EMUL_UNHANDLEABLE;
 800         while (size--) {
 801                 rc = do_insn_fetch_byte(ctxt, dest++);
 802                 if (rc != X86EMUL_CONTINUE)
 803                         return rc;
 804         }
 805         return X86EMUL_CONTINUE;
 806 }
 807
 808 /* Fetch next part of the instruction being emulated. */
 809 #define insn_fetch(_type, _ctxt)                                        \
 810 ({      unsigned long _x;                                               \
 811         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 812         if (rc != X86EMUL_CONTINUE)                                     \
 813                 goto done;                                              \
 814         (_type)_x;                                                      \
 815 })
 816
 817 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 818 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 819         if (rc != X86EMUL_CONTINUE)                                     \
 820                 goto done;                                              \
 821 })
 822
 823 /*
 824  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 825  * pointer into the block that addresses the relevant register.
 826  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 827  */
 828 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 829                              int highbyte_regs)
 830 {
 831         void *p;
 832
 833         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 834                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 835         else
 836                 p = reg_rmw(ctxt, modrm_reg);
 837         return p;
 838 }
 839
 840 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 841                            struct segmented_address addr,
 842                            u16 *size, unsigned long *address, int op_bytes)
 843 {
 844         int rc;
 845
 846         if (op_bytes == 2)
 847                 op_bytes = 3;
 848         *address = 0;
 849         rc = segmented_read_std(ctxt, addr, size, 2);
 850         if (rc != X86EMUL_CONTINUE)
 851                 return rc;
 852         addr.ea += 2;
 853         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 854         return rc;
 855 }
 856
 857 static int test_cc(unsigned int condition, unsigned int flags)
 858 {
 859         int rc = 0;
 860
 861         switch ((condition & 15) >> 1) {
 862         case 0: /* o */
 863                 rc |= (flags & EFLG_OF);
 864                 break;
 865         case 1: /* b/c/nae */
 866                 rc |= (flags & EFLG_CF);
 867                 break;
 868         case 2: /* z/e */
 869                 rc |= (flags & EFLG_ZF);
 870                 break;
 871         case 3: /* be/na */
 872                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 873                 break;
 874         case 4: /* s */
 875                 rc |= (flags & EFLG_SF);
 876                 break;
 877         case 5: /* p/pe */
 878                 rc |= (flags & EFLG_PF);
 879                 break;
 880         case 7: /* le/ng */
 881                 rc |= (flags & EFLG_ZF);
 882                 /* fall through */
 883         case 6: /* l/nge */
 884                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 885                 break;
 886         }
 887
 888         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 889         return (!!rc ^ (condition & 1));
 890 }
 891
 892 static void fetch_register_operand(struct operand *op)
 893 {
 894         switch (op->bytes) {
 895         case 1:
 896                 op->val = *(u8 *)op->addr.reg;
 897                 break;
 898         case 2:
 899                 op->val = *(u16 *)op->addr.reg;
 900                 break;
 901         case 4:
 902                 op->val = *(u32 *)op->addr.reg;
 903                 break;
 904         case 8:
 905                 op->val = *(u64 *)op->addr.reg;
 906                 break;
 907         }
 908 }
 909
 910 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 911 {
 912         ctxt->ops->get_fpu(ctxt);
 913         switch (reg) {
 914         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 915         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 916         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 917         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 918         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 919         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 920         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 921         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 922 #ifdef CONFIG_X86_64
 923         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 924         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 925         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 926         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 927         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 928         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 929         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 930         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 931 #endif
 932         default: BUG();
 933         }
 934         ctxt->ops->put_fpu(ctxt);
 935 }
 936
 937 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 938                           int reg)
 939 {
 940         ctxt->ops->get_fpu(ctxt);
 941         switch (reg) {
 942         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 943         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 944         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 945         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 946         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 947         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 948         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 949         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 950 #ifdef CONFIG_X86_64
 951         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 952         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
 953         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
 954         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
 955         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
 956         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
 957         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
 958         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
 959 #endif
 960         default: BUG();
 961         }
 962         ctxt->ops->put_fpu(ctxt);
 963 }
 964
 965 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 966 {
 967         ctxt->ops->get_fpu(ctxt);
 968         switch (reg) {
 969         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
 970         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
 971         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
 972         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
 973         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
 974         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
 975         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
 976         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
 977         default: BUG();
 978         }
 979         ctxt->ops->put_fpu(ctxt);
 980 }
 981
 982 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
 983 {
 984         ctxt->ops->get_fpu(ctxt);
 985         switch (reg) {
 986         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
 987         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
 988         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
 989         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
 990         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
 991         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
 992         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
 993         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
 994         default: BUG();
 995         }
 996         ctxt->ops->put_fpu(ctxt);
 997 }
 998
 999 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1000                                     struct operand *op)
1001 {
1002         unsigned reg = ctxt->modrm_reg;
1003         int highbyte_regs = ctxt->rex_prefix == 0;
1004
1005         if (!(ctxt->d & ModRM))
1006                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1007
1008         if (ctxt->d & Sse) {
1009                 op->type = OP_XMM;
1010                 op->bytes = 16;
1011                 op->addr.xmm = reg;
1012                 read_sse_reg(ctxt, &op->vec_val, reg);
1013                 return;
1014         }
1015         if (ctxt->d & Mmx) {
1016                 reg &= 7;
1017                 op->type = OP_MM;
1018                 op->bytes = 8;
1019                 op->addr.mm = reg;
1020                 return;
1021         }
1022
1023         op->type = OP_REG;
1024         if (ctxt->d & ByteOp) {
1025                 op->addr.reg = decode_register(ctxt, reg, highbyte_regs);
1026                 op->bytes = 1;
1027         } else {
1028                 op->addr.reg = decode_register(ctxt, reg, 0);
1029                 op->bytes = ctxt->op_bytes;
1030         }
1031         fetch_register_operand(op);
1032         op->orig_val = op->val;
1033 }
1034
1035 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1036 {
1037         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1038                 ctxt->modrm_seg = VCPU_SREG_SS;
1039 }
1040
1041 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1042                         struct operand *op)
1043 {
1044         u8 sib;
1045         int index_reg = 0, base_reg = 0, scale;
1046         int rc = X86EMUL_CONTINUE;
1047         ulong modrm_ea = 0;
1048
1049         if (ctxt->rex_prefix) {
1050                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
1051                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
1052                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
1053         }
1054
1055         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
1056         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1057         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
1058         ctxt->modrm_seg = VCPU_SREG_DS;
1059
1060         if (ctxt->modrm_mod == 3) {
1061                 op->type = OP_REG;
1062                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1063                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm, ctxt->d & ByteOp);
1064                 if (ctxt->d & Sse) {
1065                         op->type = OP_XMM;
1066                         op->bytes = 16;
1067                         op->addr.xmm = ctxt->modrm_rm;
1068                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1069                         return rc;
1070                 }
1071                 if (ctxt->d & Mmx) {
1072                         op->type = OP_MM;
1073                         op->bytes = 8;
1074                         op->addr.xmm = ctxt->modrm_rm & 7;
1075                         return rc;
1076                 }
1077                 fetch_register_operand(op);
1078                 return rc;
1079         }
1080
1081         op->type = OP_MEM;
1082
1083         if (ctxt->ad_bytes == 2) {
1084                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1085                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1086                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1087                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1088
1089                 /* 16-bit ModR/M decode. */
1090                 switch (ctxt->modrm_mod) {
1091                 case 0:
1092                         if (ctxt->modrm_rm == 6)
1093                                 modrm_ea += insn_fetch(u16, ctxt);
1094                         break;
1095                 case 1:
1096                         modrm_ea += insn_fetch(s8, ctxt);
1097                         break;
1098                 case 2:
1099                         modrm_ea += insn_fetch(u16, ctxt);
1100                         break;
1101                 }
1102                 switch (ctxt->modrm_rm) {
1103                 case 0:
1104                         modrm_ea += bx + si;
1105                         break;
1106                 case 1:
1107                         modrm_ea += bx + di;
1108                         break;
1109                 case 2:
1110                         modrm_ea += bp + si;
1111                         break;
1112                 case 3:
1113                         modrm_ea += bp + di;
1114                         break;
1115                 case 4:
1116                         modrm_ea += si;
1117                         break;
1118                 case 5:
1119                         modrm_ea += di;
1120                         break;
1121                 case 6:
1122                         if (ctxt->modrm_mod != 0)
1123                                 modrm_ea += bp;
1124                         break;
1125                 case 7:
1126                         modrm_ea += bx;
1127                         break;
1128                 }
1129                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1130                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1131                         ctxt->modrm_seg = VCPU_SREG_SS;
1132                 modrm_ea = (u16)modrm_ea;
1133         } else {
1134                 /* 32/64-bit ModR/M decode. */
1135                 if ((ctxt->modrm_rm & 7) == 4) {
1136                         sib = insn_fetch(u8, ctxt);
1137                         index_reg |= (sib >> 3) & 7;
1138                         base_reg |= sib & 7;
1139                         scale = sib >> 6;
1140
1141                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1142                                 modrm_ea += insn_fetch(s32, ctxt);
1143                         else {
1144                                 modrm_ea += reg_read(ctxt, base_reg);
1145                                 adjust_modrm_seg(ctxt, base_reg);
1146                         }
1147                         if (index_reg != 4)
1148                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1149                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1150                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1151                                 ctxt->rip_relative = 1;
1152                 } else {
1153                         base_reg = ctxt->modrm_rm;
1154                         modrm_ea += reg_read(ctxt, base_reg);
1155                         adjust_modrm_seg(ctxt, base_reg);
1156                 }
1157                 switch (ctxt->modrm_mod) {
1158                 case 0:
1159                         if (ctxt->modrm_rm == 5)
1160                                 modrm_ea += insn_fetch(s32, ctxt);
1161                         break;
1162                 case 1:
1163                         modrm_ea += insn_fetch(s8, ctxt);
1164                         break;
1165                 case 2:
1166                         modrm_ea += insn_fetch(s32, ctxt);
1167                         break;
1168                 }
1169         }
1170         op->addr.mem.ea = modrm_ea;
1171 done:
1172         return rc;
1173 }
1174
1175 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1176                       struct operand *op)
1177 {
1178         int rc = X86EMUL_CONTINUE;
1179
1180         op->type = OP_MEM;
1181         switch (ctxt->ad_bytes) {
1182         case 2:
1183                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1184                 break;
1185         case 4:
1186                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1187                 break;
1188         case 8:
1189                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1190                 break;
1191         }
1192 done:
1193         return rc;
1194 }
1195
1196 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1197 {
1198         long sv = 0, mask;
1199
1200         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1201                 mask = ~(ctxt->dst.bytes * 8 - 1);
1202
1203                 if (ctxt->src.bytes == 2)
1204                         sv = (s16)ctxt->src.val & (s16)mask;
1205                 else if (ctxt->src.bytes == 4)
1206                         sv = (s32)ctxt->src.val & (s32)mask;
1207
1208                 ctxt->dst.addr.mem.ea += (sv >> 3);
1209         }
1210
1211         /* only subword offset */
1212         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1213 }
1214
1215 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1216                          unsigned long addr, void *dest, unsigned size)
1217 {
1218         int rc;
1219         struct read_cache *mc = &ctxt->mem_read;
1220
1221         if (mc->pos < mc->end)
1222                 goto read_cached;
1223
1224         WARN_ON((mc->end + size) >= sizeof(mc->data));
1225
1226         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1227                                       &ctxt->exception);
1228         if (rc != X86EMUL_CONTINUE)
1229                 return rc;
1230
1231         mc->end += size;
1232
1233 read_cached:
1234         memcpy(dest, mc->data + mc->pos, size);
1235         mc->pos += size;
1236         return X86EMUL_CONTINUE;
1237 }
1238
1239 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1240                           struct segmented_address addr,
1241                           void *data,
1242                           unsigned size)
1243 {
1244         int rc;
1245         ulong linear;
1246
1247         rc = linearize(ctxt, addr, size, false, &linear);
1248         if (rc != X86EMUL_CONTINUE)
1249                 return rc;
1250         return read_emulated(ctxt, linear, data, size);
1251 }
1252
1253 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1254                            struct segmented_address addr,
1255                            const void *data,
1256                            unsigned size)
1257 {
1258         int rc;
1259         ulong linear;
1260
1261         rc = linearize(ctxt, addr, size, true, &linear);
1262         if (rc != X86EMUL_CONTINUE)
1263                 return rc;
1264         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1265                                          &ctxt->exception);
1266 }
1267
1268 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1269                              struct segmented_address addr,
1270                              const void *orig_data, const void *data,
1271                              unsigned size)
1272 {
1273         int rc;
1274         ulong linear;
1275
1276         rc = linearize(ctxt, addr, size, true, &linear);
1277         if (rc != X86EMUL_CONTINUE)
1278                 return rc;
1279         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1280                                            size, &ctxt->exception);
1281 }
1282
1283 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1284                            unsigned int size, unsigned short port,
1285                            void *dest)
1286 {
1287         struct read_cache *rc = &ctxt->io_read;
1288
1289         if (rc->pos == rc->end) { /* refill pio read ahead */
1290                 unsigned int in_page, n;
1291                 unsigned int count = ctxt->rep_prefix ?
1292                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1293                 in_page = (ctxt->eflags & EFLG_DF) ?
1294                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1295                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1296                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1297                         count);
1298                 if (n == 0)
1299                         n = 1;
1300                 rc->pos = rc->end = 0;
1301                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1302                         return 0;
1303                 rc->end = n * size;
1304         }
1305
1306         if (ctxt->rep_prefix && !(ctxt->eflags & EFLG_DF)) {
1307                 ctxt->dst.data = rc->data + rc->pos;
1308                 ctxt->dst.type = OP_MEM_STR;
1309                 ctxt->dst.count = (rc->end - rc->pos) / size;
1310                 rc->pos = rc->end;
1311         } else {
1312                 memcpy(dest, rc->data + rc->pos, size);
1313                 rc->pos += size;
1314         }
1315         return 1;
1316 }
1317
1318 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1319                                      u16 index, struct desc_struct *desc)
1320 {
1321         struct desc_ptr dt;
1322         ulong addr;
1323
1324         ctxt->ops->get_idt(ctxt, &dt);
1325
1326         if (dt.size < index * 8 + 7)
1327                 return emulate_gp(ctxt, index << 3 | 0x2);
1328
1329         addr = dt.address + index * 8;
1330         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1331                                    &ctxt->exception);
1332 }
1333
1334 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1335                                      u16 selector, struct desc_ptr *dt)
1336 {
1337         const struct x86_emulate_ops *ops = ctxt->ops;
1338
1339         if (selector & 1 << 2) {
1340                 struct desc_struct desc;
1341                 u16 sel;
1342
1343                 memset (dt, 0, sizeof *dt);
1344                 if (!ops->get_segment(ctxt, &sel, &desc, NULL, VCPU_SREG_LDTR))
1345                         return;
1346
1347                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1348                 dt->address = get_desc_base(&desc);
1349         } else
1350                 ops->get_gdt(ctxt, dt);
1351 }
1352
1353 /* allowed just for 8 bytes segments */
1354 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1355                                    u16 selector, struct desc_struct *desc,
1356                                    ulong *desc_addr_p)
1357 {
1358         struct desc_ptr dt;
1359         u16 index = selector >> 3;
1360         ulong addr;
1361
1362         get_descriptor_table_ptr(ctxt, selector, &dt);
1363
1364         if (dt.size < index * 8 + 7)
1365                 return emulate_gp(ctxt, selector & 0xfffc);
1366
1367         *desc_addr_p = addr = dt.address + index * 8;
1368         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1369                                    &ctxt->exception);
1370 }
1371
1372 /* allowed just for 8 bytes segments */
1373 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1374                                     u16 selector, struct desc_struct *desc)
1375 {
1376         struct desc_ptr dt;
1377         u16 index = selector >> 3;
1378         ulong addr;
1379
1380         get_descriptor_table_ptr(ctxt, selector, &dt);
1381
1382         if (dt.size < index * 8 + 7)
1383                 return emulate_gp(ctxt, selector & 0xfffc);
1384
1385         addr = dt.address + index * 8;
1386         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1387                                     &ctxt->exception);
1388 }
1389
1390 /* Does not support long mode */
1391 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1392                                    u16 selector, int seg)
1393 {
1394         struct desc_struct seg_desc, old_desc;
1395         u8 dpl, rpl, cpl;
1396         unsigned err_vec = GP_VECTOR;
1397         u32 err_code = 0;
1398         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1399         ulong desc_addr;
1400         int ret;
1401         u16 dummy;
1402
1403         memset(&seg_desc, 0, sizeof seg_desc);
1404
1405         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1406             || ctxt->mode == X86EMUL_MODE_REAL) {
1407                 /* set real mode segment descriptor */
1408                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1409                 set_desc_base(&seg_desc, selector << 4);
1410                 goto load;
1411         }
1412
1413         rpl = selector & 3;
1414         cpl = ctxt->ops->cpl(ctxt);
1415
1416         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1417         if ((seg == VCPU_SREG_CS
1418              || (seg == VCPU_SREG_SS
1419                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1420              || seg == VCPU_SREG_TR)
1421             && null_selector)
1422                 goto exception;
1423
1424         /* TR should be in GDT only */
1425         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1426                 goto exception;
1427
1428         if (null_selector) /* for NULL selector skip all following checks */
1429                 goto load;
1430
1431         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1432         if (ret != X86EMUL_CONTINUE)
1433                 return ret;
1434
1435         err_code = selector & 0xfffc;
1436         err_vec = GP_VECTOR;
1437
1438         /* can't load system descriptor into segment selector */
1439         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1440                 goto exception;
1441
1442         if (!seg_desc.p) {
1443                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1444                 goto exception;
1445         }
1446
1447         dpl = seg_desc.dpl;
1448
1449         switch (seg) {
1450         case VCPU_SREG_SS:
1451                 /*
1452                  * segment is not a writable data segment or segment
1453                  * selector's RPL != CPL or segment selector's RPL != CPL
1454                  */
1455                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1456                         goto exception;
1457                 break;
1458         case VCPU_SREG_CS:
1459                 if (!(seg_desc.type & 8))
1460                         goto exception;
1461
1462                 if (seg_desc.type & 4) {
1463                         /* conforming */
1464                         if (dpl > cpl)
1465                                 goto exception;
1466                 } else {
1467                         /* nonconforming */
1468                         if (rpl > cpl || dpl != cpl)
1469                                 goto exception;
1470                 }
1471                 /* CS(RPL) <- CPL */
1472                 selector = (selector & 0xfffc) | cpl;
1473                 break;
1474         case VCPU_SREG_TR:
1475                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1476                         goto exception;
1477                 old_desc = seg_desc;
1478                 seg_desc.type |= 2; /* busy */
1479                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1480                                                   sizeof(seg_desc), &ctxt->exception);
1481                 if (ret != X86EMUL_CONTINUE)
1482                         return ret;
1483                 break;
1484         case VCPU_SREG_LDTR:
1485                 if (seg_desc.s || seg_desc.type != 2)
1486                         goto exception;
1487                 break;
1488         default: /*  DS, ES, FS, or GS */
1489                 /*
1490                  * segment is not a data or readable code segment or
1491                  * ((segment is a data or nonconforming code segment)
1492                  * and (both RPL and CPL > DPL))
1493                  */
1494                 if ((seg_desc.type & 0xa) == 0x8 ||
1495                     (((seg_desc.type & 0xc) != 0xc) &&
1496                      (rpl > dpl && cpl > dpl)))
1497                         goto exception;
1498                 break;
1499         }
1500
1501         if (seg_desc.s) {
1502                 /* mark segment as accessed */
1503                 seg_desc.type |= 1;
1504                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1505                 if (ret != X86EMUL_CONTINUE)
1506                         return ret;
1507         }
1508 load:
1509         ctxt->ops->set_segment(ctxt, selector, &seg_desc, 0, seg);
1510         return X86EMUL_CONTINUE;
1511 exception:
1512         emulate_exception(ctxt, err_vec, err_code, true);
1513         return X86EMUL_PROPAGATE_FAULT;
1514 }
1515
1516 static void write_register_operand(struct operand *op)
1517 {
1518         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1519         switch (op->bytes) {
1520         case 1:
1521                 *(u8 *)op->addr.reg = (u8)op->val;
1522                 break;
1523         case 2:
1524                 *(u16 *)op->addr.reg = (u16)op->val;
1525                 break;
1526         case 4:
1527                 *op->addr.reg = (u32)op->val;
1528                 break;  /* 64b: zero-extend */
1529         case 8:
1530                 *op->addr.reg = op->val;
1531                 break;
1532         }
1533 }
1534
1535 static int writeback(struct x86_emulate_ctxt *ctxt)
1536 {
1537         int rc;
1538
1539         switch (ctxt->dst.type) {
1540         case OP_REG:
1541                 write_register_operand(&ctxt->dst);
1542                 break;
1543         case OP_MEM:
1544                 if (ctxt->lock_prefix)
1545                         rc = segmented_cmpxchg(ctxt,
1546                                                ctxt->dst.addr.mem,
1547                                                &ctxt->dst.orig_val,
1548                                                &ctxt->dst.val,
1549                                                ctxt->dst.bytes);
1550                 else
1551                         rc = segmented_write(ctxt,
1552                                              ctxt->dst.addr.mem,
1553                                              &ctxt->dst.val,
1554                                              ctxt->dst.bytes);
1555                 if (rc != X86EMUL_CONTINUE)
1556                         return rc;
1557                 break;
1558         case OP_MEM_STR:
1559                 rc = segmented_write(ctxt,
1560                                 ctxt->dst.addr.mem,
1561                                 ctxt->dst.data,
1562                                 ctxt->dst.bytes * ctxt->dst.count);
1563                 if (rc != X86EMUL_CONTINUE)
1564                         return rc;
1565                 break;
1566         case OP_XMM:
1567                 write_sse_reg(ctxt, &ctxt->dst.vec_val, ctxt->dst.addr.xmm);
1568                 break;
1569         case OP_MM:
1570                 write_mmx_reg(ctxt, &ctxt->dst.mm_val, ctxt->dst.addr.mm);
1571                 break;
1572         case OP_NONE:
1573                 /* no writeback */
1574                 break;
1575         default:
1576                 break;
1577         }
1578         return X86EMUL_CONTINUE;
1579 }
1580
1581 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1582 {
1583         struct segmented_address addr;
1584
1585         rsp_increment(ctxt, -bytes);
1586         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1587         addr.seg = VCPU_SREG_SS;
1588
1589         return segmented_write(ctxt, addr, data, bytes);
1590 }
1591
1592 static int em_push(struct x86_emulate_ctxt *ctxt)
1593 {
1594         /* Disable writeback. */
1595         ctxt->dst.type = OP_NONE;
1596         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1597 }
1598
1599 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1600                        void *dest, int len)
1601 {
1602         int rc;
1603         struct segmented_address addr;
1604
1605         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1606         addr.seg = VCPU_SREG_SS;
1607         rc = segmented_read(ctxt, addr, dest, len);
1608         if (rc != X86EMUL_CONTINUE)
1609                 return rc;
1610
1611         rsp_increment(ctxt, len);
1612         return rc;
1613 }
1614
1615 static int em_pop(struct x86_emulate_ctxt *ctxt)
1616 {
1617         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1618 }
1619
1620 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1621                         void *dest, int len)
1622 {
1623         int rc;
1624         unsigned long val, change_mask;
1625         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1626         int cpl = ctxt->ops->cpl(ctxt);
1627
1628         rc = emulate_pop(ctxt, &val, len);
1629         if (rc != X86EMUL_CONTINUE)
1630                 return rc;
1631
1632         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1633                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1634
1635         switch(ctxt->mode) {
1636         case X86EMUL_MODE_PROT64:
1637         case X86EMUL_MODE_PROT32:
1638         case X86EMUL_MODE_PROT16:
1639                 if (cpl == 0)
1640                         change_mask |= EFLG_IOPL;
1641                 if (cpl <= iopl)
1642                         change_mask |= EFLG_IF;
1643                 break;
1644         case X86EMUL_MODE_VM86:
1645                 if (iopl < 3)
1646                         return emulate_gp(ctxt, 0);
1647                 change_mask |= EFLG_IF;
1648                 break;
1649         default: /* real mode */
1650                 change_mask |= (EFLG_IOPL | EFLG_IF);
1651                 break;
1652         }
1653
1654         *(unsigned long *)dest =
1655                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1656
1657         return rc;
1658 }
1659
1660 static int em_popf(struct x86_emulate_ctxt *ctxt)
1661 {
1662         ctxt->dst.type = OP_REG;
1663         ctxt->dst.addr.reg = &ctxt->eflags;
1664         ctxt->dst.bytes = ctxt->op_bytes;
1665         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1666 }
1667
1668 static int em_enter(struct x86_emulate_ctxt *ctxt)
1669 {
1670         int rc;
1671         unsigned frame_size = ctxt->src.val;
1672         unsigned nesting_level = ctxt->src2.val & 31;
1673         ulong rbp;
1674
1675         if (nesting_level)
1676                 return X86EMUL_UNHANDLEABLE;
1677
1678         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1679         rc = push(ctxt, &rbp, stack_size(ctxt));
1680         if (rc != X86EMUL_CONTINUE)
1681                 return rc;
1682         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1683                       stack_mask(ctxt));
1684         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1685                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1686                       stack_mask(ctxt));
1687         return X86EMUL_CONTINUE;
1688 }
1689
1690 static int em_leave(struct x86_emulate_ctxt *ctxt)
1691 {
1692         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1693                       stack_mask(ctxt));
1694         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1695 }
1696
1697 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1698 {
1699         int seg = ctxt->src2.val;
1700
1701         ctxt->src.val = get_segment_selector(ctxt, seg);
1702
1703         return em_push(ctxt);
1704 }
1705
1706 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1707 {
1708         int seg = ctxt->src2.val;
1709         unsigned long selector;
1710         int rc;
1711
1712         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1713         if (rc != X86EMUL_CONTINUE)
1714                 return rc;
1715
1716         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1717         return rc;
1718 }
1719
1720 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1721 {
1722         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1723         int rc = X86EMUL_CONTINUE;
1724         int reg = VCPU_REGS_RAX;
1725
1726         while (reg <= VCPU_REGS_RDI) {
1727                 (reg == VCPU_REGS_RSP) ?
1728                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1729
1730                 rc = em_push(ctxt);
1731                 if (rc != X86EMUL_CONTINUE)
1732                         return rc;
1733
1734                 ++reg;
1735         }
1736
1737         return rc;
1738 }
1739
1740 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1741 {
1742         ctxt->src.val =  (unsigned long)ctxt->eflags;
1743         return em_push(ctxt);
1744 }
1745
1746 static int em_popa(struct x86_emulate_ctxt *ctxt)
1747 {
1748         int rc = X86EMUL_CONTINUE;
1749         int reg = VCPU_REGS_RDI;
1750
1751         while (reg >= VCPU_REGS_RAX) {
1752                 if (reg == VCPU_REGS_RSP) {
1753                         rsp_increment(ctxt, ctxt->op_bytes);
1754                         --reg;
1755                 }
1756
1757                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1758                 if (rc != X86EMUL_CONTINUE)
1759                         break;
1760                 --reg;
1761         }
1762         return rc;
1763 }
1764
1765 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1766 {
1767         const struct x86_emulate_ops *ops = ctxt->ops;
1768         int rc;
1769         struct desc_ptr dt;
1770         gva_t cs_addr;
1771         gva_t eip_addr;
1772         u16 cs, eip;
1773
1774         /* TODO: Add limit checks */
1775         ctxt->src.val = ctxt->eflags;
1776         rc = em_push(ctxt);
1777         if (rc != X86EMUL_CONTINUE)
1778                 return rc;
1779
1780         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1781
1782         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1783         rc = em_push(ctxt);
1784         if (rc != X86EMUL_CONTINUE)
1785                 return rc;
1786
1787         ctxt->src.val = ctxt->_eip;
1788         rc = em_push(ctxt);
1789         if (rc != X86EMUL_CONTINUE)
1790                 return rc;
1791
1792         ops->get_idt(ctxt, &dt);
1793
1794         eip_addr = dt.address + (irq << 2);
1795         cs_addr = dt.address + (irq << 2) + 2;
1796
1797         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1798         if (rc != X86EMUL_CONTINUE)
1799                 return rc;
1800
1801         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1802         if (rc != X86EMUL_CONTINUE)
1803                 return rc;
1804
1805         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1806         if (rc != X86EMUL_CONTINUE)
1807                 return rc;
1808
1809         ctxt->_eip = eip;
1810
1811         return rc;
1812 }
1813
1814 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1815 {
1816         int rc;
1817
1818         invalidate_registers(ctxt);
1819         rc = __emulate_int_real(ctxt, irq);
1820         if (rc == X86EMUL_CONTINUE)
1821                 writeback_registers(ctxt);
1822         return rc;
1823 }
1824
1825 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1826 {
1827         switch(ctxt->mode) {
1828         case X86EMUL_MODE_REAL:
1829                 return __emulate_int_real(ctxt, irq);
1830         case X86EMUL_MODE_VM86:
1831         case X86EMUL_MODE_PROT16:
1832         case X86EMUL_MODE_PROT32:
1833         case X86EMUL_MODE_PROT64:
1834         default:
1835                 /* Protected mode interrupts unimplemented yet */
1836                 return X86EMUL_UNHANDLEABLE;
1837         }
1838 }
1839
1840 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1841 {
1842         int rc = X86EMUL_CONTINUE;
1843         unsigned long temp_eip = 0;
1844         unsigned long temp_eflags = 0;
1845         unsigned long cs = 0;
1846         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1847                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1848                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1849         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1850
1851         /* TODO: Add stack limit check */
1852
1853         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1854
1855         if (rc != X86EMUL_CONTINUE)
1856                 return rc;
1857
1858         if (temp_eip & ~0xffff)
1859                 return emulate_gp(ctxt, 0);
1860
1861         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1862
1863         if (rc != X86EMUL_CONTINUE)
1864                 return rc;
1865
1866         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1867
1868         if (rc != X86EMUL_CONTINUE)
1869                 return rc;
1870
1871         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1872
1873         if (rc != X86EMUL_CONTINUE)
1874                 return rc;
1875
1876         ctxt->_eip = temp_eip;
1877
1878
1879         if (ctxt->op_bytes == 4)
1880                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1881         else if (ctxt->op_bytes == 2) {
1882                 ctxt->eflags &= ~0xffff;
1883                 ctxt->eflags |= temp_eflags;
1884         }
1885
1886         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1887         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1888
1889         return rc;
1890 }
1891
1892 static int em_iret(struct x86_emulate_ctxt *ctxt)
1893 {
1894         switch(ctxt->mode) {
1895         case X86EMUL_MODE_REAL:
1896                 return emulate_iret_real(ctxt);
1897         case X86EMUL_MODE_VM86:
1898         case X86EMUL_MODE_PROT16:
1899         case X86EMUL_MODE_PROT32:
1900         case X86EMUL_MODE_PROT64:
1901         default:
1902                 /* iret from protected mode unimplemented yet */
1903                 return X86EMUL_UNHANDLEABLE;
1904         }
1905 }
1906
1907 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
1908 {
1909         int rc;
1910         unsigned short sel;
1911
1912         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
1913
1914         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
1915         if (rc != X86EMUL_CONTINUE)
1916                 return rc;
1917
1918         ctxt->_eip = 0;
1919         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
1920         return X86EMUL_CONTINUE;
1921 }
1922
1923 static int em_grp2(struct x86_emulate_ctxt *ctxt)
1924 {
1925         switch (ctxt->modrm_reg) {
1926         case 0: /* rol */
1927                 emulate_2op_SrcB(ctxt, "rol");
1928                 break;
1929         case 1: /* ror */
1930                 emulate_2op_SrcB(ctxt, "ror");
1931                 break;
1932         case 2: /* rcl */
1933                 emulate_2op_SrcB(ctxt, "rcl");
1934                 break;
1935         case 3: /* rcr */
1936                 emulate_2op_SrcB(ctxt, "rcr");
1937                 break;
1938         case 4: /* sal/shl */
1939         case 6: /* sal/shl */
1940                 emulate_2op_SrcB(ctxt, "sal");
1941                 break;
1942         case 5: /* shr */
1943                 emulate_2op_SrcB(ctxt, "shr");
1944                 break;
1945         case 7: /* sar */
1946                 emulate_2op_SrcB(ctxt, "sar");
1947                 break;
1948         }
1949         return X86EMUL_CONTINUE;
1950 }
1951
1952 static int em_not(struct x86_emulate_ctxt *ctxt)
1953 {
1954         ctxt->dst.val = ~ctxt->dst.val;
1955         return X86EMUL_CONTINUE;
1956 }
1957
1958 static int em_neg(struct x86_emulate_ctxt *ctxt)
1959 {
1960         emulate_1op(ctxt, "neg");
1961         return X86EMUL_CONTINUE;
1962 }
1963
1964 static int em_mul_ex(struct x86_emulate_ctxt *ctxt)
1965 {
1966         u8 ex = 0;
1967
1968         emulate_1op_rax_rdx(ctxt, "mul", ex);
1969         return X86EMUL_CONTINUE;
1970 }
1971
1972 static int em_imul_ex(struct x86_emulate_ctxt *ctxt)
1973 {
1974         u8 ex = 0;
1975
1976         emulate_1op_rax_rdx(ctxt, "imul", ex);
1977         return X86EMUL_CONTINUE;
1978 }
1979
1980 static int em_div_ex(struct x86_emulate_ctxt *ctxt)
1981 {
1982         u8 de = 0;
1983
1984         emulate_1op_rax_rdx(ctxt, "div", de);
1985         if (de)
1986                 return emulate_de(ctxt);
1987         return X86EMUL_CONTINUE;
1988 }
1989
1990 static int em_idiv_ex(struct x86_emulate_ctxt *ctxt)
1991 {
1992         u8 de = 0;
1993
1994         emulate_1op_rax_rdx(ctxt, "idiv", de);
1995         if (de)
1996                 return emulate_de(ctxt);
1997         return X86EMUL_CONTINUE;
1998 }
1999
2000 static int em_grp45(struct x86_emulate_ctxt *ctxt)
2001 {
2002         int rc = X86EMUL_CONTINUE;
2003
2004         switch (ctxt->modrm_reg) {
2005         case 0: /* inc */
2006                 emulate_1op(ctxt, "inc");
2007                 break;
2008         case 1: /* dec */
2009                 emulate_1op(ctxt, "dec");
2010                 break;
2011         case 2: /* call near abs */ {
2012                 long int old_eip;
2013                 old_eip = ctxt->_eip;
2014                 ctxt->_eip = ctxt->src.val;
2015                 ctxt->src.val = old_eip;
2016                 rc = em_push(ctxt);
2017                 break;
2018         }
2019         case 4: /* jmp abs */
2020                 ctxt->_eip = ctxt->src.val;
2021                 break;
2022         case 5: /* jmp far */
2023                 rc = em_jmp_far(ctxt);
2024                 break;
2025         case 6: /* push */
2026                 rc = em_push(ctxt);
2027                 break;
2028         }
2029         return rc;
2030 }
2031
2032 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2033 {
2034         u64 old = ctxt->dst.orig_val64;
2035
2036         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2037             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2038                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2039                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2040                 ctxt->eflags &= ~EFLG_ZF;
2041         } else {
2042                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2043                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2044
2045                 ctxt->eflags |= EFLG_ZF;
2046         }
2047         return X86EMUL_CONTINUE;
2048 }
2049
2050 static int em_ret(struct x86_emulate_ctxt *ctxt)
2051 {
2052         ctxt->dst.type = OP_REG;
2053         ctxt->dst.addr.reg = &ctxt->_eip;
2054         ctxt->dst.bytes = ctxt->op_bytes;
2055         return em_pop(ctxt);
2056 }
2057
2058 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2059 {
2060         int rc;
2061         unsigned long cs;
2062
2063         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
2064         if (rc != X86EMUL_CONTINUE)
2065                 return rc;
2066         if (ctxt->op_bytes == 4)
2067                 ctxt->_eip = (u32)ctxt->_eip;
2068         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2069         if (rc != X86EMUL_CONTINUE)
2070                 return rc;
2071         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2072         return rc;
2073 }
2074
2075 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2076 {
2077         /* Save real source value, then compare EAX against destination. */
2078         ctxt->src.orig_val = ctxt->src.val;
2079         ctxt->src.val = reg_read(ctxt, VCPU_REGS_RAX);
2080         emulate_2op_SrcV(ctxt, "cmp");
2081
2082         if (ctxt->eflags & EFLG_ZF) {
2083                 /* Success: write back to memory. */
2084                 ctxt->dst.val = ctxt->src.orig_val;
2085         } else {
2086                 /* Failure: write the value we saw to EAX. */
2087                 ctxt->dst.type = OP_REG;
2088                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2089         }
2090         return X86EMUL_CONTINUE;
2091 }
2092
2093 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2094 {
2095         int seg = ctxt->src2.val;
2096         unsigned short sel;
2097         int rc;
2098
2099         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2100
2101         rc = load_segment_descriptor(ctxt, sel, seg);
2102         if (rc != X86EMUL_CONTINUE)
2103                 return rc;
2104
2105         ctxt->dst.val = ctxt->src.val;
2106         return rc;
2107 }
2108
2109 static void
2110 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2111                         struct desc_struct *cs, struct desc_struct *ss)
2112 {
2113         cs->l = 0;              /* will be adjusted later */
2114         set_desc_base(cs, 0);   /* flat segment */
2115         cs->g = 1;              /* 4kb granularity */
2116         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2117         cs->type = 0x0b;        /* Read, Execute, Accessed */
2118         cs->s = 1;
2119         cs->dpl = 0;            /* will be adjusted later */
2120         cs->p = 1;
2121         cs->d = 1;
2122         cs->avl = 0;
2123
2124         set_desc_base(ss, 0);   /* flat segment */
2125         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2126         ss->g = 1;              /* 4kb granularity */
2127         ss->s = 1;
2128         ss->type = 0x03;        /* Read/Write, Accessed */
2129         ss->d = 1;              /* 32bit stack segment */
2130         ss->dpl = 0;
2131         ss->p = 1;
2132         ss->l = 0;
2133         ss->avl = 0;
2134 }
2135
2136 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2137 {
2138         u32 eax, ebx, ecx, edx;
2139
2140         eax = ecx = 0;
2141         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2142         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2143                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2144                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2145 }
2146
2147 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2148 {
2149         const struct x86_emulate_ops *ops = ctxt->ops;
2150         u32 eax, ebx, ecx, edx;
2151
2152         /*
2153          * syscall should always be enabled in longmode - so only become
2154          * vendor specific (cpuid) if other modes are active...
2155          */
2156         if (ctxt->mode == X86EMUL_MODE_PROT64)
2157                 return true;
2158
2159         eax = 0x00000000;
2160         ecx = 0x00000000;
2161         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2162         /*
2163          * Intel ("GenuineIntel")
2164          * remark: Intel CPUs only support "syscall" in 64bit
2165          * longmode. Also an 64bit guest with a
2166          * 32bit compat-app running will #UD !! While this
2167          * behaviour can be fixed (by emulating) into AMD
2168          * response - CPUs of AMD can't behave like Intel.
2169          */
2170         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2171             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2172             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2173                 return false;
2174
2175         /* AMD ("AuthenticAMD") */
2176         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2177             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2178             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2179                 return true;
2180
2181         /* AMD ("AMDisbetter!") */
2182         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2183             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2184             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2185                 return true;
2186
2187         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2188         return false;
2189 }
2190
2191 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2192 {
2193         const struct x86_emulate_ops *ops = ctxt->ops;
2194         struct desc_struct cs, ss;
2195         u64 msr_data;
2196         u16 cs_sel, ss_sel;
2197         u64 efer = 0;
2198
2199         /* syscall is not available in real mode */
2200         if (ctxt->mode == X86EMUL_MODE_REAL ||
2201             ctxt->mode == X86EMUL_MODE_VM86)
2202                 return emulate_ud(ctxt);
2203
2204         if (!(em_syscall_is_enabled(ctxt)))
2205                 return emulate_ud(ctxt);
2206
2207         ops->get_msr(ctxt, MSR_EFER, &efer);
2208         setup_syscalls_segments(ctxt, &cs, &ss);
2209
2210         if (!(efer & EFER_SCE))
2211                 return emulate_ud(ctxt);
2212
2213         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2214         msr_data >>= 32;
2215         cs_sel = (u16)(msr_data & 0xfffc);
2216         ss_sel = (u16)(msr_data + 8);
2217
2218         if (efer & EFER_LMA) {
2219                 cs.d = 0;
2220                 cs.l = 1;
2221         }
2222         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2223         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2224
2225         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2226         if (efer & EFER_LMA) {
2227 #ifdef CONFIG_X86_64
2228                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags & ~EFLG_RF;
2229
2230                 ops->get_msr(ctxt,
2231                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2232                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2233                 ctxt->_eip = msr_data;
2234
2235                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2236                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2237 #endif
2238         } else {
2239                 /* legacy mode */
2240                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2241                 ctxt->_eip = (u32)msr_data;
2242
2243                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2244         }
2245
2246         return X86EMUL_CONTINUE;
2247 }
2248
2249 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2250 {
2251         const struct x86_emulate_ops *ops = ctxt->ops;
2252         struct desc_struct cs, ss;
2253         u64 msr_data;
2254         u16 cs_sel, ss_sel;
2255         u64 efer = 0;
2256
2257         ops->get_msr(ctxt, MSR_EFER, &efer);
2258         /* inject #GP if in real mode */
2259         if (ctxt->mode == X86EMUL_MODE_REAL)
2260                 return emulate_gp(ctxt, 0);
2261
2262         /*
2263          * Not recognized on AMD in compat mode (but is recognized in legacy
2264          * mode).
2265          */
2266         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2267             && !vendor_intel(ctxt))
2268                 return emulate_ud(ctxt);
2269
2270         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2271         * Therefore, we inject an #UD.
2272         */
2273         if (ctxt->mode == X86EMUL_MODE_PROT64)
2274                 return emulate_ud(ctxt);
2275
2276         setup_syscalls_segments(ctxt, &cs, &ss);
2277
2278         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2279         switch (ctxt->mode) {
2280         case X86EMUL_MODE_PROT32:
2281                 if ((msr_data & 0xfffc) == 0x0)
2282                         return emulate_gp(ctxt, 0);
2283                 break;
2284         case X86EMUL_MODE_PROT64:
2285                 if (msr_data == 0x0)
2286                         return emulate_gp(ctxt, 0);
2287                 break;
2288         default:
2289                 break;
2290         }
2291
2292         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2293         cs_sel = (u16)msr_data;
2294         cs_sel &= ~SELECTOR_RPL_MASK;
2295         ss_sel = cs_sel + 8;
2296         ss_sel &= ~SELECTOR_RPL_MASK;
2297         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2298                 cs.d = 0;
2299                 cs.l = 1;
2300         }
2301
2302         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2303         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2304
2305         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2306         ctxt->_eip = msr_data;
2307
2308         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2309         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2310
2311         return X86EMUL_CONTINUE;
2312 }
2313
2314 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2315 {
2316         const struct x86_emulate_ops *ops = ctxt->ops;
2317         struct desc_struct cs, ss;
2318         u64 msr_data;
2319         int usermode;
2320         u16 cs_sel = 0, ss_sel = 0;
2321
2322         /* inject #GP if in real mode or Virtual 8086 mode */
2323         if (ctxt->mode == X86EMUL_MODE_REAL ||
2324             ctxt->mode == X86EMUL_MODE_VM86)
2325                 return emulate_gp(ctxt, 0);
2326
2327         setup_syscalls_segments(ctxt, &cs, &ss);
2328
2329         if ((ctxt->rex_prefix & 0x8) != 0x0)
2330                 usermode = X86EMUL_MODE_PROT64;
2331         else
2332                 usermode = X86EMUL_MODE_PROT32;
2333
2334         cs.dpl = 3;
2335         ss.dpl = 3;
2336         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2337         switch (usermode) {
2338         case X86EMUL_MODE_PROT32:
2339                 cs_sel = (u16)(msr_data + 16);
2340                 if ((msr_data & 0xfffc) == 0x0)
2341                         return emulate_gp(ctxt, 0);
2342                 ss_sel = (u16)(msr_data + 24);
2343                 break;
2344         case X86EMUL_MODE_PROT64:
2345                 cs_sel = (u16)(msr_data + 32);
2346                 if (msr_data == 0x0)
2347                         return emulate_gp(ctxt, 0);
2348                 ss_sel = cs_sel + 8;
2349                 cs.d = 0;
2350                 cs.l = 1;
2351                 break;
2352         }
2353         cs_sel |= SELECTOR_RPL_MASK;
2354         ss_sel |= SELECTOR_RPL_MASK;
2355
2356         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2357         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2358
2359         ctxt->_eip = reg_read(ctxt, VCPU_REGS_RDX);
2360         *reg_write(ctxt, VCPU_REGS_RSP) = reg_read(ctxt, VCPU_REGS_RCX);
2361
2362         return X86EMUL_CONTINUE;
2363 }
2364
2365 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2366 {
2367         int iopl;
2368         if (ctxt->mode == X86EMUL_MODE_REAL)
2369                 return false;
2370         if (ctxt->mode == X86EMUL_MODE_VM86)
2371                 return true;
2372         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2373         return ctxt->ops->cpl(ctxt) > iopl;
2374 }
2375
2376 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2377                                             u16 port, u16 len)
2378 {
2379         const struct x86_emulate_ops *ops = ctxt->ops;
2380         struct desc_struct tr_seg;
2381         u32 base3;
2382         int r;
2383         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2384         unsigned mask = (1 << len) - 1;
2385         unsigned long base;
2386
2387         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2388         if (!tr_seg.p)
2389                 return false;
2390         if (desc_limit_scaled(&tr_seg) < 103)
2391                 return false;
2392         base = get_desc_base(&tr_seg);
2393 #ifdef CONFIG_X86_64
2394         base |= ((u64)base3) << 32;
2395 #endif
2396         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2397         if (r != X86EMUL_CONTINUE)
2398                 return false;
2399         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2400                 return false;
2401         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2402         if (r != X86EMUL_CONTINUE)
2403                 return false;
2404         if ((perm >> bit_idx) & mask)
2405                 return false;
2406         return true;
2407 }
2408
2409 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2410                                  u16 port, u16 len)
2411 {
2412         if (ctxt->perm_ok)
2413                 return true;
2414
2415         if (emulator_bad_iopl(ctxt))
2416                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2417                         return false;
2418
2419         ctxt->perm_ok = true;
2420
2421         return true;
2422 }
2423
2424 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2425                                 struct tss_segment_16 *tss)
2426 {
2427         tss->ip = ctxt->_eip;
2428         tss->flag = ctxt->eflags;
2429         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2430         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2431         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2432         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2433         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2434         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2435         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2436         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2437
2438         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2439         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2440         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2441         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2442         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2443 }
2444
2445 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2446                                  struct tss_segment_16 *tss)
2447 {
2448         int ret;
2449
2450         ctxt->_eip = tss->ip;
2451         ctxt->eflags = tss->flag | 2;
2452         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2453         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2454         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2455         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2456         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2457         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2458         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2459         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2460
2461         /*
2462          * SDM says that segment selectors are loaded before segment
2463          * descriptors
2464          */
2465         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2466         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2467         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2468         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2469         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2470
2471         /*
2472          * Now load segment descriptors. If fault happens at this stage
2473          * it is handled in a context of new task
2474          */
2475         ret = load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR);
2476         if (ret != X86EMUL_CONTINUE)
2477                 return ret;
2478         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2479         if (ret != X86EMUL_CONTINUE)
2480                 return ret;
2481         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2482         if (ret != X86EMUL_CONTINUE)
2483                 return ret;
2484         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2485         if (ret != X86EMUL_CONTINUE)
2486                 return ret;
2487         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2488         if (ret != X86EMUL_CONTINUE)
2489                 return ret;
2490
2491         return X86EMUL_CONTINUE;
2492 }
2493
2494 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2495                           u16 tss_selector, u16 old_tss_sel,
2496                           ulong old_tss_base, struct desc_struct *new_desc)
2497 {
2498         const struct x86_emulate_ops *ops = ctxt->ops;
2499         struct tss_segment_16 tss_seg;
2500         int ret;
2501         u32 new_tss_base = get_desc_base(new_desc);
2502
2503         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2504                             &ctxt->exception);
2505         if (ret != X86EMUL_CONTINUE)
2506                 /* FIXME: need to provide precise fault address */
2507                 return ret;
2508
2509         save_state_to_tss16(ctxt, &tss_seg);
2510
2511         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2512                              &ctxt->exception);
2513         if (ret != X86EMUL_CONTINUE)
2514                 /* FIXME: need to provide precise fault address */
2515                 return ret;
2516
2517         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2518                             &ctxt->exception);
2519         if (ret != X86EMUL_CONTINUE)
2520                 /* FIXME: need to provide precise fault address */
2521                 return ret;
2522
2523         if (old_tss_sel != 0xffff) {
2524                 tss_seg.prev_task_link = old_tss_sel;
2525
2526                 ret = ops->write_std(ctxt, new_tss_base,
2527                                      &tss_seg.prev_task_link,
2528                                      sizeof tss_seg.prev_task_link,
2529                                      &ctxt->exception);
2530                 if (ret != X86EMUL_CONTINUE)
2531                         /* FIXME: need to provide precise fault address */
2532                         return ret;
2533         }
2534
2535         return load_state_from_tss16(ctxt, &tss_seg);
2536 }
2537
2538 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2539                                 struct tss_segment_32 *tss)
2540 {
2541         tss->cr3 = ctxt->ops->get_cr(ctxt, 3);
2542         tss->eip = ctxt->_eip;
2543         tss->eflags = ctxt->eflags;
2544         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2545         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2546         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2547         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2548         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2549         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2550         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2551         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2552
2553         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2554         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2555         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2556         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2557         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2558         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2559         tss->ldt_selector = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2560 }
2561
2562 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2563                                  struct tss_segment_32 *tss)
2564 {
2565         int ret;
2566
2567         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2568                 return emulate_gp(ctxt, 0);
2569         ctxt->_eip = tss->eip;
2570         ctxt->eflags = tss->eflags | 2;
2571
2572         /* General purpose registers */
2573         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2574         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2575         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2576         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2577         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2578         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2579         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2580         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2581
2582         /*
2583          * SDM says that segment selectors are loaded before segment
2584          * descriptors
2585          */
2586         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2587         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2588         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2589         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2590         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2591         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2592         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2593
2594         /*
2595          * If we're switching between Protected Mode and VM86, we need to make
2596          * sure to update the mode before loading the segment descriptors so
2597          * that the selectors are interpreted correctly.
2598          *
2599          * Need to get rflags to the vcpu struct immediately because it
2600          * influences the CPL which is checked at least when loading the segment
2601          * descriptors and when pushing an error code to the new kernel stack.
2602          *
2603          * TODO Introduce a separate ctxt->ops->set_cpl callback
2604          */
2605         if (ctxt->eflags & X86_EFLAGS_VM)
2606                 ctxt->mode = X86EMUL_MODE_VM86;
2607         else
2608                 ctxt->mode = X86EMUL_MODE_PROT32;
2609
2610         ctxt->ops->set_rflags(ctxt, ctxt->eflags);
2611
2612         /*
2613          * Now load segment descriptors. If fault happenes at this stage
2614          * it is handled in a context of new task
2615          */
2616         ret = load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2617         if (ret != X86EMUL_CONTINUE)
2618                 return ret;
2619         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2620         if (ret != X86EMUL_CONTINUE)
2621                 return ret;
2622         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2623         if (ret != X86EMUL_CONTINUE)
2624                 return ret;
2625         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2626         if (ret != X86EMUL_CONTINUE)
2627                 return ret;
2628         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2629         if (ret != X86EMUL_CONTINUE)
2630                 return ret;
2631         ret = load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS);
2632         if (ret != X86EMUL_CONTINUE)
2633                 return ret;
2634         ret = load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS);
2635         if (ret != X86EMUL_CONTINUE)
2636                 return ret;
2637
2638         return X86EMUL_CONTINUE;
2639 }
2640
2641 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2642                           u16 tss_selector, u16 old_tss_sel,
2643                           ulong old_tss_base, struct desc_struct *new_desc)
2644 {
2645         const struct x86_emulate_ops *ops = ctxt->ops;
2646         struct tss_segment_32 tss_seg;
2647         int ret;
2648         u32 new_tss_base = get_desc_base(new_desc);
2649
2650         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2651                             &ctxt->exception);
2652         if (ret != X86EMUL_CONTINUE)
2653                 /* FIXME: need to provide precise fault address */
2654                 return ret;
2655
2656         save_state_to_tss32(ctxt, &tss_seg);
2657
2658         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2659                              &ctxt->exception);
2660         if (ret != X86EMUL_CONTINUE)
2661                 /* FIXME: need to provide precise fault address */
2662                 return ret;
2663
2664         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2665                             &ctxt->exception);
2666         if (ret != X86EMUL_CONTINUE)
2667                 /* FIXME: need to provide precise fault address */
2668                 return ret;
2669
2670         if (old_tss_sel != 0xffff) {
2671                 tss_seg.prev_task_link = old_tss_sel;
2672
2673                 ret = ops->write_std(ctxt, new_tss_base,
2674                                      &tss_seg.prev_task_link,
2675                                      sizeof tss_seg.prev_task_link,
2676                                      &ctxt->exception);
2677                 if (ret != X86EMUL_CONTINUE)
2678                         /* FIXME: need to provide precise fault address */
2679                         return ret;
2680         }
2681
2682         return load_state_from_tss32(ctxt, &tss_seg);
2683 }
2684
2685 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2686                                    u16 tss_selector, int idt_index, int reason,
2687                                    bool has_error_code, u32 error_code)
2688 {
2689         const struct x86_emulate_ops *ops = ctxt->ops;
2690         struct desc_struct curr_tss_desc, next_tss_desc;
2691         int ret;
2692         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2693         ulong old_tss_base =
2694                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2695         u32 desc_limit;
2696         ulong desc_addr;
2697
2698         /* FIXME: old_tss_base == ~0 ? */
2699
2700         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2701         if (ret != X86EMUL_CONTINUE)
2702                 return ret;
2703         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2704         if (ret != X86EMUL_CONTINUE)
2705                 return ret;
2706
2707         /* FIXME: check that next_tss_desc is tss */
2708
2709         /*
2710          * Check privileges. The three cases are task switch caused by...
2711          *
2712          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2713          * 2. Exception/IRQ/iret: No check is performed
2714          * 3. jmp/call to TSS: Check against DPL of the TSS
2715          */
2716         if (reason == TASK_SWITCH_GATE) {
2717                 if (idt_index != -1) {
2718                         /* Software interrupts */
2719                         struct desc_struct task_gate_desc;
2720                         int dpl;
2721
2722                         ret = read_interrupt_descriptor(ctxt, idt_index,
2723                                                         &task_gate_desc);
2724                         if (ret != X86EMUL_CONTINUE)
2725                                 return ret;
2726
2727                         dpl = task_gate_desc.dpl;
2728                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2729                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2730                 }
2731         } else if (reason != TASK_SWITCH_IRET) {
2732                 int dpl = next_tss_desc.dpl;
2733                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2734                         return emulate_gp(ctxt, tss_selector);
2735         }
2736
2737
2738         desc_limit = desc_limit_scaled(&next_tss_desc);
2739         if (!next_tss_desc.p ||
2740             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2741              desc_limit < 0x2b)) {
2742                 emulate_ts(ctxt, tss_selector & 0xfffc);
2743                 return X86EMUL_PROPAGATE_FAULT;
2744         }
2745
2746         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2747                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2748                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2749         }
2750
2751         if (reason == TASK_SWITCH_IRET)
2752                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2753
2754         /* set back link to prev task only if NT bit is set in eflags
2755            note that old_tss_sel is not used after this point */
2756         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2757                 old_tss_sel = 0xffff;
2758
2759         if (next_tss_desc.type & 8)
2760                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2761                                      old_tss_base, &next_tss_desc);
2762         else
2763                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2764                                      old_tss_base, &next_tss_desc);
2765         if (ret != X86EMUL_CONTINUE)
2766                 return ret;
2767
2768         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2769                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2770
2771         if (reason != TASK_SWITCH_IRET) {
2772                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2773                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2774         }
2775
2776         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2777         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2778
2779         if (has_error_code) {
2780                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2781                 ctxt->lock_prefix = 0;
2782                 ctxt->src.val = (unsigned long) error_code;
2783                 ret = em_push(ctxt);
2784         }
2785
2786         return ret;
2787 }
2788
2789 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2790                          u16 tss_selector, int idt_index, int reason,
2791                          bool has_error_code, u32 error_code)
2792 {
2793         int rc;
2794
2795         invalidate_registers(ctxt);
2796         ctxt->_eip = ctxt->eip;
2797         ctxt->dst.type = OP_NONE;
2798
2799         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2800                                      has_error_code, error_code);
2801
2802         if (rc == X86EMUL_CONTINUE) {
2803                 ctxt->eip = ctxt->_eip;
2804                 writeback_registers(ctxt);
2805         }
2806
2807         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2808 }
2809
2810 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2811                 struct operand *op)
2812 {
2813         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2814
2815         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2816         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2817 }
2818
2819 static int em_das(struct x86_emulate_ctxt *ctxt)
2820 {
2821         u8 al, old_al;
2822         bool af, cf, old_cf;
2823
2824         cf = ctxt->eflags & X86_EFLAGS_CF;
2825         al = ctxt->dst.val;
2826
2827         old_al = al;
2828         old_cf = cf;
2829         cf = false;
2830         af = ctxt->eflags & X86_EFLAGS_AF;
2831         if ((al & 0x0f) > 9 || af) {
2832                 al -= 6;
2833                 cf = old_cf | (al >= 250);
2834                 af = true;
2835         } else {
2836                 af = false;
2837         }
2838         if (old_al > 0x99 || old_cf) {
2839                 al -= 0x60;
2840                 cf = true;
2841         }
2842
2843         ctxt->dst.val = al;
2844         /* Set PF, ZF, SF */
2845         ctxt->src.type = OP_IMM;
2846         ctxt->src.val = 0;
2847         ctxt->src.bytes = 1;
2848         emulate_2op_SrcV(ctxt, "or");
2849         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2850         if (cf)
2851                 ctxt->eflags |= X86_EFLAGS_CF;
2852         if (af)
2853                 ctxt->eflags |= X86_EFLAGS_AF;
2854         return X86EMUL_CONTINUE;
2855 }
2856
2857 static int em_aad(struct x86_emulate_ctxt *ctxt)
2858 {
2859         u8 al = ctxt->dst.val & 0xff;
2860         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2861
2862         al = (al + (ah * ctxt->src.val)) & 0xff;
2863
2864         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2865
2866         ctxt->eflags &= ~(X86_EFLAGS_PF | X86_EFLAGS_SF | X86_EFLAGS_ZF);
2867
2868         if (!al)
2869                 ctxt->eflags |= X86_EFLAGS_ZF;
2870         if (!(al & 1))
2871                 ctxt->eflags |= X86_EFLAGS_PF;
2872         if (al & 0x80)
2873                 ctxt->eflags |= X86_EFLAGS_SF;
2874
2875         return X86EMUL_CONTINUE;
2876 }
2877
2878 static int em_call(struct x86_emulate_ctxt *ctxt)
2879 {
2880         long rel = ctxt->src.val;
2881
2882         ctxt->src.val = (unsigned long)ctxt->_eip;
2883         jmp_rel(ctxt, rel);
2884         return em_push(ctxt);
2885 }
2886
2887 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2888 {
2889         u16 sel, old_cs;
2890         ulong old_eip;
2891         int rc;
2892
2893         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2894         old_eip = ctxt->_eip;
2895
2896         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2897         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
2898                 return X86EMUL_CONTINUE;
2899
2900         ctxt->_eip = 0;
2901         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2902
2903         ctxt->src.val = old_cs;
2904         rc = em_push(ctxt);
2905         if (rc != X86EMUL_CONTINUE)
2906                 return rc;
2907
2908         ctxt->src.val = old_eip;
2909         return em_push(ctxt);
2910 }
2911
2912 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2913 {
2914         int rc;
2915
2916         ctxt->dst.type = OP_REG;
2917         ctxt->dst.addr.reg = &ctxt->_eip;
2918         ctxt->dst.bytes = ctxt->op_bytes;
2919         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
2920         if (rc != X86EMUL_CONTINUE)
2921                 return rc;
2922         rsp_increment(ctxt, ctxt->src.val);
2923         return X86EMUL_CONTINUE;
2924 }
2925
2926 static int em_add(struct x86_emulate_ctxt *ctxt)
2927 {
2928         emulate_2op_SrcV(ctxt, "add");
2929         return X86EMUL_CONTINUE;
2930 }
2931
2932 static int em_or(struct x86_emulate_ctxt *ctxt)
2933 {
2934         emulate_2op_SrcV(ctxt, "or");
2935         return X86EMUL_CONTINUE;
2936 }
2937
2938 static int em_adc(struct x86_emulate_ctxt *ctxt)
2939 {
2940         emulate_2op_SrcV(ctxt, "adc");
2941         return X86EMUL_CONTINUE;
2942 }
2943
2944 static int em_sbb(struct x86_emulate_ctxt *ctxt)
2945 {
2946         emulate_2op_SrcV(ctxt, "sbb");
2947         return X86EMUL_CONTINUE;
2948 }
2949
2950 static int em_and(struct x86_emulate_ctxt *ctxt)
2951 {
2952         emulate_2op_SrcV(ctxt, "and");
2953         return X86EMUL_CONTINUE;
2954 }
2955
2956 static int em_sub(struct x86_emulate_ctxt *ctxt)
2957 {
2958         emulate_2op_SrcV(ctxt, "sub");
2959         return X86EMUL_CONTINUE;
2960 }
2961
2962 static int em_xor(struct x86_emulate_ctxt *ctxt)
2963 {
2964         emulate_2op_SrcV(ctxt, "xor");
2965         return X86EMUL_CONTINUE;
2966 }
2967
2968 static int em_cmp(struct x86_emulate_ctxt *ctxt)
2969 {
2970         emulate_2op_SrcV(ctxt, "cmp");
2971         /* Disable writeback. */
2972         ctxt->dst.type = OP_NONE;
2973         return X86EMUL_CONTINUE;
2974 }
2975
2976 static int em_test(struct x86_emulate_ctxt *ctxt)
2977 {
2978         emulate_2op_SrcV(ctxt, "test");
2979         /* Disable writeback. */
2980         ctxt->dst.type = OP_NONE;
2981         return X86EMUL_CONTINUE;
2982 }
2983
2984 static int em_xchg(struct x86_emulate_ctxt *ctxt)
2985 {
2986         /* Write back the register source. */
2987         ctxt->src.val = ctxt->dst.val;
2988         write_register_operand(&ctxt->src);
2989
2990         /* Write back the memory destination with implicit LOCK prefix. */
2991         ctxt->dst.val = ctxt->src.orig_val;
2992         ctxt->lock_prefix = 1;
2993         return X86EMUL_CONTINUE;
2994 }
2995
2996 static int em_imul(struct x86_emulate_ctxt *ctxt)
2997 {
2998         emulate_2op_SrcV_nobyte(ctxt, "imul");
2999         return X86EMUL_CONTINUE;
3000 }
3001
3002 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3003 {
3004         ctxt->dst.val = ctxt->src2.val;
3005         return em_imul(ctxt);
3006 }
3007
3008 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3009 {
3010         ctxt->dst.type = OP_REG;
3011         ctxt->dst.bytes = ctxt->src.bytes;
3012         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3013         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3014
3015         return X86EMUL_CONTINUE;
3016 }
3017
3018 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3019 {
3020         u64 tsc = 0;
3021
3022         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3023         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3024         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3025         return X86EMUL_CONTINUE;
3026 }
3027
3028 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3029 {
3030         u64 pmc;
3031
3032         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3033                 return emulate_gp(ctxt, 0);
3034         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3035         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3036         return X86EMUL_CONTINUE;
3037 }
3038
3039 static int em_mov(struct x86_emulate_ctxt *ctxt)
3040 {
3041         memcpy(ctxt->dst.valptr, ctxt->src.valptr, ctxt->op_bytes);
3042         return X86EMUL_CONTINUE;
3043 }
3044
3045 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3046 {
3047         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3048                 return emulate_gp(ctxt, 0);
3049
3050         /* Disable writeback. */
3051         ctxt->dst.type = OP_NONE;
3052         return X86EMUL_CONTINUE;
3053 }
3054
3055 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3056 {
3057         unsigned long val;
3058
3059         if (ctxt->mode == X86EMUL_MODE_PROT64)
3060                 val = ctxt->src.val & ~0ULL;
3061         else
3062                 val = ctxt->src.val & ~0U;
3063
3064         /* #UD condition is already handled. */
3065         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3066                 return emulate_gp(ctxt, 0);
3067
3068         /* Disable writeback. */
3069         ctxt->dst.type = OP_NONE;
3070         return X86EMUL_CONTINUE;
3071 }
3072
3073 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3074 {
3075         u64 msr_data;
3076
3077         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3078                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3079         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3080                 return emulate_gp(ctxt, 0);
3081
3082         return X86EMUL_CONTINUE;
3083 }
3084
3085 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3086 {
3087         u64 msr_data;
3088
3089         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3090                 return emulate_gp(ctxt, 0);
3091
3092         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3093         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3094         return X86EMUL_CONTINUE;
3095 }
3096
3097 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3098 {
3099         if (ctxt->modrm_reg > VCPU_SREG_GS)
3100                 return emulate_ud(ctxt);
3101
3102         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3103         return X86EMUL_CONTINUE;
3104 }
3105
3106 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3107 {
3108         u16 sel = ctxt->src.val;
3109
3110         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3111                 return emulate_ud(ctxt);
3112
3113         if (ctxt->modrm_reg == VCPU_SREG_SS)
3114                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3115
3116         /* Disable writeback. */
3117         ctxt->dst.type = OP_NONE;
3118         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3119 }
3120
3121 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3122 {
3123         u16 sel = ctxt->src.val;
3124
3125         /* Disable writeback. */
3126         ctxt->dst.type = OP_NONE;
3127         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3128 }
3129
3130 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3131 {
3132         u16 sel = ctxt->src.val;
3133
3134         /* Disable writeback. */
3135         ctxt->dst.type = OP_NONE;
3136         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3137 }
3138
3139 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3140 {
3141         int rc;
3142         ulong linear;
3143
3144         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3145         if (rc == X86EMUL_CONTINUE)
3146                 ctxt->ops->invlpg(ctxt, linear);
3147         /* Disable writeback. */
3148         ctxt->dst.type = OP_NONE;
3149         return X86EMUL_CONTINUE;
3150 }
3151
3152 static int em_clts(struct x86_emulate_ctxt *ctxt)
3153 {
3154         ulong cr0;
3155
3156         cr0 = ctxt->ops->get_cr(ctxt, 0);
3157         cr0 &= ~X86_CR0_TS;
3158         ctxt->ops->set_cr(ctxt, 0, cr0);
3159         return X86EMUL_CONTINUE;
3160 }
3161
3162 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3163 {
3164         int rc;
3165
3166         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
3167                 return X86EMUL_UNHANDLEABLE;
3168
3169         rc = ctxt->ops->fix_hypercall(ctxt);
3170         if (rc != X86EMUL_CONTINUE)
3171                 return rc;
3172
3173         /* Let the processor re-execute the fixed hypercall */
3174         ctxt->_eip = ctxt->eip;
3175         /* Disable writeback. */
3176         ctxt->dst.type = OP_NONE;
3177         return X86EMUL_CONTINUE;
3178 }
3179
3180 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3181                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3182                                               struct desc_ptr *ptr))
3183 {
3184         struct desc_ptr desc_ptr;
3185
3186         if (ctxt->mode == X86EMUL_MODE_PROT64)
3187                 ctxt->op_bytes = 8;
3188         get(ctxt, &desc_ptr);
3189         if (ctxt->op_bytes == 2) {
3190                 ctxt->op_bytes = 4;
3191                 desc_ptr.address &= 0x00ffffff;
3192         }
3193         /* Disable writeback. */
3194         ctxt->dst.type = OP_NONE;
3195         return segmented_write(ctxt, ctxt->dst.addr.mem,
3196                                &desc_ptr, 2 + ctxt->op_bytes);
3197 }
3198
3199 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3200 {
3201         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3202 }
3203
3204 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3205 {
3206         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3207 }
3208
3209 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3210 {
3211         struct desc_ptr desc_ptr;
3212         int rc;
3213
3214         if (ctxt->mode == X86EMUL_MODE_PROT64)
3215                 ctxt->op_bytes = 8;
3216         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3217                              &desc_ptr.size, &desc_ptr.address,
3218                              ctxt->op_bytes);
3219         if (rc != X86EMUL_CONTINUE)
3220                 return rc;
3221         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3222         /* Disable writeback. */
3223         ctxt->dst.type = OP_NONE;
3224         return X86EMUL_CONTINUE;
3225 }
3226
3227 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3228 {
3229         int rc;
3230
3231         rc = ctxt->ops->fix_hypercall(ctxt);
3232
3233         /* Disable writeback. */
3234         ctxt->dst.type = OP_NONE;
3235         return rc;
3236 }
3237
3238 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3239 {
3240         struct desc_ptr desc_ptr;
3241         int rc;
3242
3243         if (ctxt->mode == X86EMUL_MODE_PROT64)
3244                 ctxt->op_bytes = 8;
3245         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3246                              &desc_ptr.size, &desc_ptr.address,
3247                              ctxt->op_bytes);
3248         if (rc != X86EMUL_CONTINUE)
3249                 return rc;
3250         ctxt->ops->set_idt(ctxt, &desc_ptr);
3251         /* Disable writeback. */
3252         ctxt->dst.type = OP_NONE;
3253         return X86EMUL_CONTINUE;
3254 }
3255
3256 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3257 {
3258         ctxt->dst.bytes = 2;
3259         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3260         return X86EMUL_CONTINUE;
3261 }
3262
3263 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3264 {
3265         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3266                           | (ctxt->src.val & 0x0f));
3267         ctxt->dst.type = OP_NONE;
3268         return X86EMUL_CONTINUE;
3269 }
3270
3271 static int em_loop(struct x86_emulate_ctxt *ctxt)
3272 {
3273         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3274         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3275             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3276                 jmp_rel(ctxt, ctxt->src.val);
3277
3278         return X86EMUL_CONTINUE;
3279 }
3280
3281 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3282 {
3283         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3284                 jmp_rel(ctxt, ctxt->src.val);
3285
3286         return X86EMUL_CONTINUE;
3287 }
3288
3289 static int em_in(struct x86_emulate_ctxt *ctxt)
3290 {
3291         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3292                              &ctxt->dst.val))
3293                 return X86EMUL_IO_NEEDED;
3294
3295         return X86EMUL_CONTINUE;
3296 }
3297
3298 static int em_out(struct x86_emulate_ctxt *ctxt)
3299 {
3300         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3301                                     &ctxt->src.val, 1);
3302         /* Disable writeback. */
3303         ctxt->dst.type = OP_NONE;
3304         return X86EMUL_CONTINUE;
3305 }
3306
3307 static int em_cli(struct x86_emulate_ctxt *ctxt)
3308 {
3309         if (emulator_bad_iopl(ctxt))
3310                 return emulate_gp(ctxt, 0);
3311
3312         ctxt->eflags &= ~X86_EFLAGS_IF;
3313         return X86EMUL_CONTINUE;
3314 }
3315
3316 static int em_sti(struct x86_emulate_ctxt *ctxt)
3317 {
3318         if (emulator_bad_iopl(ctxt))
3319                 return emulate_gp(ctxt, 0);
3320
3321         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3322         ctxt->eflags |= X86_EFLAGS_IF;
3323         return X86EMUL_CONTINUE;
3324 }
3325
3326 static int em_bt(struct x86_emulate_ctxt *ctxt)
3327 {
3328         /* Disable writeback. */
3329         ctxt->dst.type = OP_NONE;
3330         /* only subword offset */
3331         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
3332
3333         emulate_2op_SrcV_nobyte(ctxt, "bt");
3334         return X86EMUL_CONTINUE;
3335 }
3336
3337 static int em_bts(struct x86_emulate_ctxt *ctxt)
3338 {
3339         emulate_2op_SrcV_nobyte(ctxt, "bts");
3340         return X86EMUL_CONTINUE;
3341 }
3342
3343 static int em_btr(struct x86_emulate_ctxt *ctxt)
3344 {
3345         emulate_2op_SrcV_nobyte(ctxt, "btr");
3346         return X86EMUL_CONTINUE;
3347 }
3348
3349 static int em_btc(struct x86_emulate_ctxt *ctxt)
3350 {
3351         emulate_2op_SrcV_nobyte(ctxt, "btc");
3352         return X86EMUL_CONTINUE;
3353 }
3354
3355 static int em_bsf(struct x86_emulate_ctxt *ctxt)
3356 {
3357         emulate_2op_SrcV_nobyte(ctxt, "bsf");
3358         return X86EMUL_CONTINUE;
3359 }
3360
3361 static int em_bsr(struct x86_emulate_ctxt *ctxt)
3362 {
3363         emulate_2op_SrcV_nobyte(ctxt, "bsr");
3364         return X86EMUL_CONTINUE;
3365 }
3366
3367 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3368 {
3369         u32 eax, ebx, ecx, edx;
3370
3371         eax = reg_read(ctxt, VCPU_REGS_RAX);
3372         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3373         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3374         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3375         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3376         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3377         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3378         return X86EMUL_CONTINUE;
3379 }
3380
3381 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3382 {
3383         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3384         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3385         return X86EMUL_CONTINUE;
3386 }
3387
3388 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3389 {
3390         switch (ctxt->op_bytes) {
3391 #ifdef CONFIG_X86_64
3392         case 8:
3393                 asm("bswap %0" : "+r"(ctxt->dst.val));
3394                 break;
3395 #endif
3396         default:
3397                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3398                 break;
3399         }
3400         return X86EMUL_CONTINUE;
3401 }
3402
3403 static bool valid_cr(int nr)
3404 {
3405         switch (nr) {
3406         case 0:
3407         case 2 ... 4:
3408         case 8:
3409                 return true;
3410         default:
3411                 return false;
3412         }
3413 }
3414
3415 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3416 {
3417         if (!valid_cr(ctxt->modrm_reg))
3418                 return emulate_ud(ctxt);
3419
3420         return X86EMUL_CONTINUE;
3421 }
3422
3423 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3424 {
3425         u64 new_val = ctxt->src.val64;
3426         int cr = ctxt->modrm_reg;
3427         u64 efer = 0;
3428
3429         static u64 cr_reserved_bits[] = {
3430                 0xffffffff00000000ULL,
3431                 0, 0, 0, /* CR3 checked later */
3432                 CR4_RESERVED_BITS,
3433                 0, 0, 0,
3434                 CR8_RESERVED_BITS,
3435         };
3436
3437         if (!valid_cr(cr))
3438                 return emulate_ud(ctxt);
3439
3440         if (new_val & cr_reserved_bits[cr])
3441                 return emulate_gp(ctxt, 0);
3442
3443         switch (cr) {
3444         case 0: {
3445                 u64 cr4;
3446                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3447                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3448                         return emulate_gp(ctxt, 0);
3449
3450                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3451                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3452
3453                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3454                     !(cr4 & X86_CR4_PAE))
3455                         return emulate_gp(ctxt, 0);
3456
3457                 break;
3458                 }
3459         case 3: {
3460                 u64 rsvd = 0;
3461
3462                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3463                 if (efer & EFER_LMA)
3464                         rsvd = CR3_L_MODE_RESERVED_BITS;
3465                 else if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PAE)
3466                         rsvd = CR3_PAE_RESERVED_BITS;
3467                 else if (ctxt->ops->get_cr(ctxt, 0) & X86_CR0_PG)
3468                         rsvd = CR3_NONPAE_RESERVED_BITS;
3469
3470                 if (new_val & rsvd)
3471                         return emulate_gp(ctxt, 0);
3472
3473                 break;
3474                 }
3475         case 4: {
3476                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3477
3478                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3479                         return emulate_gp(ctxt, 0);
3480
3481                 break;
3482                 }
3483         }
3484
3485         return X86EMUL_CONTINUE;
3486 }
3487
3488 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3489 {
3490         unsigned long dr7;
3491
3492         ctxt->ops->get_dr(ctxt, 7, &dr7);
3493
3494         /* Check if DR7.Global_Enable is set */
3495         return dr7 & (1 << 13);
3496 }
3497
3498 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3499 {
3500         int dr = ctxt->modrm_reg;
3501         u64 cr4;
3502
3503         if (dr > 7)
3504                 return emulate_ud(ctxt);
3505
3506         cr4 = ctxt->ops->get_cr(ctxt, 4);
3507         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3508                 return emulate_ud(ctxt);
3509
3510         if (check_dr7_gd(ctxt))
3511                 return emulate_db(ctxt);
3512
3513         return X86EMUL_CONTINUE;
3514 }
3515
3516 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3517 {
3518         u64 new_val = ctxt->src.val64;
3519         int dr = ctxt->modrm_reg;
3520
3521         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3522                 return emulate_gp(ctxt, 0);
3523
3524         return check_dr_read(ctxt);
3525 }
3526
3527 static int check_svme(struct x86_emulate_ctxt *ctxt)
3528 {
3529         u64 efer;
3530
3531         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3532
3533         if (!(efer & EFER_SVME))
3534                 return emulate_ud(ctxt);
3535
3536         return X86EMUL_CONTINUE;
3537 }
3538
3539 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3540 {
3541         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3542
3543         /* Valid physical address? */
3544         if (rax & 0xffff000000000000ULL)
3545                 return emulate_gp(ctxt, 0);
3546
3547         return check_svme(ctxt);
3548 }
3549
3550 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3551 {
3552         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3553
3554         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3555                 return emulate_ud(ctxt);
3556
3557         return X86EMUL_CONTINUE;
3558 }
3559
3560 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3561 {
3562         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3563         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3564
3565         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3566             (rcx > 3))
3567                 return emulate_gp(ctxt, 0);
3568
3569         return X86EMUL_CONTINUE;
3570 }
3571
3572 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3573 {
3574         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3575         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3576                 return emulate_gp(ctxt, 0);
3577
3578         return X86EMUL_CONTINUE;
3579 }
3580
3581 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3582 {
3583         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3584         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3585                 return emulate_gp(ctxt, 0);
3586
3587         return X86EMUL_CONTINUE;
3588 }
3589
3590 #define D(_y) { .flags = (_y) }
3591 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
3592 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
3593                       .check_perm = (_p) }
3594 #define N    D(0)
3595 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3596 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3597 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3598 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3599 #define II(_f, _e, _i) \
3600         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
3601 #define IIP(_f, _e, _i, _p) \
3602         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
3603           .check_perm = (_p) }
3604 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3605
3606 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3607 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3608 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3609 #define I2bvIP(_f, _e, _i, _p) \
3610         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3611
3612 #define I6ALU(_f, _e) I2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3613                 I2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3614                 I2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3615
3616 static const struct opcode group7_rm1[] = {
3617         DI(SrcNone | Priv, monitor),
3618         DI(SrcNone | Priv, mwait),
3619         N, N, N, N, N, N,
3620 };
3621
3622 static const struct opcode group7_rm3[] = {
3623         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3624         II(SrcNone  | Prot | VendorSpecific,    em_vmmcall,     vmmcall),
3625         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3626         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3627         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3628         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3629         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3630         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3631 };
3632
3633 static const struct opcode group7_rm7[] = {
3634         N,
3635         DIP(SrcNone, rdtscp, check_rdtsc),
3636         N, N, N, N, N, N,
3637 };
3638
3639 static const struct opcode group1[] = {
3640         I(Lock, em_add),
3641         I(Lock | PageTable, em_or),
3642         I(Lock, em_adc),
3643         I(Lock, em_sbb),
3644         I(Lock | PageTable, em_and),
3645         I(Lock, em_sub),
3646         I(Lock, em_xor),
3647         I(0, em_cmp),
3648 };
3649
3650 static const struct opcode group1A[] = {
3651         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3652 };
3653
3654 static const struct opcode group3[] = {
3655         I(DstMem | SrcImm, em_test),
3656         I(DstMem | SrcImm, em_test),
3657         I(DstMem | SrcNone | Lock, em_not),
3658         I(DstMem | SrcNone | Lock, em_neg),
3659         I(SrcMem, em_mul_ex),
3660         I(SrcMem, em_imul_ex),
3661         I(SrcMem, em_div_ex),
3662         I(SrcMem, em_idiv_ex),
3663 };
3664
3665 static const struct opcode group4[] = {
3666         I(ByteOp | DstMem | SrcNone | Lock, em_grp45),
3667         I(ByteOp | DstMem | SrcNone | Lock, em_grp45),
3668         N, N, N, N, N, N,
3669 };
3670
3671 static const struct opcode group5[] = {
3672         I(DstMem | SrcNone | Lock,              em_grp45),
3673         I(DstMem | SrcNone | Lock,              em_grp45),
3674         I(SrcMem | Stack,                       em_grp45),
3675         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3676         I(SrcMem | Stack,                       em_grp45),
3677         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3678         I(SrcMem | Stack,                       em_grp45), N,
3679 };
3680
3681 static const struct opcode group6[] = {
3682         DI(Prot,        sldt),
3683         DI(Prot,        str),
3684         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3685         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3686         N, N, N, N,
3687 };
3688
3689 static const struct group_dual group7 = { {
3690         II(Mov | DstMem | Priv,                 em_sgdt, sgdt),
3691         II(Mov | DstMem | Priv,                 em_sidt, sidt),
3692         II(SrcMem | Priv,                       em_lgdt, lgdt),
3693         II(SrcMem | Priv,                       em_lidt, lidt),
3694         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3695         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3696         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3697 }, {
3698         I(SrcNone | Priv | VendorSpecific,      em_vmcall),
3699         EXT(0, group7_rm1),
3700         N, EXT(0, group7_rm3),
3701         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3702         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3703         EXT(0, group7_rm7),
3704 } };
3705
3706 static const struct opcode group8[] = {
3707         N, N, N, N,
3708         I(DstMem | SrcImmByte,                          em_bt),
3709         I(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3710         I(DstMem | SrcImmByte | Lock,                   em_btr),
3711         I(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3712 };
3713
3714 static const struct group_dual group9 = { {
3715         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3716 }, {
3717         N, N, N, N, N, N, N, N,
3718 } };
3719
3720 static const struct opcode group11[] = {
3721         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3722         X7(D(Undefined)),
3723 };
3724
3725 static const struct gprefix pfx_0f_6f_0f_7f = {
3726         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3727 };
3728
3729 static const struct gprefix pfx_vmovntpx = {
3730         I(0, em_mov), N, N, N,
3731 };
3732
3733 static const struct opcode opcode_table[256] = {
3734         /* 0x00 - 0x07 */
3735         I6ALU(Lock, em_add),
3736         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3737         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3738         /* 0x08 - 0x0F */
3739         I6ALU(Lock | PageTable, em_or),
3740         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3741         N,
3742         /* 0x10 - 0x17 */
3743         I6ALU(Lock, em_adc),
3744         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3745         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3746         /* 0x18 - 0x1F */
3747         I6ALU(Lock, em_sbb),
3748         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3749         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3750         /* 0x20 - 0x27 */
3751         I6ALU(Lock | PageTable, em_and), N, N,
3752         /* 0x28 - 0x2F */
3753         I6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3754         /* 0x30 - 0x37 */
3755         I6ALU(Lock, em_xor), N, N,
3756         /* 0x38 - 0x3F */
3757         I6ALU(0, em_cmp), N, N,
3758         /* 0x40 - 0x4F */
3759         X16(D(DstReg)),
3760         /* 0x50 - 0x57 */
3761         X8(I(SrcReg | Stack, em_push)),
3762         /* 0x58 - 0x5F */
3763         X8(I(DstReg | Stack, em_pop)),
3764         /* 0x60 - 0x67 */
3765         I(ImplicitOps | Stack | No64, em_pusha),
3766         I(ImplicitOps | Stack | No64, em_popa),
3767         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3768         N, N, N, N,
3769         /* 0x68 - 0x6F */
3770         I(SrcImm | Mov | Stack, em_push),
3771         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3772         I(SrcImmByte | Mov | Stack, em_push),
3773         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3774         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3775         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3776         /* 0x70 - 0x7F */
3777         X16(D(SrcImmByte)),
3778         /* 0x80 - 0x87 */
3779         G(ByteOp | DstMem | SrcImm, group1),
3780         G(DstMem | SrcImm, group1),
3781         G(ByteOp | DstMem | SrcImm | No64, group1),
3782         G(DstMem | SrcImmByte, group1),
3783         I2bv(DstMem | SrcReg | ModRM, em_test),
3784         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3785         /* 0x88 - 0x8F */
3786         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3787         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3788         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3789         D(ModRM | SrcMem | NoAccess | DstReg),
3790         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3791         G(0, group1A),
3792         /* 0x90 - 0x97 */
3793         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3794         /* 0x98 - 0x9F */
3795         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3796         I(SrcImmFAddr | No64, em_call_far), N,
3797         II(ImplicitOps | Stack, em_pushf, pushf),
3798         II(ImplicitOps | Stack, em_popf, popf), N, I(ImplicitOps, em_lahf),
3799         /* 0xA0 - 0xA7 */
3800         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3801         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3802         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3803         I2bv(SrcSI | DstDI | String, em_cmp),
3804         /* 0xA8 - 0xAF */
3805         I2bv(DstAcc | SrcImm, em_test),
3806         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3807         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3808         I2bv(SrcAcc | DstDI | String, em_cmp),
3809         /* 0xB0 - 0xB7 */
3810         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3811         /* 0xB8 - 0xBF */
3812         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
3813         /* 0xC0 - 0xC7 */
3814         D2bv(DstMem | SrcImmByte | ModRM),
3815         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3816         I(ImplicitOps | Stack, em_ret),
3817         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3818         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3819         G(ByteOp, group11), G(0, group11),
3820         /* 0xC8 - 0xCF */
3821         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
3822         N, I(ImplicitOps | Stack, em_ret_far),
3823         D(ImplicitOps), DI(SrcImmByte, intn),
3824         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3825         /* 0xD0 - 0xD7 */
3826         D2bv(DstMem | SrcOne | ModRM), D2bv(DstMem | ModRM),
3827         N, I(DstAcc | SrcImmByte | No64, em_aad), N, N,
3828         /* 0xD8 - 0xDF */
3829         N, N, N, N, N, N, N, N,
3830         /* 0xE0 - 0xE7 */
3831         X3(I(SrcImmByte, em_loop)),
3832         I(SrcImmByte, em_jcxz),
3833         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
3834         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
3835         /* 0xE8 - 0xEF */
3836         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3837         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3838         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
3839         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
3840         /* 0xF0 - 0xF7 */
3841         N, DI(ImplicitOps, icebp), N, N,
3842         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3843         G(ByteOp, group3), G(0, group3),
3844         /* 0xF8 - 0xFF */
3845         D(ImplicitOps), D(ImplicitOps),
3846         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3847         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3848 };
3849
3850 static const struct opcode twobyte_table[256] = {
3851         /* 0x00 - 0x0F */
3852         G(0, group6), GD(0, &group7), N, N,
3853         N, I(ImplicitOps | VendorSpecific, em_syscall),
3854         II(ImplicitOps | Priv, em_clts, clts), N,
3855         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3856         N, D(ImplicitOps | ModRM), N, N,
3857         /* 0x10 - 0x1F */
3858         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
3859         /* 0x20 - 0x2F */
3860         DIP(ModRM | DstMem | Priv | Op3264, cr_read, check_cr_read),
3861         DIP(ModRM | DstMem | Priv | Op3264, dr_read, check_dr_read),
3862         IIP(ModRM | SrcMem | Priv | Op3264, em_cr_write, cr_write, check_cr_write),
3863         IIP(ModRM | SrcMem | Priv | Op3264, em_dr_write, dr_write, check_dr_write),
3864         N, N, N, N,
3865         N, N, N, GP(ModRM | DstMem | SrcReg | Sse | Mov | Aligned, &pfx_vmovntpx),
3866         N, N, N, N,
3867         /* 0x30 - 0x3F */
3868         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
3869         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
3870         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
3871         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
3872         I(ImplicitOps | VendorSpecific, em_sysenter),
3873         I(ImplicitOps | Priv | VendorSpecific, em_sysexit),
3874         N, N,
3875         N, N, N, N, N, N, N, N,
3876         /* 0x40 - 0x4F */
3877         X16(D(DstReg | SrcMem | ModRM | Mov)),
3878         /* 0x50 - 0x5F */
3879         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3880         /* 0x60 - 0x6F */
3881         N, N, N, N,
3882         N, N, N, N,
3883         N, N, N, N,
3884         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3885         /* 0x70 - 0x7F */
3886         N, N, N, N,
3887         N, N, N, N,
3888         N, N, N, N,
3889         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3890         /* 0x80 - 0x8F */
3891         X16(D(SrcImm)),
3892         /* 0x90 - 0x9F */
3893         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3894         /* 0xA0 - 0xA7 */
3895         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
3896         II(ImplicitOps, em_cpuid, cpuid), I(DstMem | SrcReg | ModRM | BitOp, em_bt),
3897         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3898         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
3899         /* 0xA8 - 0xAF */
3900         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
3901         DI(ImplicitOps, rsm),
3902         I(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
3903         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3904         D(DstMem | SrcReg | Src2CL | ModRM),
3905         D(ModRM), I(DstReg | SrcMem | ModRM, em_imul),
3906         /* 0xB0 - 0xB7 */
3907         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
3908         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
3909         I(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
3910         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
3911         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
3912         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3913         /* 0xB8 - 0xBF */
3914         N, N,
3915         G(BitOp, group8),
3916         I(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
3917         I(DstReg | SrcMem | ModRM, em_bsf), I(DstReg | SrcMem | ModRM, em_bsr),
3918         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3919         /* 0xC0 - 0xC7 */
3920         D2bv(DstMem | SrcReg | ModRM | Lock),
3921         N, D(DstMem | SrcReg | ModRM | Mov),
3922         N, N, N, GD(0, &group9),
3923         /* 0xC8 - 0xCF */
3924         X8(I(DstReg, em_bswap)),
3925         /* 0xD0 - 0xDF */
3926         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3927         /* 0xE0 - 0xEF */
3928         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3929         /* 0xF0 - 0xFF */
3930         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3931 };
3932
3933 #undef D
3934 #undef N
3935 #undef G
3936 #undef GD
3937 #undef I
3938 #undef GP
3939 #undef EXT
3940
3941 #undef D2bv
3942 #undef D2bvIP
3943 #undef I2bv
3944 #undef I2bvIP
3945 #undef I6ALU
3946
3947 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
3948 {
3949         unsigned size;
3950
3951         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
3952         if (size == 8)
3953                 size = 4;
3954         return size;
3955 }
3956
3957 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
3958                       unsigned size, bool sign_extension)
3959 {
3960         int rc = X86EMUL_CONTINUE;
3961
3962         op->type = OP_IMM;
3963         op->bytes = size;
3964         op->addr.mem.ea = ctxt->_eip;
3965         /* NB. Immediates are sign-extended as necessary. */
3966         switch (op->bytes) {
3967         case 1:
3968                 op->val = insn_fetch(s8, ctxt);
3969                 break;
3970         case 2:
3971                 op->val = insn_fetch(s16, ctxt);
3972                 break;
3973         case 4:
3974                 op->val = insn_fetch(s32, ctxt);
3975                 break;
3976         case 8:
3977                 op->val = insn_fetch(s64, ctxt);
3978                 break;
3979         }
3980         if (!sign_extension) {
3981                 switch (op->bytes) {
3982                 case 1:
3983                         op->val &= 0xff;
3984                         break;
3985                 case 2:
3986                         op->val &= 0xffff;
3987                         break;
3988                 case 4:
3989                         op->val &= 0xffffffff;
3990                         break;
3991                 }
3992         }
3993 done:
3994         return rc;
3995 }
3996
3997 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
3998                           unsigned d)
3999 {
4000         int rc = X86EMUL_CONTINUE;
4001
4002         switch (d) {
4003         case OpReg:
4004                 decode_register_operand(ctxt, op);
4005                 break;
4006         case OpImmUByte:
4007                 rc = decode_imm(ctxt, op, 1, false);
4008                 break;
4009         case OpMem:
4010                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4011         mem_common:
4012                 *op = ctxt->memop;
4013                 ctxt->memopp = op;
4014                 if ((ctxt->d & BitOp) && op == &ctxt->dst)
4015                         fetch_bit_operand(ctxt);
4016                 op->orig_val = op->val;
4017                 break;
4018         case OpMem64:
4019                 ctxt->memop.bytes = 8;
4020                 goto mem_common;
4021         case OpAcc:
4022                 op->type = OP_REG;
4023                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4024                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4025                 fetch_register_operand(op);
4026                 op->orig_val = op->val;
4027                 break;
4028         case OpDI:
4029                 op->type = OP_MEM;
4030                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4031                 op->addr.mem.ea =
4032                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4033                 op->addr.mem.seg = VCPU_SREG_ES;
4034                 op->val = 0;
4035                 op->count = 1;
4036                 break;
4037         case OpDX:
4038                 op->type = OP_REG;
4039                 op->bytes = 2;
4040                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4041                 fetch_register_operand(op);
4042                 break;
4043         case OpCL:
4044                 op->bytes = 1;
4045                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4046                 break;
4047         case OpImmByte:
4048                 rc = decode_imm(ctxt, op, 1, true);
4049                 break;
4050         case OpOne:
4051                 op->bytes = 1;
4052                 op->val = 1;
4053                 break;
4054         case OpImm:
4055                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4056                 break;
4057         case OpImm64:
4058                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4059                 break;
4060         case OpMem8:
4061                 ctxt->memop.bytes = 1;
4062                 goto mem_common;
4063         case OpMem16:
4064                 ctxt->memop.bytes = 2;
4065                 goto mem_common;
4066         case OpMem32:
4067                 ctxt->memop.bytes = 4;
4068                 goto mem_common;
4069         case OpImmU16:
4070                 rc = decode_imm(ctxt, op, 2, false);
4071                 break;
4072         case OpImmU:
4073                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4074                 break;
4075         case OpSI:
4076                 op->type = OP_MEM;
4077                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4078                 op->addr.mem.ea =
4079                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4080                 op->addr.mem.seg = seg_override(ctxt);
4081                 op->val = 0;
4082                 op->count = 1;
4083                 break;
4084         case OpImmFAddr:
4085                 op->type = OP_IMM;
4086                 op->addr.mem.ea = ctxt->_eip;
4087                 op->bytes = ctxt->op_bytes + 2;
4088                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4089                 break;
4090         case OpMemFAddr:
4091                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4092                 goto mem_common;
4093         case OpES:
4094                 op->val = VCPU_SREG_ES;
4095                 break;
4096         case OpCS:
4097                 op->val = VCPU_SREG_CS;
4098                 break;
4099         case OpSS:
4100                 op->val = VCPU_SREG_SS;
4101                 break;
4102         case OpDS:
4103                 op->val = VCPU_SREG_DS;
4104                 break;
4105         case OpFS:
4106                 op->val = VCPU_SREG_FS;
4107                 break;
4108         case OpGS:
4109                 op->val = VCPU_SREG_GS;
4110                 break;
4111         case OpImplicit:
4112                 /* Special instructions do their own operand decoding. */
4113         default:
4114                 op->type = OP_NONE; /* Disable writeback. */
4115                 break;
4116         }
4117
4118 done:
4119         return rc;
4120 }
4121
4122 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4123 {
4124         int rc = X86EMUL_CONTINUE;
4125         int mode = ctxt->mode;
4126         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4127         bool op_prefix = false;
4128         struct opcode opcode;
4129
4130         ctxt->memop.type = OP_NONE;
4131         ctxt->memopp = NULL;
4132         ctxt->_eip = ctxt->eip;
4133         ctxt->fetch.start = ctxt->_eip;
4134         ctxt->fetch.end = ctxt->fetch.start + insn_len;
4135         if (insn_len > 0)
4136                 memcpy(ctxt->fetch.data, insn, insn_len);
4137
4138         switch (mode) {
4139         case X86EMUL_MODE_REAL:
4140         case X86EMUL_MODE_VM86:
4141         case X86EMUL_MODE_PROT16:
4142                 def_op_bytes = def_ad_bytes = 2;
4143                 break;
4144         case X86EMUL_MODE_PROT32:
4145                 def_op_bytes = def_ad_bytes = 4;
4146                 break;
4147 #ifdef CONFIG_X86_64
4148         case X86EMUL_MODE_PROT64:
4149                 def_op_bytes = 4;
4150                 def_ad_bytes = 8;
4151                 break;
4152 #endif
4153         default:
4154                 return EMULATION_FAILED;
4155         }
4156
4157         ctxt->op_bytes = def_op_bytes;
4158         ctxt->ad_bytes = def_ad_bytes;
4159
4160         /* Legacy prefixes. */
4161         for (;;) {
4162                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4163                 case 0x66:      /* operand-size override */
4164                         op_prefix = true;
4165                         /* switch between 2/4 bytes */
4166                         ctxt->op_bytes = def_op_bytes ^ 6;
4167                         break;
4168                 case 0x67:      /* address-size override */
4169                         if (mode == X86EMUL_MODE_PROT64)
4170                                 /* switch between 4/8 bytes */
4171                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4172                         else
4173                                 /* switch between 2/4 bytes */
4174                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4175                         break;
4176                 case 0x26:      /* ES override */
4177                 case 0x2e:      /* CS override */
4178                 case 0x36:      /* SS override */
4179                 case 0x3e:      /* DS override */
4180                         set_seg_override(ctxt, (ctxt->b >> 3) & 3);
4181                         break;
4182                 case 0x64:      /* FS override */
4183                 case 0x65:      /* GS override */
4184                         set_seg_override(ctxt, ctxt->b & 7);
4185                         break;
4186                 case 0x40 ... 0x4f: /* REX */
4187                         if (mode != X86EMUL_MODE_PROT64)
4188                                 goto done_prefixes;
4189                         ctxt->rex_prefix = ctxt->b;
4190                         continue;
4191                 case 0xf0:      /* LOCK */
4192                         ctxt->lock_prefix = 1;
4193                         break;
4194                 case 0xf2:      /* REPNE/REPNZ */
4195                 case 0xf3:      /* REP/REPE/REPZ */
4196                         ctxt->rep_prefix = ctxt->b;
4197                         break;
4198                 default:
4199                         goto done_prefixes;
4200                 }
4201
4202                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4203
4204                 ctxt->rex_prefix = 0;
4205         }
4206
4207 done_prefixes:
4208
4209         /* REX prefix. */
4210         if (ctxt->rex_prefix & 8)
4211                 ctxt->op_bytes = 8;     /* REX.W */
4212
4213         /* Opcode byte(s). */
4214         opcode = opcode_table[ctxt->b];
4215         /* Two-byte opcode? */
4216         if (ctxt->b == 0x0f) {
4217                 ctxt->twobyte = 1;
4218                 ctxt->b = insn_fetch(u8, ctxt);
4219                 opcode = twobyte_table[ctxt->b];
4220         }
4221         ctxt->d = opcode.flags;
4222
4223         if (ctxt->d & ModRM)
4224                 ctxt->modrm = insn_fetch(u8, ctxt);
4225
4226         while (ctxt->d & GroupMask) {
4227                 switch (ctxt->d & GroupMask) {
4228                 case Group:
4229                         goffset = (ctxt->modrm >> 3) & 7;
4230                         opcode = opcode.u.group[goffset];
4231                         break;
4232                 case GroupDual:
4233                         goffset = (ctxt->modrm >> 3) & 7;
4234                         if ((ctxt->modrm >> 6) == 3)
4235                                 opcode = opcode.u.gdual->mod3[goffset];
4236                         else
4237                                 opcode = opcode.u.gdual->mod012[goffset];
4238                         break;
4239                 case RMExt:
4240                         goffset = ctxt->modrm & 7;
4241                         opcode = opcode.u.group[goffset];
4242                         break;
4243                 case Prefix:
4244                         if (ctxt->rep_prefix && op_prefix)
4245                                 return EMULATION_FAILED;
4246                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4247                         switch (simd_prefix) {
4248                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4249                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4250                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4251                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4252                         }
4253                         break;
4254                 default:
4255                         return EMULATION_FAILED;
4256                 }
4257
4258                 ctxt->d &= ~(u64)GroupMask;
4259                 ctxt->d |= opcode.flags;
4260         }
4261
4262         ctxt->execute = opcode.u.execute;
4263         ctxt->check_perm = opcode.check_perm;
4264         ctxt->intercept = opcode.intercept;
4265
4266         /* Unrecognised? */
4267         if (ctxt->d == 0 || (ctxt->d & Undefined))
4268                 return EMULATION_FAILED;
4269
4270         if (!(ctxt->d & VendorSpecific) && ctxt->only_vendor_specific_insn)
4271                 return EMULATION_FAILED;
4272
4273         if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
4274                 ctxt->op_bytes = 8;
4275
4276         if (ctxt->d & Op3264) {
4277                 if (mode == X86EMUL_MODE_PROT64)
4278                         ctxt->op_bytes = 8;
4279                 else
4280                         ctxt->op_bytes = 4;
4281         }
4282
4283         if (ctxt->d & Sse)
4284                 ctxt->op_bytes = 16;
4285         else if (ctxt->d & Mmx)
4286                 ctxt->op_bytes = 8;
4287
4288         /* ModRM and SIB bytes. */
4289         if (ctxt->d & ModRM) {
4290                 rc = decode_modrm(ctxt, &ctxt->memop);
4291                 if (!ctxt->has_seg_override)
4292                         set_seg_override(ctxt, ctxt->modrm_seg);
4293         } else if (ctxt->d & MemAbs)
4294                 rc = decode_abs(ctxt, &ctxt->memop);
4295         if (rc != X86EMUL_CONTINUE)
4296                 goto done;
4297
4298         if (!ctxt->has_seg_override)
4299                 set_seg_override(ctxt, VCPU_SREG_DS);
4300
4301         ctxt->memop.addr.mem.seg = seg_override(ctxt);
4302
4303         if (ctxt->memop.type == OP_MEM && ctxt->ad_bytes != 8)
4304                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
4305
4306         /*
4307          * Decode and fetch the source operand: register, memory
4308          * or immediate.
4309          */
4310         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4311         if (rc != X86EMUL_CONTINUE)
4312                 goto done;
4313
4314         /*
4315          * Decode and fetch the second source operand: register, memory
4316          * or immediate.
4317          */
4318         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4319         if (rc != X86EMUL_CONTINUE)
4320                 goto done;
4321
4322         /* Decode and fetch the destination operand: register or memory. */
4323         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4324
4325 done:
4326         if (ctxt->memopp && ctxt->memopp->type == OP_MEM && ctxt->rip_relative)
4327                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4328
4329         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4330 }
4331
4332 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4333 {
4334         return ctxt->d & PageTable;
4335 }
4336
4337 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4338 {
4339         /* The second termination condition only applies for REPE
4340          * and REPNE. Test if the repeat string operation prefix is
4341          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4342          * corresponding termination condition according to:
4343          *      - if REPE/REPZ and ZF = 0 then done
4344          *      - if REPNE/REPNZ and ZF = 1 then done
4345          */
4346         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4347              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4348             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4349                  ((ctxt->eflags & EFLG_ZF) == 0))
4350                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4351                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4352                 return true;
4353
4354         return false;
4355 }
4356
4357 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4358 {
4359         bool fault = false;
4360
4361         ctxt->ops->get_fpu(ctxt);
4362         asm volatile("1: fwait \n\t"
4363                      "2: \n\t"
4364                      ".pushsection .fixup,\"ax\" \n\t"
4365                      "3: \n\t"
4366                      "movb $1, %[fault] \n\t"
4367                      "jmp 2b \n\t"
4368                      ".popsection \n\t"
4369                      _ASM_EXTABLE(1b, 3b)
4370                      : [fault]"+qm"(fault));
4371         ctxt->ops->put_fpu(ctxt);
4372
4373         if (unlikely(fault))
4374                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4375
4376         return X86EMUL_CONTINUE;
4377 }
4378
4379 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4380                                        struct operand *op)
4381 {
4382         if (op->type == OP_MM)
4383                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4384 }
4385
4386
4387 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4388 {
4389         const struct x86_emulate_ops *ops = ctxt->ops;
4390         int rc = X86EMUL_CONTINUE;
4391         int saved_dst_type = ctxt->dst.type;
4392
4393         ctxt->mem_read.pos = 0;
4394
4395         if (ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) {
4396                 rc = emulate_ud(ctxt);
4397                 goto done;
4398         }
4399
4400         /* LOCK prefix is allowed only with some instructions */
4401         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4402                 rc = emulate_ud(ctxt);
4403                 goto done;
4404         }
4405
4406         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4407                 rc = emulate_ud(ctxt);
4408                 goto done;
4409         }
4410
4411         if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4412             || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4413                 rc = emulate_ud(ctxt);
4414                 goto done;
4415         }
4416
4417         if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4418                 rc = emulate_nm(ctxt);
4419                 goto done;
4420         }
4421
4422         if (ctxt->d & Mmx) {
4423                 rc = flush_pending_x87_faults(ctxt);
4424                 if (rc != X86EMUL_CONTINUE)
4425                         goto done;
4426                 /*
4427                  * Now that we know the fpu is exception safe, we can fetch
4428                  * operands from it.
4429                  */
4430                 fetch_possible_mmx_operand(ctxt, &ctxt->src);
4431                 fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4432                 if (!(ctxt->d & Mov))
4433                         fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4434         }
4435
4436         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4437                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4438                                               X86_ICPT_PRE_EXCEPT);
4439                 if (rc != X86EMUL_CONTINUE)
4440                         goto done;
4441         }
4442
4443         /* Privileged instruction can be executed only in CPL=0 */
4444         if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4445                 rc = emulate_gp(ctxt, 0);
4446                 goto done;
4447         }
4448
4449         /* Instruction can only be executed in protected mode */
4450         if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4451                 rc = emulate_ud(ctxt);
4452                 goto done;
4453         }
4454
4455         /* Do instruction specific permission checks */
4456         if (ctxt->check_perm) {
4457                 rc = ctxt->check_perm(ctxt);
4458                 if (rc != X86EMUL_CONTINUE)
4459                         goto done;
4460         }
4461
4462         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4463                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4464                                               X86_ICPT_POST_EXCEPT);
4465                 if (rc != X86EMUL_CONTINUE)
4466                         goto done;
4467         }
4468
4469         if (ctxt->rep_prefix && (ctxt->d & String)) {
4470                 /* All REP prefixes have the same first termination condition */
4471                 if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4472                         ctxt->eip = ctxt->_eip;
4473                         goto done;
4474                 }
4475         }
4476
4477         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4478                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4479                                     ctxt->src.valptr, ctxt->src.bytes);
4480                 if (rc != X86EMUL_CONTINUE)
4481                         goto done;
4482                 ctxt->src.orig_val64 = ctxt->src.val64;
4483         }
4484
4485         if (ctxt->src2.type == OP_MEM) {
4486                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4487                                     &ctxt->src2.val, ctxt->src2.bytes);
4488                 if (rc != X86EMUL_CONTINUE)
4489                         goto done;
4490         }
4491
4492         if ((ctxt->d & DstMask) == ImplicitOps)
4493                 goto special_insn;
4494
4495
4496         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4497                 /* optimisation - avoid slow emulated read if Mov */
4498                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4499                                    &ctxt->dst.val, ctxt->dst.bytes);
4500                 if (rc != X86EMUL_CONTINUE)
4501                         goto done;
4502         }
4503         ctxt->dst.orig_val = ctxt->dst.val;
4504
4505 special_insn:
4506
4507         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4508                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4509                                               X86_ICPT_POST_MEMACCESS);
4510                 if (rc != X86EMUL_CONTINUE)
4511                         goto done;
4512         }
4513
4514         if (ctxt->execute) {
4515                 rc = ctxt->execute(ctxt);
4516                 if (rc != X86EMUL_CONTINUE)
4517                         goto done;
4518                 goto writeback;
4519         }
4520
4521         if (ctxt->twobyte)
4522                 goto twobyte_insn;
4523
4524         switch (ctxt->b) {
4525         case 0x40 ... 0x47: /* inc r16/r32 */
4526                 emulate_1op(ctxt, "inc");
4527                 break;
4528         case 0x48 ... 0x4f: /* dec r16/r32 */
4529                 emulate_1op(ctxt, "dec");
4530                 break;
4531         case 0x63:              /* movsxd */
4532                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4533                         goto cannot_emulate;
4534                 ctxt->dst.val = (s32) ctxt->src.val;
4535                 break;
4536         case 0x70 ... 0x7f: /* jcc (short) */
4537                 if (test_cc(ctxt->b, ctxt->eflags))
4538                         jmp_rel(ctxt, ctxt->src.val);
4539                 break;
4540         case 0x8d: /* lea r16/r32, m */
4541                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4542                 break;
4543         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4544                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4545                         break;
4546                 rc = em_xchg(ctxt);
4547                 break;
4548         case 0x98: /* cbw/cwde/cdqe */
4549                 switch (ctxt->op_bytes) {
4550                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4551                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4552                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4553                 }
4554                 break;
4555         case 0xc0 ... 0xc1:
4556                 rc = em_grp2(ctxt);
4557                 break;
4558         case 0xcc:              /* int3 */
4559                 rc = emulate_int(ctxt, 3);
4560                 break;
4561         case 0xcd:              /* int n */
4562                 rc = emulate_int(ctxt, ctxt->src.val);
4563                 break;
4564         case 0xce:              /* into */
4565                 if (ctxt->eflags & EFLG_OF)
4566                         rc = emulate_int(ctxt, 4);
4567                 break;
4568         case 0xd0 ... 0xd1:     /* Grp2 */
4569                 rc = em_grp2(ctxt);
4570                 break;
4571         case 0xd2 ... 0xd3:     /* Grp2 */
4572                 ctxt->src.val = reg_read(ctxt, VCPU_REGS_RCX);
4573                 rc = em_grp2(ctxt);
4574                 break;
4575         case 0xe9: /* jmp rel */
4576         case 0xeb: /* jmp rel short */
4577                 jmp_rel(ctxt, ctxt->src.val);
4578                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4579                 break;
4580         case 0xf4:              /* hlt */
4581                 ctxt->ops->halt(ctxt);
4582                 break;
4583         case 0xf5:      /* cmc */
4584                 /* complement carry flag from eflags reg */
4585                 ctxt->eflags ^= EFLG_CF;
4586                 break;
4587         case 0xf8: /* clc */
4588                 ctxt->eflags &= ~EFLG_CF;
4589                 break;
4590         case 0xf9: /* stc */
4591                 ctxt->eflags |= EFLG_CF;
4592                 break;
4593         case 0xfc: /* cld */
4594                 ctxt->eflags &= ~EFLG_DF;
4595                 break;
4596         case 0xfd: /* std */
4597                 ctxt->eflags |= EFLG_DF;
4598                 break;
4599         default:
4600                 goto cannot_emulate;
4601         }
4602
4603         if (rc != X86EMUL_CONTINUE)
4604                 goto done;
4605
4606 writeback:
4607         rc = writeback(ctxt);
4608         if (rc != X86EMUL_CONTINUE)
4609                 goto done;
4610
4611         /*
4612          * restore dst type in case the decoding will be reused
4613          * (happens for string instruction )
4614          */
4615         ctxt->dst.type = saved_dst_type;
4616
4617         if ((ctxt->d & SrcMask) == SrcSI)
4618                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4619
4620         if ((ctxt->d & DstMask) == DstDI)
4621                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4622
4623         if (ctxt->rep_prefix && (ctxt->d & String)) {
4624                 unsigned int count;
4625                 struct read_cache *r = &ctxt->io_read;
4626                 if ((ctxt->d & SrcMask) == SrcSI)
4627                         count = ctxt->src.count;
4628                 else
4629                         count = ctxt->dst.count;
4630                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4631                                 -count);
4632
4633                 if (!string_insn_completed(ctxt)) {
4634                         /*
4635                          * Re-enter guest when pio read ahead buffer is empty
4636                          * or, if it is not used, after each 1024 iteration.
4637                          */
4638                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4639                             (r->end == 0 || r->end != r->pos)) {
4640                                 /*
4641                                  * Reset read cache. Usually happens before
4642                                  * decode, but since instruction is restarted
4643                                  * we have to do it here.
4644                                  */
4645                                 ctxt->mem_read.end = 0;
4646                                 writeback_registers(ctxt);
4647                                 return EMULATION_RESTART;
4648                         }
4649                         goto done; /* skip rip writeback */
4650                 }
4651         }
4652
4653         ctxt->eip = ctxt->_eip;
4654
4655 done:
4656         if (rc == X86EMUL_PROPAGATE_FAULT)
4657                 ctxt->have_exception = true;
4658         if (rc == X86EMUL_INTERCEPTED)
4659                 return EMULATION_INTERCEPTED;
4660
4661         if (rc == X86EMUL_CONTINUE)
4662                 writeback_registers(ctxt);
4663
4664         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4665
4666 twobyte_insn:
4667         switch (ctxt->b) {
4668         case 0x09:              /* wbinvd */
4669                 (ctxt->ops->wbinvd)(ctxt);
4670                 break;
4671         case 0x08:              /* invd */
4672         case 0x0d:              /* GrpP (prefetch) */
4673         case 0x18:              /* Grp16 (prefetch/nop) */
4674                 break;
4675         case 0x20: /* mov cr, reg */
4676                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4677                 break;
4678         case 0x21: /* mov from dr to reg */
4679                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4680                 break;
4681         case 0x40 ... 0x4f:     /* cmov */
4682                 ctxt->dst.val = ctxt->dst.orig_val = ctxt->src.val;
4683                 if (!test_cc(ctxt->b, ctxt->eflags))
4684                         ctxt->dst.type = OP_NONE; /* no writeback */
4685                 break;
4686         case 0x80 ... 0x8f: /* jnz rel, etc*/
4687                 if (test_cc(ctxt->b, ctxt->eflags))
4688                         jmp_rel(ctxt, ctxt->src.val);
4689                 break;
4690         case 0x90 ... 0x9f:     /* setcc r/m8 */
4691                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4692                 break;
4693         case 0xa4: /* shld imm8, r, r/m */
4694         case 0xa5: /* shld cl, r, r/m */
4695                 emulate_2op_cl(ctxt, "shld");
4696                 break;
4697         case 0xac: /* shrd imm8, r, r/m */
4698         case 0xad: /* shrd cl, r, r/m */
4699                 emulate_2op_cl(ctxt, "shrd");
4700                 break;
4701         case 0xae:              /* clflush */
4702                 break;
4703         case 0xb6 ... 0xb7:     /* movzx */
4704                 ctxt->dst.bytes = ctxt->op_bytes;
4705                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
4706                                                        : (u16) ctxt->src.val;
4707                 break;
4708         case 0xbe ... 0xbf:     /* movsx */
4709                 ctxt->dst.bytes = ctxt->op_bytes;
4710                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
4711                                                         (s16) ctxt->src.val;
4712                 break;
4713         case 0xc0 ... 0xc1:     /* xadd */
4714                 emulate_2op_SrcV(ctxt, "add");
4715                 /* Write back the register source. */
4716                 ctxt->src.val = ctxt->dst.orig_val;
4717                 write_register_operand(&ctxt->src);
4718                 break;
4719         case 0xc3:              /* movnti */
4720                 ctxt->dst.bytes = ctxt->op_bytes;
4721                 ctxt->dst.val = (ctxt->op_bytes == 4) ? (u32) ctxt->src.val :
4722                                                         (u64) ctxt->src.val;
4723                 break;
4724         default:
4725                 goto cannot_emulate;
4726         }
4727
4728         if (rc != X86EMUL_CONTINUE)
4729                 goto done;
4730
4731         goto writeback;
4732
4733 cannot_emulate:
4734         return EMULATION_FAILED;
4735 }
4736
4737 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
4738 {
4739         invalidate_registers(ctxt);
4740 }
4741
4742 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
4743 {
4744         writeback_registers(ctxt);
4745 }