Pileus Git - ~andy/linux/blob - arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27
  28 #include "x86.h"
  29 #include "tss.h"
  30
  31 /*
  32  * Opcode effective-address decode tables.
  33  * Note that we only emulate instructions that have at least one memory
  34  * operand (excluding implicit stack references). We assume that stack
  35  * references and instruction fetches will never occur in special memory
  36  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  37  * not be handled.
  38  */
  39
  40 /* Operand sizes: 8-bit operands or specified/overridden size. */
  41 #define ByteOp      (1<<0)      /* 8-bit operands. */
  42 /* Destination operand type. */
  43 #define ImplicitOps (1<<1)      /* Implicit in opcode. No generic decode. */
  44 #define DstReg      (2<<1)      /* Register operand. */
  45 #define DstMem      (3<<1)      /* Memory operand. */
  46 #define DstAcc      (4<<1)      /* Destination Accumulator */
  47 #define DstDI       (5<<1)      /* Destination is in ES:(E)DI */
  48 #define DstMem64    (6<<1)      /* 64bit memory operand */
  49 #define DstImmUByte (7<<1)      /* 8-bit unsigned immediate operand */
  50 #define DstMask     (7<<1)
  51 /* Source operand type. */
  52 #define SrcNone     (0<<4)      /* No source operand. */
  53 #define SrcReg      (1<<4)      /* Register operand. */
  54 #define SrcMem      (2<<4)      /* Memory operand. */
  55 #define SrcMem16    (3<<4)      /* Memory operand (16-bit). */
  56 #define SrcMem32    (4<<4)      /* Memory operand (32-bit). */
  57 #define SrcImm      (5<<4)      /* Immediate operand. */
  58 #define SrcImmByte  (6<<4)      /* 8-bit sign-extended immediate operand. */
  59 #define SrcOne      (7<<4)      /* Implied '1' */
  60 #define SrcImmUByte (8<<4)      /* 8-bit unsigned immediate operand. */
  61 #define SrcImmU     (9<<4)      /* Immediate operand, unsigned */
  62 #define SrcSI       (0xa<<4)    /* Source is in the DS:RSI */
  63 #define SrcImmFAddr (0xb<<4)    /* Source is immediate far address */
  64 #define SrcMemFAddr (0xc<<4)    /* Source is far address in memory */
  65 #define SrcAcc      (0xd<<4)    /* Source Accumulator */
  66 #define SrcImmU16   (0xe<<4)    /* Immediate operand, unsigned, 16 bits */
  67 #define SrcMask     (0xf<<4)
  68 /* Generic ModRM decode. */
  69 #define ModRM       (1<<8)
  70 /* Destination is only written; never read. */
  71 #define Mov         (1<<9)
  72 #define BitOp       (1<<10)
  73 #define MemAbs      (1<<11)      /* Memory operand is absolute displacement */
  74 #define String      (1<<12)     /* String instruction (rep capable) */
  75 #define Stack       (1<<13)     /* Stack instruction (push/pop) */
  76 #define Group       (1<<14)     /* Bits 3:5 of modrm byte extend opcode */
  77 #define GroupDual   (1<<15)     /* Alternate decoding of mod == 3 */
  78 #define Prefix      (1<<16)     /* Instruction varies with 66/f2/f3 prefix */
  79 #define Sse         (1<<17)     /* SSE Vector instruction */
  80 #define RMExt       (1<<18)     /* Opcode extension in ModRM r/m if mod == 3 */
  81 /* Misc flags */
  82 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
  83 #define VendorSpecific (1<<22) /* Vendor specific instruction */
  84 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
  85 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
  86 #define Undefined   (1<<25) /* No Such Instruction */
  87 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
  88 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
  89 #define No64        (1<<28)
  90 /* Source 2 operand type */
  91 #define Src2None    (0<<29)
  92 #define Src2CL      (1<<29)
  93 #define Src2ImmByte (2<<29)
  94 #define Src2One     (3<<29)
  95 #define Src2Imm     (4<<29)
  96 #define Src2Mask    (7<<29)
  97
  98 #define X2(x...) x, x
  99 #define X3(x...) X2(x), x
 100 #define X4(x...) X2(x), X2(x)
 101 #define X5(x...) X4(x), x
 102 #define X6(x...) X4(x), X2(x)
 103 #define X7(x...) X4(x), X3(x)
 104 #define X8(x...) X4(x), X4(x)
 105 #define X16(x...) X8(x), X8(x)
 106
 107 struct opcode {
 108         u32 flags;
 109         u8 intercept;
 110         union {
 111                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 112                 struct opcode *group;
 113                 struct group_dual *gdual;
 114                 struct gprefix *gprefix;
 115         } u;
 116         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 117 };
 118
 119 struct group_dual {
 120         struct opcode mod012[8];
 121         struct opcode mod3[8];
 122 };
 123
 124 struct gprefix {
 125         struct opcode pfx_no;
 126         struct opcode pfx_66;
 127         struct opcode pfx_f2;
 128         struct opcode pfx_f3;
 129 };
 130
 131 /* EFLAGS bit definitions. */
 132 #define EFLG_ID (1<<21)
 133 #define EFLG_VIP (1<<20)
 134 #define EFLG_VIF (1<<19)
 135 #define EFLG_AC (1<<18)
 136 #define EFLG_VM (1<<17)
 137 #define EFLG_RF (1<<16)
 138 #define EFLG_IOPL (3<<12)
 139 #define EFLG_NT (1<<14)
 140 #define EFLG_OF (1<<11)
 141 #define EFLG_DF (1<<10)
 142 #define EFLG_IF (1<<9)
 143 #define EFLG_TF (1<<8)
 144 #define EFLG_SF (1<<7)
 145 #define EFLG_ZF (1<<6)
 146 #define EFLG_AF (1<<4)
 147 #define EFLG_PF (1<<2)
 148 #define EFLG_CF (1<<0)
 149
 150 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 151 #define EFLG_RESERVED_ONE_MASK 2
 152
 153 /*
 154  * Instruction emulation:
 155  * Most instructions are emulated directly via a fragment of inline assembly
 156  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 157  * any modified flags.
 158  */
 159
 160 #if defined(CONFIG_X86_64)
 161 #define _LO32 "k"               /* force 32-bit operand */
 162 #define _STK  "%%rsp"           /* stack pointer */
 163 #elif defined(__i386__)
 164 #define _LO32 ""                /* force 32-bit operand */
 165 #define _STK  "%%esp"           /* stack pointer */
 166 #endif
 167
 168 /*
 169  * These EFLAGS bits are restored from saved value during emulation, and
 170  * any changes are written back to the saved value after emulation.
 171  */
 172 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 173
 174 /* Before executing instruction: restore necessary bits in EFLAGS. */
 175 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 176         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 177         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 178         "push %"_tmp"; "                                                \
 179         "push %"_tmp"; "                                                \
 180         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 181         "andl %"_LO32 _tmp",("_STK"); "                                 \
 182         "pushf; "                                                       \
 183         "notl %"_LO32 _tmp"; "                                          \
 184         "andl %"_LO32 _tmp",("_STK"); "                                 \
 185         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 186         "pop  %"_tmp"; "                                                \
 187         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 188         "popf; "                                                        \
 189         "pop  %"_sav"; "
 190
 191 /* After executing instruction: write-back necessary bits in EFLAGS. */
 192 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 193         /* _sav |= EFLAGS & _msk; */            \
 194         "pushf; "                               \
 195         "pop  %"_tmp"; "                        \
 196         "andl %"_msk",%"_LO32 _tmp"; "          \
 197         "orl  %"_LO32 _tmp",%"_sav"; "
 198
 199 #ifdef CONFIG_X86_64
 200 #define ON64(x) x
 201 #else
 202 #define ON64(x)
 203 #endif
 204
 205 #define ____emulate_2op(_op, _src, _dst, _eflags, _x, _y, _suffix, _dsttype) \
 206         do {                                                            \
 207                 __asm__ __volatile__ (                                  \
 208                         _PRE_EFLAGS("0", "4", "2")                      \
 209                         _op _suffix " %"_x"3,%1; "                      \
 210                         _POST_EFLAGS("0", "4", "2")                     \
 211                         : "=m" (_eflags), "+q" (*(_dsttype*)&(_dst).val),\
 212                           "=&r" (_tmp)                                  \
 213                         : _y ((_src).val), "i" (EFLAGS_MASK));          \
 214         } while (0)
 215
 216
 217 /* Raw emulation: instruction has two explicit operands. */
 218 #define __emulate_2op_nobyte(_op,_src,_dst,_eflags,_wx,_wy,_lx,_ly,_qx,_qy) \
 219         do {                                                            \
 220                 unsigned long _tmp;                                     \
 221                                                                         \
 222                 switch ((_dst).bytes) {                                 \
 223                 case 2:                                                 \
 224                         ____emulate_2op(_op,_src,_dst,_eflags,_wx,_wy,"w",u16);\
 225                         break;                                          \
 226                 case 4:                                                 \
 227                         ____emulate_2op(_op,_src,_dst,_eflags,_lx,_ly,"l",u32);\
 228                         break;                                          \
 229                 case 8:                                                 \
 230                         ON64(____emulate_2op(_op,_src,_dst,_eflags,_qx,_qy,"q",u64)); \
 231                         break;                                          \
 232                 }                                                       \
 233         } while (0)
 234
 235 #define __emulate_2op(_op,_src,_dst,_eflags,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy) \
 236         do {                                                                 \
 237                 unsigned long _tmp;                                          \
 238                 switch ((_dst).bytes) {                                      \
 239                 case 1:                                                      \
 240                         ____emulate_2op(_op,_src,_dst,_eflags,_bx,_by,"b",u8); \
 241                         break;                                               \
 242                 default:                                                     \
 243                         __emulate_2op_nobyte(_op, _src, _dst, _eflags,       \
 244                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 245                         break;                                               \
 246                 }                                                            \
 247         } while (0)
 248
 249 /* Source operand is byte-sized and may be restricted to just %cl. */
 250 #define emulate_2op_SrcB(_op, _src, _dst, _eflags)                      \
 251         __emulate_2op(_op, _src, _dst, _eflags,                         \
 252                       "b", "c", "b", "c", "b", "c", "b", "c")
 253
 254 /* Source operand is byte, word, long or quad sized. */
 255 #define emulate_2op_SrcV(_op, _src, _dst, _eflags)                      \
 256         __emulate_2op(_op, _src, _dst, _eflags,                         \
 257                       "b", "q", "w", "r", _LO32, "r", "", "r")
 258
 259 /* Source operand is word, long or quad sized. */
 260 #define emulate_2op_SrcV_nobyte(_op, _src, _dst, _eflags)               \
 261         __emulate_2op_nobyte(_op, _src, _dst, _eflags,                  \
 262                              "w", "r", _LO32, "r", "", "r")
 263
 264 /* Instruction has three operands and one operand is stored in ECX register */
 265 #define __emulate_2op_cl(_op, _cl, _src, _dst, _eflags, _suffix, _type)         \
 266         do {                                                                    \
 267                 unsigned long _tmp;                                             \
 268                 _type _clv  = (_cl).val;                                        \
 269                 _type _srcv = (_src).val;                                       \
 270                 _type _dstv = (_dst).val;                                       \
 271                                                                                 \
 272                 __asm__ __volatile__ (                                          \
 273                         _PRE_EFLAGS("0", "5", "2")                              \
 274                         _op _suffix " %4,%1 \n"                                 \
 275                         _POST_EFLAGS("0", "5", "2")                             \
 276                         : "=m" (_eflags), "+r" (_dstv), "=&r" (_tmp)            \
 277                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)           \
 278                         );                                                      \
 279                                                                                 \
 280                 (_cl).val  = (unsigned long) _clv;                              \
 281                 (_src).val = (unsigned long) _srcv;                             \
 282                 (_dst).val = (unsigned long) _dstv;                             \
 283         } while (0)
 284
 285 #define emulate_2op_cl(_op, _cl, _src, _dst, _eflags)                           \
 286         do {                                                                    \
 287                 switch ((_dst).bytes) {                                         \
 288                 case 2:                                                         \
 289                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 290                                                 "w", unsigned short);           \
 291                         break;                                                  \
 292                 case 4:                                                         \
 293                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 294                                                 "l", unsigned int);             \
 295                         break;                                                  \
 296                 case 8:                                                         \
 297                         ON64(__emulate_2op_cl(_op, _cl, _src, _dst, _eflags,    \
 298                                                 "q", unsigned long));           \
 299                         break;                                                  \
 300                 }                                                               \
 301         } while (0)
 302
 303 #define __emulate_1op(_op, _dst, _eflags, _suffix)                      \
 304         do {                                                            \
 305                 unsigned long _tmp;                                     \
 306                                                                         \
 307                 __asm__ __volatile__ (                                  \
 308                         _PRE_EFLAGS("0", "3", "2")                      \
 309                         _op _suffix " %1; "                             \
 310                         _POST_EFLAGS("0", "3", "2")                     \
 311                         : "=m" (_eflags), "+m" ((_dst).val),            \
 312                           "=&r" (_tmp)                                  \
 313                         : "i" (EFLAGS_MASK));                           \
 314         } while (0)
 315
 316 /* Instruction has only one explicit operand (no source operand). */
 317 #define emulate_1op(_op, _dst, _eflags)                                    \
 318         do {                                                            \
 319                 switch ((_dst).bytes) {                                 \
 320                 case 1: __emulate_1op(_op, _dst, _eflags, "b"); break;  \
 321                 case 2: __emulate_1op(_op, _dst, _eflags, "w"); break;  \
 322                 case 4: __emulate_1op(_op, _dst, _eflags, "l"); break;  \
 323                 case 8: ON64(__emulate_1op(_op, _dst, _eflags, "q")); break; \
 324                 }                                                       \
 325         } while (0)
 326
 327 #define __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, _suffix)          \
 328         do {                                                            \
 329                 unsigned long _tmp;                                     \
 330                                                                         \
 331                 __asm__ __volatile__ (                                  \
 332                         _PRE_EFLAGS("0", "4", "1")                      \
 333                         _op _suffix " %5; "                             \
 334                         _POST_EFLAGS("0", "4", "1")                     \
 335                         : "=m" (_eflags), "=&r" (_tmp),                 \
 336                           "+a" (_rax), "+d" (_rdx)                      \
 337                         : "i" (EFLAGS_MASK), "m" ((_src).val),          \
 338                           "a" (_rax), "d" (_rdx));                      \
 339         } while (0)
 340
 341 #define __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, _eflags, _suffix, _ex) \
 342         do {                                                            \
 343                 unsigned long _tmp;                                     \
 344                                                                         \
 345                 __asm__ __volatile__ (                                  \
 346                         _PRE_EFLAGS("0", "5", "1")                      \
 347                         "1: \n\t"                                       \
 348                         _op _suffix " %6; "                             \
 349                         "2: \n\t"                                       \
 350                         _POST_EFLAGS("0", "5", "1")                     \
 351                         ".pushsection .fixup,\"ax\" \n\t"               \
 352                         "3: movb $1, %4 \n\t"                           \
 353                         "jmp 2b \n\t"                                   \
 354                         ".popsection \n\t"                              \
 355                         _ASM_EXTABLE(1b, 3b)                            \
 356                         : "=m" (_eflags), "=&r" (_tmp),                 \
 357                           "+a" (_rax), "+d" (_rdx), "+qm"(_ex)          \
 358                         : "i" (EFLAGS_MASK), "m" ((_src).val),          \
 359                           "a" (_rax), "d" (_rdx));                      \
 360         } while (0)
 361
 362 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
 363 #define emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags)                     \
 364         do {                                                                    \
 365                 switch((_src).bytes) {                                          \
 366                 case 1: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "b"); break; \
 367                 case 2: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx,  _eflags, "w"); break; \
 368                 case 4: __emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "l"); break; \
 369                 case 8: ON64(__emulate_1op_rax_rdx(_op, _src, _rax, _rdx, _eflags, "q")); break; \
 370                 }                                                       \
 371         } while (0)
 372
 373 #define emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, _eflags, _ex)     \
 374         do {                                                            \
 375                 switch((_src).bytes) {                                  \
 376                 case 1:                                                 \
 377                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 378                                                  _eflags, "b", _ex);    \
 379                         break;                                          \
 380                 case 2:                                                 \
 381                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 382                                                  _eflags, "w", _ex);    \
 383                         break;                                          \
 384                 case 4:                                                 \
 385                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 386                                                  _eflags, "l", _ex);    \
 387                         break;                                          \
 388                 case 8: ON64(                                           \
 389                         __emulate_1op_rax_rdx_ex(_op, _src, _rax, _rdx, \
 390                                                  _eflags, "q", _ex));   \
 391                         break;                                          \
 392                 }                                                       \
 393         } while (0)
 394
 395 /* Fetch next part of the instruction being emulated. */
 396 #define insn_fetch(_type, _size, _eip)                                  \
 397 ({      unsigned long _x;                                               \
 398         rc = do_insn_fetch(ctxt, ops, (_eip), &_x, (_size));            \
 399         if (rc != X86EMUL_CONTINUE)                                     \
 400                 goto done;                                              \
 401         (_eip) += (_size);                                              \
 402         (_type)_x;                                                      \
 403 })
 404
 405 #define insn_fetch_arr(_arr, _size, _eip)                                \
 406 ({      rc = do_insn_fetch(ctxt, ops, (_eip), _arr, (_size));           \
 407         if (rc != X86EMUL_CONTINUE)                                     \
 408                 goto done;                                              \
 409         (_eip) += (_size);                                              \
 410 })
 411
 412 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 413                                     enum x86_intercept intercept,
 414                                     enum x86_intercept_stage stage)
 415 {
 416         struct x86_instruction_info info = {
 417                 .intercept  = intercept,
 418                 .rep_prefix = ctxt->decode.rep_prefix,
 419                 .modrm_mod  = ctxt->decode.modrm_mod,
 420                 .modrm_reg  = ctxt->decode.modrm_reg,
 421                 .modrm_rm   = ctxt->decode.modrm_rm,
 422                 .src_val    = ctxt->decode.src.val64,
 423                 .src_bytes  = ctxt->decode.src.bytes,
 424                 .dst_bytes  = ctxt->decode.dst.bytes,
 425                 .ad_bytes   = ctxt->decode.ad_bytes,
 426                 .next_rip   = ctxt->eip,
 427         };
 428
 429         return ctxt->ops->intercept(ctxt->vcpu, &info, stage);
 430 }
 431
 432 static inline unsigned long ad_mask(struct decode_cache *c)
 433 {
 434         return (1UL << (c->ad_bytes << 3)) - 1;
 435 }
 436
 437 /* Access/update address held in a register, based on addressing mode. */
 438 static inline unsigned long
 439 address_mask(struct decode_cache *c, unsigned long reg)
 440 {
 441         if (c->ad_bytes == sizeof(unsigned long))
 442                 return reg;
 443         else
 444                 return reg & ad_mask(c);
 445 }
 446
 447 static inline unsigned long
 448 register_address(struct decode_cache *c, unsigned long reg)
 449 {
 450         return address_mask(c, reg);
 451 }
 452
 453 static inline void
 454 register_address_increment(struct decode_cache *c, unsigned long *reg, int inc)
 455 {
 456         if (c->ad_bytes == sizeof(unsigned long))
 457                 *reg += inc;
 458         else
 459                 *reg = (*reg & ~ad_mask(c)) | ((*reg + inc) & ad_mask(c));
 460 }
 461
 462 static inline void jmp_rel(struct decode_cache *c, int rel)
 463 {
 464         register_address_increment(c, &c->eip, rel);
 465 }
 466
 467 static u32 desc_limit_scaled(struct desc_struct *desc)
 468 {
 469         u32 limit = get_desc_limit(desc);
 470
 471         return desc->g ? (limit << 12) | 0xfff : limit;
 472 }
 473
 474 static void set_seg_override(struct decode_cache *c, int seg)
 475 {
 476         c->has_seg_override = true;
 477         c->seg_override = seg;
 478 }
 479
 480 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt,
 481                               struct x86_emulate_ops *ops, int seg)
 482 {
 483         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 484                 return 0;
 485
 486         return ops->get_cached_segment_base(seg, ctxt->vcpu);
 487 }
 488
 489 static unsigned seg_override(struct x86_emulate_ctxt *ctxt,
 490                              struct x86_emulate_ops *ops,
 491                              struct decode_cache *c)
 492 {
 493         if (!c->has_seg_override)
 494                 return 0;
 495
 496         return c->seg_override;
 497 }
 498
 499 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 500                              u32 error, bool valid)
 501 {
 502         ctxt->exception.vector = vec;
 503         ctxt->exception.error_code = error;
 504         ctxt->exception.error_code_valid = valid;
 505         return X86EMUL_PROPAGATE_FAULT;
 506 }
 507
 508 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 509 {
 510         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 511 }
 512
 513 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 514 {
 515         return emulate_exception(ctxt, GP_VECTOR, err, true);
 516 }
 517
 518 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 519 {
 520         return emulate_exception(ctxt, SS_VECTOR, err, true);
 521 }
 522
 523 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 524 {
 525         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 526 }
 527
 528 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 529 {
 530         return emulate_exception(ctxt, TS_VECTOR, err, true);
 531 }
 532
 533 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 534 {
 535         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 536 }
 537
 538 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 539 {
 540         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 541 }
 542
 543 static int linearize(struct x86_emulate_ctxt *ctxt,
 544                      struct segmented_address addr,
 545                      unsigned size, bool write,
 546                      ulong *linear)
 547 {
 548         struct decode_cache *c = &ctxt->decode;
 549         struct desc_struct desc;
 550         bool usable;
 551         ulong la;
 552         u32 lim;
 553         unsigned cpl, rpl;
 554
 555         la = seg_base(ctxt, ctxt->ops, addr.seg) + addr.ea;
 556         switch (ctxt->mode) {
 557         case X86EMUL_MODE_REAL:
 558                 break;
 559         case X86EMUL_MODE_PROT64:
 560                 if (((signed long)la << 16) >> 16 != la)
 561                         return emulate_gp(ctxt, 0);
 562                 break;
 563         default:
 564                 usable = ctxt->ops->get_cached_descriptor(&desc, NULL, addr.seg,
 565                                                           ctxt->vcpu);
 566                 if (!usable)
 567                         goto bad;
 568                 /* code segment or read-only data segment */
 569                 if (((desc.type & 8) || !(desc.type & 2)) && write)
 570                         goto bad;
 571                 /* unreadable code segment */
 572                 if ((desc.type & 8) && !(desc.type & 2))
 573                         goto bad;
 574                 lim = desc_limit_scaled(&desc);
 575                 if ((desc.type & 8) || !(desc.type & 4)) {
 576                         /* expand-up segment */
 577                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 578                                 goto bad;
 579                 } else {
 580                         /* exapand-down segment */
 581                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 582                                 goto bad;
 583                         lim = desc.d ? 0xffffffff : 0xffff;
 584                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 585                                 goto bad;
 586                 }
 587                 cpl = ctxt->ops->cpl(ctxt->vcpu);
 588                 rpl = ctxt->ops->get_segment_selector(addr.seg, ctxt->vcpu) & 3;
 589                 cpl = max(cpl, rpl);
 590                 if (!(desc.type & 8)) {
 591                         /* data segment */
 592                         if (cpl > desc.dpl)
 593                                 goto bad;
 594                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 595                         /* nonconforming code segment */
 596                         if (cpl != desc.dpl)
 597                                 goto bad;
 598                 } else if ((desc.type & 8) && (desc.type & 4)) {
 599                         /* conforming code segment */
 600                         if (cpl < desc.dpl)
 601                                 goto bad;
 602                 }
 603                 break;
 604         }
 605         if (c->ad_bytes != 8)
 606                 la &= (u32)-1;
 607         *linear = la;
 608         return X86EMUL_CONTINUE;
 609 bad:
 610         if (addr.seg == VCPU_SREG_SS)
 611                 return emulate_ss(ctxt, addr.seg);
 612         else
 613                 return emulate_gp(ctxt, addr.seg);
 614 }
 615
 616 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 617                               struct segmented_address addr,
 618                               void *data,
 619                               unsigned size)
 620 {
 621         int rc;
 622         ulong linear;
 623
 624         rc = linearize(ctxt, addr, size, false, &linear);
 625         if (rc != X86EMUL_CONTINUE)
 626                 return rc;
 627         return ctxt->ops->read_std(linear, data, size, ctxt->vcpu,
 628                                    &ctxt->exception);
 629 }
 630
 631 static int do_fetch_insn_byte(struct x86_emulate_ctxt *ctxt,
 632                               struct x86_emulate_ops *ops,
 633                               unsigned long eip, u8 *dest)
 634 {
 635         struct fetch_cache *fc = &ctxt->decode.fetch;
 636         int rc;
 637         int size, cur_size;
 638
 639         if (eip == fc->end) {
 640                 cur_size = fc->end - fc->start;
 641                 size = min(15UL - cur_size, PAGE_SIZE - offset_in_page(eip));
 642                 rc = ops->fetch(ctxt->cs_base + eip, fc->data + cur_size,
 643                                 size, ctxt->vcpu, &ctxt->exception);
 644                 if (rc != X86EMUL_CONTINUE)
 645                         return rc;
 646                 fc->end += size;
 647         }
 648         *dest = fc->data[eip - fc->start];
 649         return X86EMUL_CONTINUE;
 650 }
 651
 652 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 653                          struct x86_emulate_ops *ops,
 654                          unsigned long eip, void *dest, unsigned size)
 655 {
 656         int rc;
 657
 658         /* x86 instructions are limited to 15 bytes. */
 659         if (eip + size - ctxt->eip > 15)
 660                 return X86EMUL_UNHANDLEABLE;
 661         while (size--) {
 662                 rc = do_fetch_insn_byte(ctxt, ops, eip++, dest++);
 663                 if (rc != X86EMUL_CONTINUE)
 664                         return rc;
 665         }
 666         return X86EMUL_CONTINUE;
 667 }
 668
 669 /*
 670  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 671  * pointer into the block that addresses the relevant register.
 672  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 673  */
 674 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 675                              int highbyte_regs)
 676 {
 677         void *p;
 678
 679         p = &regs[modrm_reg];
 680         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 681                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 682         return p;
 683 }
 684
 685 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 686                            struct x86_emulate_ops *ops,
 687                            struct segmented_address addr,
 688                            u16 *size, unsigned long *address, int op_bytes)
 689 {
 690         int rc;
 691
 692         if (op_bytes == 2)
 693                 op_bytes = 3;
 694         *address = 0;
 695         rc = segmented_read_std(ctxt, addr, size, 2);
 696         if (rc != X86EMUL_CONTINUE)
 697                 return rc;
 698         addr.ea += 2;
 699         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 700         return rc;
 701 }
 702
 703 static int test_cc(unsigned int condition, unsigned int flags)
 704 {
 705         int rc = 0;
 706
 707         switch ((condition & 15) >> 1) {
 708         case 0: /* o */
 709                 rc |= (flags & EFLG_OF);
 710                 break;
 711         case 1: /* b/c/nae */
 712                 rc |= (flags & EFLG_CF);
 713                 break;
 714         case 2: /* z/e */
 715                 rc |= (flags & EFLG_ZF);
 716                 break;
 717         case 3: /* be/na */
 718                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 719                 break;
 720         case 4: /* s */
 721                 rc |= (flags & EFLG_SF);
 722                 break;
 723         case 5: /* p/pe */
 724                 rc |= (flags & EFLG_PF);
 725                 break;
 726         case 7: /* le/ng */
 727                 rc |= (flags & EFLG_ZF);
 728                 /* fall through */
 729         case 6: /* l/nge */
 730                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 731                 break;
 732         }
 733
 734         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 735         return (!!rc ^ (condition & 1));
 736 }
 737
 738 static void fetch_register_operand(struct operand *op)
 739 {
 740         switch (op->bytes) {
 741         case 1:
 742                 op->val = *(u8 *)op->addr.reg;
 743                 break;
 744         case 2:
 745                 op->val = *(u16 *)op->addr.reg;
 746                 break;
 747         case 4:
 748                 op->val = *(u32 *)op->addr.reg;
 749                 break;
 750         case 8:
 751                 op->val = *(u64 *)op->addr.reg;
 752                 break;
 753         }
 754 }
 755
 756 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 757 {
 758         ctxt->ops->get_fpu(ctxt);
 759         switch (reg) {
 760         case 0: asm("movdqu %%xmm0, %0" : "=m"(*data)); break;
 761         case 1: asm("movdqu %%xmm1, %0" : "=m"(*data)); break;
 762         case 2: asm("movdqu %%xmm2, %0" : "=m"(*data)); break;
 763         case 3: asm("movdqu %%xmm3, %0" : "=m"(*data)); break;
 764         case 4: asm("movdqu %%xmm4, %0" : "=m"(*data)); break;
 765         case 5: asm("movdqu %%xmm5, %0" : "=m"(*data)); break;
 766         case 6: asm("movdqu %%xmm6, %0" : "=m"(*data)); break;
 767         case 7: asm("movdqu %%xmm7, %0" : "=m"(*data)); break;
 768 #ifdef CONFIG_X86_64
 769         case 8: asm("movdqu %%xmm8, %0" : "=m"(*data)); break;
 770         case 9: asm("movdqu %%xmm9, %0" : "=m"(*data)); break;
 771         case 10: asm("movdqu %%xmm10, %0" : "=m"(*data)); break;
 772         case 11: asm("movdqu %%xmm11, %0" : "=m"(*data)); break;
 773         case 12: asm("movdqu %%xmm12, %0" : "=m"(*data)); break;
 774         case 13: asm("movdqu %%xmm13, %0" : "=m"(*data)); break;
 775         case 14: asm("movdqu %%xmm14, %0" : "=m"(*data)); break;
 776         case 15: asm("movdqu %%xmm15, %0" : "=m"(*data)); break;
 777 #endif
 778         default: BUG();
 779         }
 780         ctxt->ops->put_fpu(ctxt);
 781 }
 782
 783 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 784                           int reg)
 785 {
 786         ctxt->ops->get_fpu(ctxt);
 787         switch (reg) {
 788         case 0: asm("movdqu %0, %%xmm0" : : "m"(*data)); break;
 789         case 1: asm("movdqu %0, %%xmm1" : : "m"(*data)); break;
 790         case 2: asm("movdqu %0, %%xmm2" : : "m"(*data)); break;
 791         case 3: asm("movdqu %0, %%xmm3" : : "m"(*data)); break;
 792         case 4: asm("movdqu %0, %%xmm4" : : "m"(*data)); break;
 793         case 5: asm("movdqu %0, %%xmm5" : : "m"(*data)); break;
 794         case 6: asm("movdqu %0, %%xmm6" : : "m"(*data)); break;
 795         case 7: asm("movdqu %0, %%xmm7" : : "m"(*data)); break;
 796 #ifdef CONFIG_X86_64
 797         case 8: asm("movdqu %0, %%xmm8" : : "m"(*data)); break;
 798         case 9: asm("movdqu %0, %%xmm9" : : "m"(*data)); break;
 799         case 10: asm("movdqu %0, %%xmm10" : : "m"(*data)); break;
 800         case 11: asm("movdqu %0, %%xmm11" : : "m"(*data)); break;
 801         case 12: asm("movdqu %0, %%xmm12" : : "m"(*data)); break;
 802         case 13: asm("movdqu %0, %%xmm13" : : "m"(*data)); break;
 803         case 14: asm("movdqu %0, %%xmm14" : : "m"(*data)); break;
 804         case 15: asm("movdqu %0, %%xmm15" : : "m"(*data)); break;
 805 #endif
 806         default: BUG();
 807         }
 808         ctxt->ops->put_fpu(ctxt);
 809 }
 810
 811 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
 812                                     struct operand *op,
 813                                     struct decode_cache *c,
 814                                     int inhibit_bytereg)
 815 {
 816         unsigned reg = c->modrm_reg;
 817         int highbyte_regs = c->rex_prefix == 0;
 818
 819         if (!(c->d & ModRM))
 820                 reg = (c->b & 7) | ((c->rex_prefix & 1) << 3);
 821
 822         if (c->d & Sse) {
 823                 op->type = OP_XMM;
 824                 op->bytes = 16;
 825                 op->addr.xmm = reg;
 826                 read_sse_reg(ctxt, &op->vec_val, reg);
 827                 return;
 828         }
 829
 830         op->type = OP_REG;
 831         if ((c->d & ByteOp) && !inhibit_bytereg) {
 832                 op->addr.reg = decode_register(reg, c->regs, highbyte_regs);
 833                 op->bytes = 1;
 834         } else {
 835                 op->addr.reg = decode_register(reg, c->regs, 0);
 836                 op->bytes = c->op_bytes;
 837         }
 838         fetch_register_operand(op);
 839         op->orig_val = op->val;
 840 }
 841
 842 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 843                         struct x86_emulate_ops *ops,
 844                         struct operand *op)
 845 {
 846         struct decode_cache *c = &ctxt->decode;
 847         u8 sib;
 848         int index_reg = 0, base_reg = 0, scale;
 849         int rc = X86EMUL_CONTINUE;
 850         ulong modrm_ea = 0;
 851
 852         if (c->rex_prefix) {
 853                 c->modrm_reg = (c->rex_prefix & 4) << 1;        /* REX.R */
 854                 index_reg = (c->rex_prefix & 2) << 2; /* REX.X */
 855                 c->modrm_rm = base_reg = (c->rex_prefix & 1) << 3; /* REG.B */
 856         }
 857
 858         c->modrm = insn_fetch(u8, 1, c->eip);
 859         c->modrm_mod |= (c->modrm & 0xc0) >> 6;
 860         c->modrm_reg |= (c->modrm & 0x38) >> 3;
 861         c->modrm_rm |= (c->modrm & 0x07);
 862         c->modrm_seg = VCPU_SREG_DS;
 863
 864         if (c->modrm_mod == 3) {
 865                 op->type = OP_REG;
 866                 op->bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
 867                 op->addr.reg = decode_register(c->modrm_rm,
 868                                                c->regs, c->d & ByteOp);
 869                 if (c->d & Sse) {
 870                         op->type = OP_XMM;
 871                         op->bytes = 16;
 872                         op->addr.xmm = c->modrm_rm;
 873                         read_sse_reg(ctxt, &op->vec_val, c->modrm_rm);
 874                         return rc;
 875                 }
 876                 fetch_register_operand(op);
 877                 return rc;
 878         }
 879
 880         op->type = OP_MEM;
 881
 882         if (c->ad_bytes == 2) {
 883                 unsigned bx = c->regs[VCPU_REGS_RBX];
 884                 unsigned bp = c->regs[VCPU_REGS_RBP];
 885                 unsigned si = c->regs[VCPU_REGS_RSI];
 886                 unsigned di = c->regs[VCPU_REGS_RDI];
 887
 888                 /* 16-bit ModR/M decode. */
 889                 switch (c->modrm_mod) {
 890                 case 0:
 891                         if (c->modrm_rm == 6)
 892                                 modrm_ea += insn_fetch(u16, 2, c->eip);
 893                         break;
 894                 case 1:
 895                         modrm_ea += insn_fetch(s8, 1, c->eip);
 896                         break;
 897                 case 2:
 898                         modrm_ea += insn_fetch(u16, 2, c->eip);
 899                         break;
 900                 }
 901                 switch (c->modrm_rm) {
 902                 case 0:
 903                         modrm_ea += bx + si;
 904                         break;
 905                 case 1:
 906                         modrm_ea += bx + di;
 907                         break;
 908                 case 2:
 909                         modrm_ea += bp + si;
 910                         break;
 911                 case 3:
 912                         modrm_ea += bp + di;
 913                         break;
 914                 case 4:
 915                         modrm_ea += si;
 916                         break;
 917                 case 5:
 918                         modrm_ea += di;
 919                         break;
 920                 case 6:
 921                         if (c->modrm_mod != 0)
 922                                 modrm_ea += bp;
 923                         break;
 924                 case 7:
 925                         modrm_ea += bx;
 926                         break;
 927                 }
 928                 if (c->modrm_rm == 2 || c->modrm_rm == 3 ||
 929                     (c->modrm_rm == 6 && c->modrm_mod != 0))
 930                         c->modrm_seg = VCPU_SREG_SS;
 931                 modrm_ea = (u16)modrm_ea;
 932         } else {
 933                 /* 32/64-bit ModR/M decode. */
 934                 if ((c->modrm_rm & 7) == 4) {
 935                         sib = insn_fetch(u8, 1, c->eip);
 936                         index_reg |= (sib >> 3) & 7;
 937                         base_reg |= sib & 7;
 938                         scale = sib >> 6;
 939
 940                         if ((base_reg & 7) == 5 && c->modrm_mod == 0)
 941                                 modrm_ea += insn_fetch(s32, 4, c->eip);
 942                         else
 943                                 modrm_ea += c->regs[base_reg];
 944                         if (index_reg != 4)
 945                                 modrm_ea += c->regs[index_reg] << scale;
 946                 } else if ((c->modrm_rm & 7) == 5 && c->modrm_mod == 0) {
 947                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 948                                 c->rip_relative = 1;
 949                 } else
 950                         modrm_ea += c->regs[c->modrm_rm];
 951                 switch (c->modrm_mod) {
 952                 case 0:
 953                         if (c->modrm_rm == 5)
 954                                 modrm_ea += insn_fetch(s32, 4, c->eip);
 955                         break;
 956                 case 1:
 957                         modrm_ea += insn_fetch(s8, 1, c->eip);
 958                         break;
 959                 case 2:
 960                         modrm_ea += insn_fetch(s32, 4, c->eip);
 961                         break;
 962                 }
 963         }
 964         op->addr.mem.ea = modrm_ea;
 965 done:
 966         return rc;
 967 }
 968
 969 static int decode_abs(struct x86_emulate_ctxt *ctxt,
 970                       struct x86_emulate_ops *ops,
 971                       struct operand *op)
 972 {
 973         struct decode_cache *c = &ctxt->decode;
 974         int rc = X86EMUL_CONTINUE;
 975
 976         op->type = OP_MEM;
 977         switch (c->ad_bytes) {
 978         case 2:
 979                 op->addr.mem.ea = insn_fetch(u16, 2, c->eip);
 980                 break;
 981         case 4:
 982                 op->addr.mem.ea = insn_fetch(u32, 4, c->eip);
 983                 break;
 984         case 8:
 985                 op->addr.mem.ea = insn_fetch(u64, 8, c->eip);
 986                 break;
 987         }
 988 done:
 989         return rc;
 990 }
 991
 992 static void fetch_bit_operand(struct decode_cache *c)
 993 {
 994         long sv = 0, mask;
 995
 996         if (c->dst.type == OP_MEM && c->src.type == OP_REG) {
 997                 mask = ~(c->dst.bytes * 8 - 1);
 998
 999                 if (c->src.bytes == 2)
1000                         sv = (s16)c->src.val & (s16)mask;
1001                 else if (c->src.bytes == 4)
1002                         sv = (s32)c->src.val & (s32)mask;
1003
1004                 c->dst.addr.mem.ea += (sv >> 3);
1005         }
1006
1007         /* only subword offset */
1008         c->src.val &= (c->dst.bytes << 3) - 1;
1009 }
1010
1011 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1012                          struct x86_emulate_ops *ops,
1013                          unsigned long addr, void *dest, unsigned size)
1014 {
1015         int rc;
1016         struct read_cache *mc = &ctxt->decode.mem_read;
1017
1018         while (size) {
1019                 int n = min(size, 8u);
1020                 size -= n;
1021                 if (mc->pos < mc->end)
1022                         goto read_cached;
1023
1024                 rc = ops->read_emulated(addr, mc->data + mc->end, n,
1025                                         &ctxt->exception, ctxt->vcpu);
1026                 if (rc != X86EMUL_CONTINUE)
1027                         return rc;
1028                 mc->end += n;
1029
1030         read_cached:
1031                 memcpy(dest, mc->data + mc->pos, n);
1032                 mc->pos += n;
1033                 dest += n;
1034                 addr += n;
1035         }
1036         return X86EMUL_CONTINUE;
1037 }
1038
1039 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1040                           struct segmented_address addr,
1041                           void *data,
1042                           unsigned size)
1043 {
1044         int rc;
1045         ulong linear;
1046
1047         rc = linearize(ctxt, addr, size, false, &linear);
1048         if (rc != X86EMUL_CONTINUE)
1049                 return rc;
1050         return read_emulated(ctxt, ctxt->ops, linear, data, size);
1051 }
1052
1053 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1054                            struct segmented_address addr,
1055                            const void *data,
1056                            unsigned size)
1057 {
1058         int rc;
1059         ulong linear;
1060
1061         rc = linearize(ctxt, addr, size, true, &linear);
1062         if (rc != X86EMUL_CONTINUE)
1063                 return rc;
1064         return ctxt->ops->write_emulated(linear, data, size,
1065                                          &ctxt->exception, ctxt->vcpu);
1066 }
1067
1068 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1069                              struct segmented_address addr,
1070                              const void *orig_data, const void *data,
1071                              unsigned size)
1072 {
1073         int rc;
1074         ulong linear;
1075
1076         rc = linearize(ctxt, addr, size, true, &linear);
1077         if (rc != X86EMUL_CONTINUE)
1078                 return rc;
1079         return ctxt->ops->cmpxchg_emulated(linear, orig_data, data,
1080                                            size, &ctxt->exception, ctxt->vcpu);
1081 }
1082
1083 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1084                            struct x86_emulate_ops *ops,
1085                            unsigned int size, unsigned short port,
1086                            void *dest)
1087 {
1088         struct read_cache *rc = &ctxt->decode.io_read;
1089
1090         if (rc->pos == rc->end) { /* refill pio read ahead */
1091                 struct decode_cache *c = &ctxt->decode;
1092                 unsigned int in_page, n;
1093                 unsigned int count = c->rep_prefix ?
1094                         address_mask(c, c->regs[VCPU_REGS_RCX]) : 1;
1095                 in_page = (ctxt->eflags & EFLG_DF) ?
1096                         offset_in_page(c->regs[VCPU_REGS_RDI]) :
1097                         PAGE_SIZE - offset_in_page(c->regs[VCPU_REGS_RDI]);
1098                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1099                         count);
1100                 if (n == 0)
1101                         n = 1;
1102                 rc->pos = rc->end = 0;
1103                 if (!ops->pio_in_emulated(size, port, rc->data, n, ctxt->vcpu))
1104                         return 0;
1105                 rc->end = n * size;
1106         }
1107
1108         memcpy(dest, rc->data + rc->pos, size);
1109         rc->pos += size;
1110         return 1;
1111 }
1112
1113 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1114                                      struct x86_emulate_ops *ops,
1115                                      u16 selector, struct desc_ptr *dt)
1116 {
1117         if (selector & 1 << 2) {
1118                 struct desc_struct desc;
1119                 memset (dt, 0, sizeof *dt);
1120                 if (!ops->get_cached_descriptor(&desc, NULL, VCPU_SREG_LDTR,
1121                                                 ctxt->vcpu))
1122                         return;
1123
1124                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1125                 dt->address = get_desc_base(&desc);
1126         } else
1127                 ops->get_gdt(dt, ctxt->vcpu);
1128 }
1129
1130 /* allowed just for 8 bytes segments */
1131 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1132                                    struct x86_emulate_ops *ops,
1133                                    u16 selector, struct desc_struct *desc)
1134 {
1135         struct desc_ptr dt;
1136         u16 index = selector >> 3;
1137         int ret;
1138         ulong addr;
1139
1140         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1141
1142         if (dt.size < index * 8 + 7)
1143                 return emulate_gp(ctxt, selector & 0xfffc);
1144         addr = dt.address + index * 8;
1145         ret = ops->read_std(addr, desc, sizeof *desc, ctxt->vcpu,
1146                             &ctxt->exception);
1147
1148        return ret;
1149 }
1150
1151 /* allowed just for 8 bytes segments */
1152 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1153                                     struct x86_emulate_ops *ops,
1154                                     u16 selector, struct desc_struct *desc)
1155 {
1156         struct desc_ptr dt;
1157         u16 index = selector >> 3;
1158         ulong addr;
1159         int ret;
1160
1161         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1162
1163         if (dt.size < index * 8 + 7)
1164                 return emulate_gp(ctxt, selector & 0xfffc);
1165
1166         addr = dt.address + index * 8;
1167         ret = ops->write_std(addr, desc, sizeof *desc, ctxt->vcpu,
1168                              &ctxt->exception);
1169
1170         return ret;
1171 }
1172
1173 /* Does not support long mode */
1174 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1175                                    struct x86_emulate_ops *ops,
1176                                    u16 selector, int seg)
1177 {
1178         struct desc_struct seg_desc;
1179         u8 dpl, rpl, cpl;
1180         unsigned err_vec = GP_VECTOR;
1181         u32 err_code = 0;
1182         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1183         int ret;
1184
1185         memset(&seg_desc, 0, sizeof seg_desc);
1186
1187         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1188             || ctxt->mode == X86EMUL_MODE_REAL) {
1189                 /* set real mode segment descriptor */
1190                 set_desc_base(&seg_desc, selector << 4);
1191                 set_desc_limit(&seg_desc, 0xffff);
1192                 seg_desc.type = 3;
1193                 seg_desc.p = 1;
1194                 seg_desc.s = 1;
1195                 goto load;
1196         }
1197
1198         /* NULL selector is not valid for TR, CS and SS */
1199         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
1200             && null_selector)
1201                 goto exception;
1202
1203         /* TR should be in GDT only */
1204         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1205                 goto exception;
1206
1207         if (null_selector) /* for NULL selector skip all following checks */
1208                 goto load;
1209
1210         ret = read_segment_descriptor(ctxt, ops, selector, &seg_desc);
1211         if (ret != X86EMUL_CONTINUE)
1212                 return ret;
1213
1214         err_code = selector & 0xfffc;
1215         err_vec = GP_VECTOR;
1216
1217         /* can't load system descriptor into segment selecor */
1218         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1219                 goto exception;
1220
1221         if (!seg_desc.p) {
1222                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1223                 goto exception;
1224         }
1225
1226         rpl = selector & 3;
1227         dpl = seg_desc.dpl;
1228         cpl = ops->cpl(ctxt->vcpu);
1229
1230         switch (seg) {
1231         case VCPU_SREG_SS:
1232                 /*
1233                  * segment is not a writable data segment or segment
1234                  * selector's RPL != CPL or segment selector's RPL != CPL
1235                  */
1236                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1237                         goto exception;
1238                 break;
1239         case VCPU_SREG_CS:
1240                 if (!(seg_desc.type & 8))
1241                         goto exception;
1242
1243                 if (seg_desc.type & 4) {
1244                         /* conforming */
1245                         if (dpl > cpl)
1246                                 goto exception;
1247                 } else {
1248                         /* nonconforming */
1249                         if (rpl > cpl || dpl != cpl)
1250                                 goto exception;
1251                 }
1252                 /* CS(RPL) <- CPL */
1253                 selector = (selector & 0xfffc) | cpl;
1254                 break;
1255         case VCPU_SREG_TR:
1256                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1257                         goto exception;
1258                 break;
1259         case VCPU_SREG_LDTR:
1260                 if (seg_desc.s || seg_desc.type != 2)
1261                         goto exception;
1262                 break;
1263         default: /*  DS, ES, FS, or GS */
1264                 /*
1265                  * segment is not a data or readable code segment or
1266                  * ((segment is a data or nonconforming code segment)
1267                  * and (both RPL and CPL > DPL))
1268                  */
1269                 if ((seg_desc.type & 0xa) == 0x8 ||
1270                     (((seg_desc.type & 0xc) != 0xc) &&
1271                      (rpl > dpl && cpl > dpl)))
1272                         goto exception;
1273                 break;
1274         }
1275
1276         if (seg_desc.s) {
1277                 /* mark segment as accessed */
1278                 seg_desc.type |= 1;
1279                 ret = write_segment_descriptor(ctxt, ops, selector, &seg_desc);
1280                 if (ret != X86EMUL_CONTINUE)
1281                         return ret;
1282         }
1283 load:
1284         ops->set_segment_selector(selector, seg, ctxt->vcpu);
1285         ops->set_cached_descriptor(&seg_desc, 0, seg, ctxt->vcpu);
1286         return X86EMUL_CONTINUE;
1287 exception:
1288         emulate_exception(ctxt, err_vec, err_code, true);
1289         return X86EMUL_PROPAGATE_FAULT;
1290 }
1291
1292 static void write_register_operand(struct operand *op)
1293 {
1294         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1295         switch (op->bytes) {
1296         case 1:
1297                 *(u8 *)op->addr.reg = (u8)op->val;
1298                 break;
1299         case 2:
1300                 *(u16 *)op->addr.reg = (u16)op->val;
1301                 break;
1302         case 4:
1303                 *op->addr.reg = (u32)op->val;
1304                 break;  /* 64b: zero-extend */
1305         case 8:
1306                 *op->addr.reg = op->val;
1307                 break;
1308         }
1309 }
1310
1311 static inline int writeback(struct x86_emulate_ctxt *ctxt,
1312                             struct x86_emulate_ops *ops)
1313 {
1314         int rc;
1315         struct decode_cache *c = &ctxt->decode;
1316
1317         switch (c->dst.type) {
1318         case OP_REG:
1319                 write_register_operand(&c->dst);
1320                 break;
1321         case OP_MEM:
1322                 if (c->lock_prefix)
1323                         rc = segmented_cmpxchg(ctxt,
1324                                                c->dst.addr.mem,
1325                                                &c->dst.orig_val,
1326                                                &c->dst.val,
1327                                                c->dst.bytes);
1328                 else
1329                         rc = segmented_write(ctxt,
1330                                              c->dst.addr.mem,
1331                                              &c->dst.val,
1332                                              c->dst.bytes);
1333                 if (rc != X86EMUL_CONTINUE)
1334                         return rc;
1335                 break;
1336         case OP_XMM:
1337                 write_sse_reg(ctxt, &c->dst.vec_val, c->dst.addr.xmm);
1338                 break;
1339         case OP_NONE:
1340                 /* no writeback */
1341                 break;
1342         default:
1343                 break;
1344         }
1345         return X86EMUL_CONTINUE;
1346 }
1347
1348 static int em_push(struct x86_emulate_ctxt *ctxt)
1349 {
1350         struct decode_cache *c = &ctxt->decode;
1351         struct segmented_address addr;
1352
1353         register_address_increment(c, &c->regs[VCPU_REGS_RSP], -c->op_bytes);
1354         addr.ea = register_address(c, c->regs[VCPU_REGS_RSP]);
1355         addr.seg = VCPU_SREG_SS;
1356
1357         /* Disable writeback. */
1358         c->dst.type = OP_NONE;
1359         return segmented_write(ctxt, addr, &c->src.val, c->op_bytes);
1360 }
1361
1362 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1363                        struct x86_emulate_ops *ops,
1364                        void *dest, int len)
1365 {
1366         struct decode_cache *c = &ctxt->decode;
1367         int rc;
1368         struct segmented_address addr;
1369
1370         addr.ea = register_address(c, c->regs[VCPU_REGS_RSP]);
1371         addr.seg = VCPU_SREG_SS;
1372         rc = segmented_read(ctxt, addr, dest, len);
1373         if (rc != X86EMUL_CONTINUE)
1374                 return rc;
1375
1376         register_address_increment(c, &c->regs[VCPU_REGS_RSP], len);
1377         return rc;
1378 }
1379
1380 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1381                        struct x86_emulate_ops *ops,
1382                        void *dest, int len)
1383 {
1384         int rc;
1385         unsigned long val, change_mask;
1386         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1387         int cpl = ops->cpl(ctxt->vcpu);
1388
1389         rc = emulate_pop(ctxt, ops, &val, len);
1390         if (rc != X86EMUL_CONTINUE)
1391                 return rc;
1392
1393         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1394                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1395
1396         switch(ctxt->mode) {
1397         case X86EMUL_MODE_PROT64:
1398         case X86EMUL_MODE_PROT32:
1399         case X86EMUL_MODE_PROT16:
1400                 if (cpl == 0)
1401                         change_mask |= EFLG_IOPL;
1402                 if (cpl <= iopl)
1403                         change_mask |= EFLG_IF;
1404                 break;
1405         case X86EMUL_MODE_VM86:
1406                 if (iopl < 3)
1407                         return emulate_gp(ctxt, 0);
1408                 change_mask |= EFLG_IF;
1409                 break;
1410         default: /* real mode */
1411                 change_mask |= (EFLG_IOPL | EFLG_IF);
1412                 break;
1413         }
1414
1415         *(unsigned long *)dest =
1416                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1417
1418         return rc;
1419 }
1420
1421 static int emulate_push_sreg(struct x86_emulate_ctxt *ctxt,
1422                              struct x86_emulate_ops *ops, int seg)
1423 {
1424         struct decode_cache *c = &ctxt->decode;
1425
1426         c->src.val = ops->get_segment_selector(seg, ctxt->vcpu);
1427
1428         return em_push(ctxt);
1429 }
1430
1431 static int emulate_pop_sreg(struct x86_emulate_ctxt *ctxt,
1432                              struct x86_emulate_ops *ops, int seg)
1433 {
1434         struct decode_cache *c = &ctxt->decode;
1435         unsigned long selector;
1436         int rc;
1437
1438         rc = emulate_pop(ctxt, ops, &selector, c->op_bytes);
1439         if (rc != X86EMUL_CONTINUE)
1440                 return rc;
1441
1442         rc = load_segment_descriptor(ctxt, ops, (u16)selector, seg);
1443         return rc;
1444 }
1445
1446 static int emulate_pusha(struct x86_emulate_ctxt *ctxt)
1447 {
1448         struct decode_cache *c = &ctxt->decode;
1449         unsigned long old_esp = c->regs[VCPU_REGS_RSP];
1450         int rc = X86EMUL_CONTINUE;
1451         int reg = VCPU_REGS_RAX;
1452
1453         while (reg <= VCPU_REGS_RDI) {
1454                 (reg == VCPU_REGS_RSP) ?
1455                 (c->src.val = old_esp) : (c->src.val = c->regs[reg]);
1456
1457                 rc = em_push(ctxt);
1458                 if (rc != X86EMUL_CONTINUE)
1459                         return rc;
1460
1461                 ++reg;
1462         }
1463
1464         return rc;
1465 }
1466
1467 static int emulate_popa(struct x86_emulate_ctxt *ctxt,
1468                         struct x86_emulate_ops *ops)
1469 {
1470         struct decode_cache *c = &ctxt->decode;
1471         int rc = X86EMUL_CONTINUE;
1472         int reg = VCPU_REGS_RDI;
1473
1474         while (reg >= VCPU_REGS_RAX) {
1475                 if (reg == VCPU_REGS_RSP) {
1476                         register_address_increment(c, &c->regs[VCPU_REGS_RSP],
1477                                                         c->op_bytes);
1478                         --reg;
1479                 }
1480
1481                 rc = emulate_pop(ctxt, ops, &c->regs[reg], c->op_bytes);
1482                 if (rc != X86EMUL_CONTINUE)
1483                         break;
1484                 --reg;
1485         }
1486         return rc;
1487 }
1488
1489 int emulate_int_real(struct x86_emulate_ctxt *ctxt,
1490                                struct x86_emulate_ops *ops, int irq)
1491 {
1492         struct decode_cache *c = &ctxt->decode;
1493         int rc;
1494         struct desc_ptr dt;
1495         gva_t cs_addr;
1496         gva_t eip_addr;
1497         u16 cs, eip;
1498
1499         /* TODO: Add limit checks */
1500         c->src.val = ctxt->eflags;
1501         rc = em_push(ctxt);
1502         if (rc != X86EMUL_CONTINUE)
1503                 return rc;
1504
1505         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1506
1507         c->src.val = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1508         rc = em_push(ctxt);
1509         if (rc != X86EMUL_CONTINUE)
1510                 return rc;
1511
1512         c->src.val = c->eip;
1513         rc = em_push(ctxt);
1514         if (rc != X86EMUL_CONTINUE)
1515                 return rc;
1516
1517         ops->get_idt(&dt, ctxt->vcpu);
1518
1519         eip_addr = dt.address + (irq << 2);
1520         cs_addr = dt.address + (irq << 2) + 2;
1521
1522         rc = ops->read_std(cs_addr, &cs, 2, ctxt->vcpu, &ctxt->exception);
1523         if (rc != X86EMUL_CONTINUE)
1524                 return rc;
1525
1526         rc = ops->read_std(eip_addr, &eip, 2, ctxt->vcpu, &ctxt->exception);
1527         if (rc != X86EMUL_CONTINUE)
1528                 return rc;
1529
1530         rc = load_segment_descriptor(ctxt, ops, cs, VCPU_SREG_CS);
1531         if (rc != X86EMUL_CONTINUE)
1532                 return rc;
1533
1534         c->eip = eip;
1535
1536         return rc;
1537 }
1538
1539 static int emulate_int(struct x86_emulate_ctxt *ctxt,
1540                        struct x86_emulate_ops *ops, int irq)
1541 {
1542         switch(ctxt->mode) {
1543         case X86EMUL_MODE_REAL:
1544                 return emulate_int_real(ctxt, ops, irq);
1545         case X86EMUL_MODE_VM86:
1546         case X86EMUL_MODE_PROT16:
1547         case X86EMUL_MODE_PROT32:
1548         case X86EMUL_MODE_PROT64:
1549         default:
1550                 /* Protected mode interrupts unimplemented yet */
1551                 return X86EMUL_UNHANDLEABLE;
1552         }
1553 }
1554
1555 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt,
1556                              struct x86_emulate_ops *ops)
1557 {
1558         struct decode_cache *c = &ctxt->decode;
1559         int rc = X86EMUL_CONTINUE;
1560         unsigned long temp_eip = 0;
1561         unsigned long temp_eflags = 0;
1562         unsigned long cs = 0;
1563         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1564                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1565                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1566         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1567
1568         /* TODO: Add stack limit check */
1569
1570         rc = emulate_pop(ctxt, ops, &temp_eip, c->op_bytes);
1571
1572         if (rc != X86EMUL_CONTINUE)
1573                 return rc;
1574
1575         if (temp_eip & ~0xffff)
1576                 return emulate_gp(ctxt, 0);
1577
1578         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1579
1580         if (rc != X86EMUL_CONTINUE)
1581                 return rc;
1582
1583         rc = emulate_pop(ctxt, ops, &temp_eflags, c->op_bytes);
1584
1585         if (rc != X86EMUL_CONTINUE)
1586                 return rc;
1587
1588         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1589
1590         if (rc != X86EMUL_CONTINUE)
1591                 return rc;
1592
1593         c->eip = temp_eip;
1594
1595
1596         if (c->op_bytes == 4)
1597                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1598         else if (c->op_bytes == 2) {
1599                 ctxt->eflags &= ~0xffff;
1600                 ctxt->eflags |= temp_eflags;
1601         }
1602
1603         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1604         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1605
1606         return rc;
1607 }
1608
1609 static inline int emulate_iret(struct x86_emulate_ctxt *ctxt,
1610                                     struct x86_emulate_ops* ops)
1611 {
1612         switch(ctxt->mode) {
1613         case X86EMUL_MODE_REAL:
1614                 return emulate_iret_real(ctxt, ops);
1615         case X86EMUL_MODE_VM86:
1616         case X86EMUL_MODE_PROT16:
1617         case X86EMUL_MODE_PROT32:
1618         case X86EMUL_MODE_PROT64:
1619         default:
1620                 /* iret from protected mode unimplemented yet */
1621                 return X86EMUL_UNHANDLEABLE;
1622         }
1623 }
1624
1625 static inline int emulate_grp1a(struct x86_emulate_ctxt *ctxt,
1626                                 struct x86_emulate_ops *ops)
1627 {
1628         struct decode_cache *c = &ctxt->decode;
1629
1630         return emulate_pop(ctxt, ops, &c->dst.val, c->dst.bytes);
1631 }
1632
1633 static inline void emulate_grp2(struct x86_emulate_ctxt *ctxt)
1634 {
1635         struct decode_cache *c = &ctxt->decode;
1636         switch (c->modrm_reg) {
1637         case 0: /* rol */
1638                 emulate_2op_SrcB("rol", c->src, c->dst, ctxt->eflags);
1639                 break;
1640         case 1: /* ror */
1641                 emulate_2op_SrcB("ror", c->src, c->dst, ctxt->eflags);
1642                 break;
1643         case 2: /* rcl */
1644                 emulate_2op_SrcB("rcl", c->src, c->dst, ctxt->eflags);
1645                 break;
1646         case 3: /* rcr */
1647                 emulate_2op_SrcB("rcr", c->src, c->dst, ctxt->eflags);
1648                 break;
1649         case 4: /* sal/shl */
1650         case 6: /* sal/shl */
1651                 emulate_2op_SrcB("sal", c->src, c->dst, ctxt->eflags);
1652                 break;
1653         case 5: /* shr */
1654                 emulate_2op_SrcB("shr", c->src, c->dst, ctxt->eflags);
1655                 break;
1656         case 7: /* sar */
1657                 emulate_2op_SrcB("sar", c->src, c->dst, ctxt->eflags);
1658                 break;
1659         }
1660 }
1661
1662 static inline int emulate_grp3(struct x86_emulate_ctxt *ctxt,
1663                                struct x86_emulate_ops *ops)
1664 {
1665         struct decode_cache *c = &ctxt->decode;
1666         unsigned long *rax = &c->regs[VCPU_REGS_RAX];
1667         unsigned long *rdx = &c->regs[VCPU_REGS_RDX];
1668         u8 de = 0;
1669
1670         switch (c->modrm_reg) {
1671         case 0 ... 1:   /* test */
1672                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1673                 break;
1674         case 2: /* not */
1675                 c->dst.val = ~c->dst.val;
1676                 break;
1677         case 3: /* neg */
1678                 emulate_1op("neg", c->dst, ctxt->eflags);
1679                 break;
1680         case 4: /* mul */
1681                 emulate_1op_rax_rdx("mul", c->src, *rax, *rdx, ctxt->eflags);
1682                 break;
1683         case 5: /* imul */
1684                 emulate_1op_rax_rdx("imul", c->src, *rax, *rdx, ctxt->eflags);
1685                 break;
1686         case 6: /* div */
1687                 emulate_1op_rax_rdx_ex("div", c->src, *rax, *rdx,
1688                                        ctxt->eflags, de);
1689                 break;
1690         case 7: /* idiv */
1691                 emulate_1op_rax_rdx_ex("idiv", c->src, *rax, *rdx,
1692                                        ctxt->eflags, de);
1693                 break;
1694         default:
1695                 return X86EMUL_UNHANDLEABLE;
1696         }
1697         if (de)
1698                 return emulate_de(ctxt);
1699         return X86EMUL_CONTINUE;
1700 }
1701
1702 static int emulate_grp45(struct x86_emulate_ctxt *ctxt)
1703 {
1704         struct decode_cache *c = &ctxt->decode;
1705         int rc = X86EMUL_CONTINUE;
1706
1707         switch (c->modrm_reg) {
1708         case 0: /* inc */
1709                 emulate_1op("inc", c->dst, ctxt->eflags);
1710                 break;
1711         case 1: /* dec */
1712                 emulate_1op("dec", c->dst, ctxt->eflags);
1713                 break;
1714         case 2: /* call near abs */ {
1715                 long int old_eip;
1716                 old_eip = c->eip;
1717                 c->eip = c->src.val;
1718                 c->src.val = old_eip;
1719                 rc = em_push(ctxt);
1720                 break;
1721         }
1722         case 4: /* jmp abs */
1723                 c->eip = c->src.val;
1724                 break;
1725         case 6: /* push */
1726                 rc = em_push(ctxt);
1727                 break;
1728         }
1729         return rc;
1730 }
1731
1732 static inline int emulate_grp9(struct x86_emulate_ctxt *ctxt,
1733                                struct x86_emulate_ops *ops)
1734 {
1735         struct decode_cache *c = &ctxt->decode;
1736         u64 old = c->dst.orig_val64;
1737
1738         if (((u32) (old >> 0) != (u32) c->regs[VCPU_REGS_RAX]) ||
1739             ((u32) (old >> 32) != (u32) c->regs[VCPU_REGS_RDX])) {
1740                 c->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1741                 c->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1742                 ctxt->eflags &= ~EFLG_ZF;
1743         } else {
1744                 c->dst.val64 = ((u64)c->regs[VCPU_REGS_RCX] << 32) |
1745                         (u32) c->regs[VCPU_REGS_RBX];
1746
1747                 ctxt->eflags |= EFLG_ZF;
1748         }
1749         return X86EMUL_CONTINUE;
1750 }
1751
1752 static int emulate_ret_far(struct x86_emulate_ctxt *ctxt,
1753                            struct x86_emulate_ops *ops)
1754 {
1755         struct decode_cache *c = &ctxt->decode;
1756         int rc;
1757         unsigned long cs;
1758
1759         rc = emulate_pop(ctxt, ops, &c->eip, c->op_bytes);
1760         if (rc != X86EMUL_CONTINUE)
1761                 return rc;
1762         if (c->op_bytes == 4)
1763                 c->eip = (u32)c->eip;
1764         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1765         if (rc != X86EMUL_CONTINUE)
1766                 return rc;
1767         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1768         return rc;
1769 }
1770
1771 static int emulate_load_segment(struct x86_emulate_ctxt *ctxt,
1772                            struct x86_emulate_ops *ops, int seg)
1773 {
1774         struct decode_cache *c = &ctxt->decode;
1775         unsigned short sel;
1776         int rc;
1777
1778         memcpy(&sel, c->src.valptr + c->op_bytes, 2);
1779
1780         rc = load_segment_descriptor(ctxt, ops, sel, seg);
1781         if (rc != X86EMUL_CONTINUE)
1782                 return rc;
1783
1784         c->dst.val = c->src.val;
1785         return rc;
1786 }
1787
1788 static inline void
1789 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1790                         struct x86_emulate_ops *ops, struct desc_struct *cs,
1791                         struct desc_struct *ss)
1792 {
1793         memset(cs, 0, sizeof(struct desc_struct));
1794         ops->get_cached_descriptor(cs, NULL, VCPU_SREG_CS, ctxt->vcpu);
1795         memset(ss, 0, sizeof(struct desc_struct));
1796
1797         cs->l = 0;              /* will be adjusted later */
1798         set_desc_base(cs, 0);   /* flat segment */
1799         cs->g = 1;              /* 4kb granularity */
1800         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1801         cs->type = 0x0b;        /* Read, Execute, Accessed */
1802         cs->s = 1;
1803         cs->dpl = 0;            /* will be adjusted later */
1804         cs->p = 1;
1805         cs->d = 1;
1806
1807         set_desc_base(ss, 0);   /* flat segment */
1808         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1809         ss->g = 1;              /* 4kb granularity */
1810         ss->s = 1;
1811         ss->type = 0x03;        /* Read/Write, Accessed */
1812         ss->d = 1;              /* 32bit stack segment */
1813         ss->dpl = 0;
1814         ss->p = 1;
1815 }
1816
1817 static int
1818 emulate_syscall(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1819 {
1820         struct decode_cache *c = &ctxt->decode;
1821         struct desc_struct cs, ss;
1822         u64 msr_data;
1823         u16 cs_sel, ss_sel;
1824
1825         /* syscall is not available in real mode */
1826         if (ctxt->mode == X86EMUL_MODE_REAL ||
1827             ctxt->mode == X86EMUL_MODE_VM86)
1828                 return emulate_ud(ctxt);
1829
1830         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1831
1832         ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1833         msr_data >>= 32;
1834         cs_sel = (u16)(msr_data & 0xfffc);
1835         ss_sel = (u16)(msr_data + 8);
1836
1837         if (is_long_mode(ctxt->vcpu)) {
1838                 cs.d = 0;
1839                 cs.l = 1;
1840         }
1841         ops->set_cached_descriptor(&cs, 0, VCPU_SREG_CS, ctxt->vcpu);
1842         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1843         ops->set_cached_descriptor(&ss, 0, VCPU_SREG_SS, ctxt->vcpu);
1844         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1845
1846         c->regs[VCPU_REGS_RCX] = c->eip;
1847         if (is_long_mode(ctxt->vcpu)) {
1848 #ifdef CONFIG_X86_64
1849                 c->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
1850
1851                 ops->get_msr(ctxt->vcpu,
1852                              ctxt->mode == X86EMUL_MODE_PROT64 ?
1853                              MSR_LSTAR : MSR_CSTAR, &msr_data);
1854                 c->eip = msr_data;
1855
1856                 ops->get_msr(ctxt->vcpu, MSR_SYSCALL_MASK, &msr_data);
1857                 ctxt->eflags &= ~(msr_data | EFLG_RF);
1858 #endif
1859         } else {
1860                 /* legacy mode */
1861                 ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1862                 c->eip = (u32)msr_data;
1863
1864                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1865         }
1866
1867         return X86EMUL_CONTINUE;
1868 }
1869
1870 static int
1871 emulate_sysenter(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1872 {
1873         struct decode_cache *c = &ctxt->decode;
1874         struct desc_struct cs, ss;
1875         u64 msr_data;
1876         u16 cs_sel, ss_sel;
1877
1878         /* inject #GP if in real mode */
1879         if (ctxt->mode == X86EMUL_MODE_REAL)
1880                 return emulate_gp(ctxt, 0);
1881
1882         /* XXX sysenter/sysexit have not been tested in 64bit mode.
1883         * Therefore, we inject an #UD.
1884         */
1885         if (ctxt->mode == X86EMUL_MODE_PROT64)
1886                 return emulate_ud(ctxt);
1887
1888         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1889
1890         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1891         switch (ctxt->mode) {
1892         case X86EMUL_MODE_PROT32:
1893                 if ((msr_data & 0xfffc) == 0x0)
1894                         return emulate_gp(ctxt, 0);
1895                 break;
1896         case X86EMUL_MODE_PROT64:
1897                 if (msr_data == 0x0)
1898                         return emulate_gp(ctxt, 0);
1899                 break;
1900         }
1901
1902         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1903         cs_sel = (u16)msr_data;
1904         cs_sel &= ~SELECTOR_RPL_MASK;
1905         ss_sel = cs_sel + 8;
1906         ss_sel &= ~SELECTOR_RPL_MASK;
1907         if (ctxt->mode == X86EMUL_MODE_PROT64
1908                 || is_long_mode(ctxt->vcpu)) {
1909                 cs.d = 0;
1910                 cs.l = 1;
1911         }
1912
1913         ops->set_cached_descriptor(&cs, 0, VCPU_SREG_CS, ctxt->vcpu);
1914         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1915         ops->set_cached_descriptor(&ss, 0, VCPU_SREG_SS, ctxt->vcpu);
1916         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1917
1918         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_EIP, &msr_data);
1919         c->eip = msr_data;
1920
1921         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_ESP, &msr_data);
1922         c->regs[VCPU_REGS_RSP] = msr_data;
1923
1924         return X86EMUL_CONTINUE;
1925 }
1926
1927 static int
1928 emulate_sysexit(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1929 {
1930         struct decode_cache *c = &ctxt->decode;
1931         struct desc_struct cs, ss;
1932         u64 msr_data;
1933         int usermode;
1934         u16 cs_sel, ss_sel;
1935
1936         /* inject #GP if in real mode or Virtual 8086 mode */
1937         if (ctxt->mode == X86EMUL_MODE_REAL ||
1938             ctxt->mode == X86EMUL_MODE_VM86)
1939                 return emulate_gp(ctxt, 0);
1940
1941         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1942
1943         if ((c->rex_prefix & 0x8) != 0x0)
1944                 usermode = X86EMUL_MODE_PROT64;
1945         else
1946                 usermode = X86EMUL_MODE_PROT32;
1947
1948         cs.dpl = 3;
1949         ss.dpl = 3;
1950         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1951         switch (usermode) {
1952         case X86EMUL_MODE_PROT32:
1953                 cs_sel = (u16)(msr_data + 16);
1954                 if ((msr_data & 0xfffc) == 0x0)
1955                         return emulate_gp(ctxt, 0);
1956                 ss_sel = (u16)(msr_data + 24);
1957                 break;
1958         case X86EMUL_MODE_PROT64:
1959                 cs_sel = (u16)(msr_data + 32);
1960                 if (msr_data == 0x0)
1961                         return emulate_gp(ctxt, 0);
1962                 ss_sel = cs_sel + 8;
1963                 cs.d = 0;
1964                 cs.l = 1;
1965                 break;
1966         }
1967         cs_sel |= SELECTOR_RPL_MASK;
1968         ss_sel |= SELECTOR_RPL_MASK;
1969
1970         ops->set_cached_descriptor(&cs, 0, VCPU_SREG_CS, ctxt->vcpu);
1971         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1972         ops->set_cached_descriptor(&ss, 0, VCPU_SREG_SS, ctxt->vcpu);
1973         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1974
1975         c->eip = c->regs[VCPU_REGS_RDX];
1976         c->regs[VCPU_REGS_RSP] = c->regs[VCPU_REGS_RCX];
1977
1978         return X86EMUL_CONTINUE;
1979 }
1980
1981 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt,
1982                               struct x86_emulate_ops *ops)
1983 {
1984         int iopl;
1985         if (ctxt->mode == X86EMUL_MODE_REAL)
1986                 return false;
1987         if (ctxt->mode == X86EMUL_MODE_VM86)
1988                 return true;
1989         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1990         return ops->cpl(ctxt->vcpu) > iopl;
1991 }
1992
1993 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
1994                                             struct x86_emulate_ops *ops,
1995                                             u16 port, u16 len)
1996 {
1997         struct desc_struct tr_seg;
1998         u32 base3;
1999         int r;
2000         u16 io_bitmap_ptr, perm, bit_idx = port & 0x7;
2001         unsigned mask = (1 << len) - 1;
2002         unsigned long base;
2003
2004         ops->get_cached_descriptor(&tr_seg, &base3, VCPU_SREG_TR, ctxt->vcpu);
2005         if (!tr_seg.p)
2006                 return false;
2007         if (desc_limit_scaled(&tr_seg) < 103)
2008                 return false;
2009         base = get_desc_base(&tr_seg);
2010 #ifdef CONFIG_X86_64
2011         base |= ((u64)base3) << 32;
2012 #endif
2013         r = ops->read_std(base + 102, &io_bitmap_ptr, 2, ctxt->vcpu, NULL);
2014         if (r != X86EMUL_CONTINUE)
2015                 return false;
2016         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2017                 return false;
2018         r = ops->read_std(base + io_bitmap_ptr + port/8, &perm, 2, ctxt->vcpu,
2019                           NULL);
2020         if (r != X86EMUL_CONTINUE)
2021                 return false;
2022         if ((perm >> bit_idx) & mask)
2023                 return false;
2024         return true;
2025 }
2026
2027 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2028                                  struct x86_emulate_ops *ops,
2029                                  u16 port, u16 len)
2030 {
2031         if (ctxt->perm_ok)
2032                 return true;
2033
2034         if (emulator_bad_iopl(ctxt, ops))
2035                 if (!emulator_io_port_access_allowed(ctxt, ops, port, len))
2036                         return false;
2037
2038         ctxt->perm_ok = true;
2039
2040         return true;
2041 }
2042
2043 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2044                                 struct x86_emulate_ops *ops,
2045                                 struct tss_segment_16 *tss)
2046 {
2047         struct decode_cache *c = &ctxt->decode;
2048
2049         tss->ip = c->eip;
2050         tss->flag = ctxt->eflags;
2051         tss->ax = c->regs[VCPU_REGS_RAX];
2052         tss->cx = c->regs[VCPU_REGS_RCX];
2053         tss->dx = c->regs[VCPU_REGS_RDX];
2054         tss->bx = c->regs[VCPU_REGS_RBX];
2055         tss->sp = c->regs[VCPU_REGS_RSP];
2056         tss->bp = c->regs[VCPU_REGS_RBP];
2057         tss->si = c->regs[VCPU_REGS_RSI];
2058         tss->di = c->regs[VCPU_REGS_RDI];
2059
2060         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
2061         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2062         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
2063         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
2064         tss->ldt = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2065 }
2066
2067 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2068                                  struct x86_emulate_ops *ops,
2069                                  struct tss_segment_16 *tss)
2070 {
2071         struct decode_cache *c = &ctxt->decode;
2072         int ret;
2073
2074         c->eip = tss->ip;
2075         ctxt->eflags = tss->flag | 2;
2076         c->regs[VCPU_REGS_RAX] = tss->ax;
2077         c->regs[VCPU_REGS_RCX] = tss->cx;
2078         c->regs[VCPU_REGS_RDX] = tss->dx;
2079         c->regs[VCPU_REGS_RBX] = tss->bx;
2080         c->regs[VCPU_REGS_RSP] = tss->sp;
2081         c->regs[VCPU_REGS_RBP] = tss->bp;
2082         c->regs[VCPU_REGS_RSI] = tss->si;
2083         c->regs[VCPU_REGS_RDI] = tss->di;
2084
2085         /*
2086          * SDM says that segment selectors are loaded before segment
2087          * descriptors
2088          */
2089         ops->set_segment_selector(tss->ldt, VCPU_SREG_LDTR, ctxt->vcpu);
2090         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2091         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2092         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2093         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2094
2095         /*
2096          * Now load segment descriptors. If fault happenes at this stage
2097          * it is handled in a context of new task
2098          */
2099         ret = load_segment_descriptor(ctxt, ops, tss->ldt, VCPU_SREG_LDTR);
2100         if (ret != X86EMUL_CONTINUE)
2101                 return ret;
2102         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2103         if (ret != X86EMUL_CONTINUE)
2104                 return ret;
2105         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2106         if (ret != X86EMUL_CONTINUE)
2107                 return ret;
2108         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2109         if (ret != X86EMUL_CONTINUE)
2110                 return ret;
2111         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2112         if (ret != X86EMUL_CONTINUE)
2113                 return ret;
2114
2115         return X86EMUL_CONTINUE;
2116 }
2117
2118 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2119                           struct x86_emulate_ops *ops,
2120                           u16 tss_selector, u16 old_tss_sel,
2121                           ulong old_tss_base, struct desc_struct *new_desc)
2122 {
2123         struct tss_segment_16 tss_seg;
2124         int ret;
2125         u32 new_tss_base = get_desc_base(new_desc);
2126
2127         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2128                             &ctxt->exception);
2129         if (ret != X86EMUL_CONTINUE)
2130                 /* FIXME: need to provide precise fault address */
2131                 return ret;
2132
2133         save_state_to_tss16(ctxt, ops, &tss_seg);
2134
2135         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2136                              &ctxt->exception);
2137         if (ret != X86EMUL_CONTINUE)
2138                 /* FIXME: need to provide precise fault address */
2139                 return ret;
2140
2141         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2142                             &ctxt->exception);
2143         if (ret != X86EMUL_CONTINUE)
2144                 /* FIXME: need to provide precise fault address */
2145                 return ret;
2146
2147         if (old_tss_sel != 0xffff) {
2148                 tss_seg.prev_task_link = old_tss_sel;
2149
2150                 ret = ops->write_std(new_tss_base,
2151                                      &tss_seg.prev_task_link,
2152                                      sizeof tss_seg.prev_task_link,
2153                                      ctxt->vcpu, &ctxt->exception);
2154                 if (ret != X86EMUL_CONTINUE)
2155                         /* FIXME: need to provide precise fault address */
2156                         return ret;
2157         }
2158
2159         return load_state_from_tss16(ctxt, ops, &tss_seg);
2160 }
2161
2162 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2163                                 struct x86_emulate_ops *ops,
2164                                 struct tss_segment_32 *tss)
2165 {
2166         struct decode_cache *c = &ctxt->decode;
2167
2168         tss->cr3 = ops->get_cr(3, ctxt->vcpu);
2169         tss->eip = c->eip;
2170         tss->eflags = ctxt->eflags;
2171         tss->eax = c->regs[VCPU_REGS_RAX];
2172         tss->ecx = c->regs[VCPU_REGS_RCX];
2173         tss->edx = c->regs[VCPU_REGS_RDX];
2174         tss->ebx = c->regs[VCPU_REGS_RBX];
2175         tss->esp = c->regs[VCPU_REGS_RSP];
2176         tss->ebp = c->regs[VCPU_REGS_RBP];
2177         tss->esi = c->regs[VCPU_REGS_RSI];
2178         tss->edi = c->regs[VCPU_REGS_RDI];
2179
2180         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
2181         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2182         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
2183         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
2184         tss->fs = ops->get_segment_selector(VCPU_SREG_FS, ctxt->vcpu);
2185         tss->gs = ops->get_segment_selector(VCPU_SREG_GS, ctxt->vcpu);
2186         tss->ldt_selector = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2187 }
2188
2189 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2190                                  struct x86_emulate_ops *ops,
2191                                  struct tss_segment_32 *tss)
2192 {
2193         struct decode_cache *c = &ctxt->decode;
2194         int ret;
2195
2196         if (ops->set_cr(3, tss->cr3, ctxt->vcpu))
2197                 return emulate_gp(ctxt, 0);
2198         c->eip = tss->eip;
2199         ctxt->eflags = tss->eflags | 2;
2200         c->regs[VCPU_REGS_RAX] = tss->eax;
2201         c->regs[VCPU_REGS_RCX] = tss->ecx;
2202         c->regs[VCPU_REGS_RDX] = tss->edx;
2203         c->regs[VCPU_REGS_RBX] = tss->ebx;
2204         c->regs[VCPU_REGS_RSP] = tss->esp;
2205         c->regs[VCPU_REGS_RBP] = tss->ebp;
2206         c->regs[VCPU_REGS_RSI] = tss->esi;
2207         c->regs[VCPU_REGS_RDI] = tss->edi;
2208
2209         /*
2210          * SDM says that segment selectors are loaded before segment
2211          * descriptors
2212          */
2213         ops->set_segment_selector(tss->ldt_selector, VCPU_SREG_LDTR, ctxt->vcpu);
2214         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2215         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2216         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2217         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2218         ops->set_segment_selector(tss->fs, VCPU_SREG_FS, ctxt->vcpu);
2219         ops->set_segment_selector(tss->gs, VCPU_SREG_GS, ctxt->vcpu);
2220
2221         /*
2222          * Now load segment descriptors. If fault happenes at this stage
2223          * it is handled in a context of new task
2224          */
2225         ret = load_segment_descriptor(ctxt, ops, tss->ldt_selector, VCPU_SREG_LDTR);
2226         if (ret != X86EMUL_CONTINUE)
2227                 return ret;
2228         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2229         if (ret != X86EMUL_CONTINUE)
2230                 return ret;
2231         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2232         if (ret != X86EMUL_CONTINUE)
2233                 return ret;
2234         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2235         if (ret != X86EMUL_CONTINUE)
2236                 return ret;
2237         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2238         if (ret != X86EMUL_CONTINUE)
2239                 return ret;
2240         ret = load_segment_descriptor(ctxt, ops, tss->fs, VCPU_SREG_FS);
2241         if (ret != X86EMUL_CONTINUE)
2242                 return ret;
2243         ret = load_segment_descriptor(ctxt, ops, tss->gs, VCPU_SREG_GS);
2244         if (ret != X86EMUL_CONTINUE)
2245                 return ret;
2246
2247         return X86EMUL_CONTINUE;
2248 }
2249
2250 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2251                           struct x86_emulate_ops *ops,
2252                           u16 tss_selector, u16 old_tss_sel,
2253                           ulong old_tss_base, struct desc_struct *new_desc)
2254 {
2255         struct tss_segment_32 tss_seg;
2256         int ret;
2257         u32 new_tss_base = get_desc_base(new_desc);
2258
2259         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2260                             &ctxt->exception);
2261         if (ret != X86EMUL_CONTINUE)
2262                 /* FIXME: need to provide precise fault address */
2263                 return ret;
2264
2265         save_state_to_tss32(ctxt, ops, &tss_seg);
2266
2267         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2268                              &ctxt->exception);
2269         if (ret != X86EMUL_CONTINUE)
2270                 /* FIXME: need to provide precise fault address */
2271                 return ret;
2272
2273         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2274                             &ctxt->exception);
2275         if (ret != X86EMUL_CONTINUE)
2276                 /* FIXME: need to provide precise fault address */
2277                 return ret;
2278
2279         if (old_tss_sel != 0xffff) {
2280                 tss_seg.prev_task_link = old_tss_sel;
2281
2282                 ret = ops->write_std(new_tss_base,
2283                                      &tss_seg.prev_task_link,
2284                                      sizeof tss_seg.prev_task_link,
2285                                      ctxt->vcpu, &ctxt->exception);
2286                 if (ret != X86EMUL_CONTINUE)
2287                         /* FIXME: need to provide precise fault address */
2288                         return ret;
2289         }
2290
2291         return load_state_from_tss32(ctxt, ops, &tss_seg);
2292 }
2293
2294 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2295                                    struct x86_emulate_ops *ops,
2296                                    u16 tss_selector, int reason,
2297                                    bool has_error_code, u32 error_code)
2298 {
2299         struct desc_struct curr_tss_desc, next_tss_desc;
2300         int ret;
2301         u16 old_tss_sel = ops->get_segment_selector(VCPU_SREG_TR, ctxt->vcpu);
2302         ulong old_tss_base =
2303                 ops->get_cached_segment_base(VCPU_SREG_TR, ctxt->vcpu);
2304         u32 desc_limit;
2305
2306         /* FIXME: old_tss_base == ~0 ? */
2307
2308         ret = read_segment_descriptor(ctxt, ops, tss_selector, &next_tss_desc);
2309         if (ret != X86EMUL_CONTINUE)
2310                 return ret;
2311         ret = read_segment_descriptor(ctxt, ops, old_tss_sel, &curr_tss_desc);
2312         if (ret != X86EMUL_CONTINUE)
2313                 return ret;
2314
2315         /* FIXME: check that next_tss_desc is tss */
2316
2317         if (reason != TASK_SWITCH_IRET) {
2318                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2319                     ops->cpl(ctxt->vcpu) > next_tss_desc.dpl)
2320                         return emulate_gp(ctxt, 0);
2321         }
2322
2323         desc_limit = desc_limit_scaled(&next_tss_desc);
2324         if (!next_tss_desc.p ||
2325             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2326              desc_limit < 0x2b)) {
2327                 emulate_ts(ctxt, tss_selector & 0xfffc);
2328                 return X86EMUL_PROPAGATE_FAULT;
2329         }
2330
2331         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2332                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2333                 write_segment_descriptor(ctxt, ops, old_tss_sel,
2334                                          &curr_tss_desc);
2335         }
2336
2337         if (reason == TASK_SWITCH_IRET)
2338                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2339
2340         /* set back link to prev task only if NT bit is set in eflags
2341            note that old_tss_sel is not used afetr this point */
2342         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2343                 old_tss_sel = 0xffff;
2344
2345         if (next_tss_desc.type & 8)
2346                 ret = task_switch_32(ctxt, ops, tss_selector, old_tss_sel,
2347                                      old_tss_base, &next_tss_desc);
2348         else
2349                 ret = task_switch_16(ctxt, ops, tss_selector, old_tss_sel,
2350                                      old_tss_base, &next_tss_desc);
2351         if (ret != X86EMUL_CONTINUE)
2352                 return ret;
2353
2354         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2355                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2356
2357         if (reason != TASK_SWITCH_IRET) {
2358                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2359                 write_segment_descriptor(ctxt, ops, tss_selector,
2360                                          &next_tss_desc);
2361         }
2362
2363         ops->set_cr(0,  ops->get_cr(0, ctxt->vcpu) | X86_CR0_TS, ctxt->vcpu);
2364         ops->set_cached_descriptor(&next_tss_desc, 0, VCPU_SREG_TR, ctxt->vcpu);
2365         ops->set_segment_selector(tss_selector, VCPU_SREG_TR, ctxt->vcpu);
2366
2367         if (has_error_code) {
2368                 struct decode_cache *c = &ctxt->decode;
2369
2370                 c->op_bytes = c->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2371                 c->lock_prefix = 0;
2372                 c->src.val = (unsigned long) error_code;
2373                 ret = em_push(ctxt);
2374         }
2375
2376         return ret;
2377 }
2378
2379 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2380                          u16 tss_selector, int reason,
2381                          bool has_error_code, u32 error_code)
2382 {
2383         struct x86_emulate_ops *ops = ctxt->ops;
2384         struct decode_cache *c = &ctxt->decode;
2385         int rc;
2386
2387         c->eip = ctxt->eip;
2388         c->dst.type = OP_NONE;
2389
2390         rc = emulator_do_task_switch(ctxt, ops, tss_selector, reason,
2391                                      has_error_code, error_code);
2392
2393         if (rc == X86EMUL_CONTINUE)
2394                 ctxt->eip = c->eip;
2395
2396         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2397 }
2398
2399 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned seg,
2400                             int reg, struct operand *op)
2401 {
2402         struct decode_cache *c = &ctxt->decode;
2403         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2404
2405         register_address_increment(c, &c->regs[reg], df * op->bytes);
2406         op->addr.mem.ea = register_address(c, c->regs[reg]);
2407         op->addr.mem.seg = seg;
2408 }
2409
2410 static int em_das(struct x86_emulate_ctxt *ctxt)
2411 {
2412         struct decode_cache *c = &ctxt->decode;
2413         u8 al, old_al;
2414         bool af, cf, old_cf;
2415
2416         cf = ctxt->eflags & X86_EFLAGS_CF;
2417         al = c->dst.val;
2418
2419         old_al = al;
2420         old_cf = cf;
2421         cf = false;
2422         af = ctxt->eflags & X86_EFLAGS_AF;
2423         if ((al & 0x0f) > 9 || af) {
2424                 al -= 6;
2425                 cf = old_cf | (al >= 250);
2426                 af = true;
2427         } else {
2428                 af = false;
2429         }
2430         if (old_al > 0x99 || old_cf) {
2431                 al -= 0x60;
2432                 cf = true;
2433         }
2434
2435         c->dst.val = al;
2436         /* Set PF, ZF, SF */
2437         c->src.type = OP_IMM;
2438         c->src.val = 0;
2439         c->src.bytes = 1;
2440         emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
2441         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2442         if (cf)
2443                 ctxt->eflags |= X86_EFLAGS_CF;
2444         if (af)
2445                 ctxt->eflags |= X86_EFLAGS_AF;
2446         return X86EMUL_CONTINUE;
2447 }
2448
2449 static int em_call_far(struct x86_emulate_ctxt *ctxt)
2450 {
2451         struct decode_cache *c = &ctxt->decode;
2452         u16 sel, old_cs;
2453         ulong old_eip;
2454         int rc;
2455
2456         old_cs = ctxt->ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2457         old_eip = c->eip;
2458
2459         memcpy(&sel, c->src.valptr + c->op_bytes, 2);
2460         if (load_segment_descriptor(ctxt, ctxt->ops, sel, VCPU_SREG_CS))
2461                 return X86EMUL_CONTINUE;
2462
2463         c->eip = 0;
2464         memcpy(&c->eip, c->src.valptr, c->op_bytes);
2465
2466         c->src.val = old_cs;
2467         rc = em_push(ctxt);
2468         if (rc != X86EMUL_CONTINUE)
2469                 return rc;
2470
2471         c->src.val = old_eip;
2472         return em_push(ctxt);
2473 }
2474
2475 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
2476 {
2477         struct decode_cache *c = &ctxt->decode;
2478         int rc;
2479
2480         c->dst.type = OP_REG;
2481         c->dst.addr.reg = &c->eip;
2482         c->dst.bytes = c->op_bytes;
2483         rc = emulate_pop(ctxt, ctxt->ops, &c->dst.val, c->op_bytes);
2484         if (rc != X86EMUL_CONTINUE)
2485                 return rc;
2486         register_address_increment(c, &c->regs[VCPU_REGS_RSP], c->src.val);
2487         return X86EMUL_CONTINUE;
2488 }
2489
2490 static int em_imul(struct x86_emulate_ctxt *ctxt)
2491 {
2492         struct decode_cache *c = &ctxt->decode;
2493
2494         emulate_2op_SrcV_nobyte("imul", c->src, c->dst, ctxt->eflags);
2495         return X86EMUL_CONTINUE;
2496 }
2497
2498 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
2499 {
2500         struct decode_cache *c = &ctxt->decode;
2501
2502         c->dst.val = c->src2.val;
2503         return em_imul(ctxt);
2504 }
2505
2506 static int em_cwd(struct x86_emulate_ctxt *ctxt)
2507 {
2508         struct decode_cache *c = &ctxt->decode;
2509
2510         c->dst.type = OP_REG;
2511         c->dst.bytes = c->src.bytes;
2512         c->dst.addr.reg = &c->regs[VCPU_REGS_RDX];
2513         c->dst.val = ~((c->src.val >> (c->src.bytes * 8 - 1)) - 1);
2514
2515         return X86EMUL_CONTINUE;
2516 }
2517
2518 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
2519 {
2520         struct decode_cache *c = &ctxt->decode;
2521         u64 tsc = 0;
2522
2523         ctxt->ops->get_msr(ctxt->vcpu, MSR_IA32_TSC, &tsc);
2524         c->regs[VCPU_REGS_RAX] = (u32)tsc;
2525         c->regs[VCPU_REGS_RDX] = tsc >> 32;
2526         return X86EMUL_CONTINUE;
2527 }
2528
2529 static int em_mov(struct x86_emulate_ctxt *ctxt)
2530 {
2531         struct decode_cache *c = &ctxt->decode;
2532         c->dst.val = c->src.val;
2533         return X86EMUL_CONTINUE;
2534 }
2535
2536 static int em_movdqu(struct x86_emulate_ctxt *ctxt)
2537 {
2538         struct decode_cache *c = &ctxt->decode;
2539         memcpy(&c->dst.vec_val, &c->src.vec_val, c->op_bytes);
2540         return X86EMUL_CONTINUE;
2541 }
2542
2543 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
2544 {
2545         struct decode_cache *c = &ctxt->decode;
2546         int rc;
2547         ulong linear;
2548
2549         rc = linearize(ctxt, c->src.addr.mem, 1, false, &linear);
2550         if (rc == X86EMUL_CONTINUE)
2551                 emulate_invlpg(ctxt->vcpu, linear);
2552         /* Disable writeback. */
2553         c->dst.type = OP_NONE;
2554         return X86EMUL_CONTINUE;
2555 }
2556
2557 static bool valid_cr(int nr)
2558 {
2559         switch (nr) {
2560         case 0:
2561         case 2 ... 4:
2562         case 8:
2563                 return true;
2564         default:
2565                 return false;
2566         }
2567 }
2568
2569 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
2570 {
2571         struct decode_cache *c = &ctxt->decode;
2572
2573         if (!valid_cr(c->modrm_reg))
2574                 return emulate_ud(ctxt);
2575
2576         return X86EMUL_CONTINUE;
2577 }
2578
2579 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
2580 {
2581         struct decode_cache *c = &ctxt->decode;
2582         u64 new_val = c->src.val64;
2583         int cr = c->modrm_reg;
2584
2585         static u64 cr_reserved_bits[] = {
2586                 0xffffffff00000000ULL,
2587                 0, 0, 0, /* CR3 checked later */
2588                 CR4_RESERVED_BITS,
2589                 0, 0, 0,
2590                 CR8_RESERVED_BITS,
2591         };
2592
2593         if (!valid_cr(cr))
2594                 return emulate_ud(ctxt);
2595
2596         if (new_val & cr_reserved_bits[cr])
2597                 return emulate_gp(ctxt, 0);
2598
2599         switch (cr) {
2600         case 0: {
2601                 u64 cr4, efer;
2602                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
2603                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
2604                         return emulate_gp(ctxt, 0);
2605
2606                 cr4 = ctxt->ops->get_cr(4, ctxt->vcpu);
2607                 ctxt->ops->get_msr(ctxt->vcpu, MSR_EFER, &efer);
2608
2609                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
2610                     !(cr4 & X86_CR4_PAE))
2611                         return emulate_gp(ctxt, 0);
2612
2613                 break;
2614                 }
2615         case 3: {
2616                 u64 rsvd = 0;
2617
2618                 if (is_long_mode(ctxt->vcpu))
2619                         rsvd = CR3_L_MODE_RESERVED_BITS;
2620                 else if (is_pae(ctxt->vcpu))
2621                         rsvd = CR3_PAE_RESERVED_BITS;
2622                 else if (is_paging(ctxt->vcpu))
2623                         rsvd = CR3_NONPAE_RESERVED_BITS;
2624
2625                 if (new_val & rsvd)
2626                         return emulate_gp(ctxt, 0);
2627
2628                 break;
2629                 }
2630         case 4: {
2631                 u64 cr4, efer;
2632
2633                 cr4 = ctxt->ops->get_cr(4, ctxt->vcpu);
2634                 ctxt->ops->get_msr(ctxt->vcpu, MSR_EFER, &efer);
2635
2636                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
2637                         return emulate_gp(ctxt, 0);
2638
2639                 break;
2640                 }
2641         }
2642
2643         return X86EMUL_CONTINUE;
2644 }
2645
2646 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
2647 {
2648         unsigned long dr7;
2649
2650         ctxt->ops->get_dr(7, &dr7, ctxt->vcpu);
2651
2652         /* Check if DR7.Global_Enable is set */
2653         return dr7 & (1 << 13);
2654 }
2655
2656 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
2657 {
2658         struct decode_cache *c = &ctxt->decode;
2659         int dr = c->modrm_reg;
2660         u64 cr4;
2661
2662         if (dr > 7)
2663                 return emulate_ud(ctxt);
2664
2665         cr4 = ctxt->ops->get_cr(4, ctxt->vcpu);
2666         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
2667                 return emulate_ud(ctxt);
2668
2669         if (check_dr7_gd(ctxt))
2670                 return emulate_db(ctxt);
2671
2672         return X86EMUL_CONTINUE;
2673 }
2674
2675 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
2676 {
2677         struct decode_cache *c = &ctxt->decode;
2678         u64 new_val = c->src.val64;
2679         int dr = c->modrm_reg;
2680
2681         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
2682                 return emulate_gp(ctxt, 0);
2683
2684         return check_dr_read(ctxt);
2685 }
2686
2687 static int check_svme(struct x86_emulate_ctxt *ctxt)
2688 {
2689         u64 efer;
2690
2691         ctxt->ops->get_msr(ctxt->vcpu, MSR_EFER, &efer);
2692
2693         if (!(efer & EFER_SVME))
2694                 return emulate_ud(ctxt);
2695
2696         return X86EMUL_CONTINUE;
2697 }
2698
2699 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
2700 {
2701         u64 rax = kvm_register_read(ctxt->vcpu, VCPU_REGS_RAX);
2702
2703         /* Valid physical address? */
2704         if (rax & 0xffff000000000000)
2705                 return emulate_gp(ctxt, 0);
2706
2707         return check_svme(ctxt);
2708 }
2709
2710 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
2711 {
2712         u64 cr4 = ctxt->ops->get_cr(4, ctxt->vcpu);
2713
2714         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt->vcpu))
2715                 return emulate_ud(ctxt);
2716
2717         return X86EMUL_CONTINUE;
2718 }
2719
2720 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
2721 {
2722         u64 cr4 = ctxt->ops->get_cr(4, ctxt->vcpu);
2723         u64 rcx = kvm_register_read(ctxt->vcpu, VCPU_REGS_RCX);
2724
2725         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt->vcpu)) ||
2726             (rcx > 3))
2727                 return emulate_gp(ctxt, 0);
2728
2729         return X86EMUL_CONTINUE;
2730 }
2731
2732 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
2733 {
2734         struct decode_cache *c = &ctxt->decode;
2735
2736         c->dst.bytes = min(c->dst.bytes, 4u);
2737         if (!emulator_io_permited(ctxt, ctxt->ops, c->src.val, c->dst.bytes))
2738                 return emulate_gp(ctxt, 0);
2739
2740         return X86EMUL_CONTINUE;
2741 }
2742
2743 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
2744 {
2745         struct decode_cache *c = &ctxt->decode;
2746
2747         c->src.bytes = min(c->src.bytes, 4u);
2748         if (!emulator_io_permited(ctxt, ctxt->ops, c->dst.val, c->src.bytes))
2749                 return emulate_gp(ctxt, 0);
2750
2751         return X86EMUL_CONTINUE;
2752 }
2753
2754 #define D(_y) { .flags = (_y) }
2755 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
2756 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
2757                       .check_perm = (_p) }
2758 #define N    D(0)
2759 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
2760 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
2761 #define GD(_f, _g) { .flags = ((_f) | Group | GroupDual), .u.gdual = (_g) }
2762 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
2763 #define II(_f, _e, _i) \
2764         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
2765 #define IIP(_f, _e, _i, _p) \
2766         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
2767           .check_perm = (_p) }
2768 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
2769
2770 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
2771 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
2772 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
2773
2774 #define D6ALU(_f) D2bv((_f) | DstMem | SrcReg | ModRM),                 \
2775                 D2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock),         \
2776                 D2bv(((_f) & ~Lock) | DstAcc | SrcImm)
2777
2778 static struct opcode group7_rm1[] = {
2779         DI(SrcNone | ModRM | Priv, monitor),
2780         DI(SrcNone | ModRM | Priv, mwait),
2781         N, N, N, N, N, N,
2782 };
2783
2784 static struct opcode group7_rm3[] = {
2785         DIP(SrcNone | ModRM | Prot | Priv, vmrun,   check_svme_pa),
2786         DI(SrcNone | ModRM | Prot | VendorSpecific, vmmcall),
2787         DIP(SrcNone | ModRM | Prot | Priv, vmload,  check_svme_pa),
2788         DIP(SrcNone | ModRM | Prot | Priv, vmsave,  check_svme_pa),
2789         DIP(SrcNone | ModRM | Prot | Priv, stgi,    check_svme),
2790         DIP(SrcNone | ModRM | Prot | Priv, clgi,    check_svme),
2791         DIP(SrcNone | ModRM | Prot | Priv, skinit,  check_svme),
2792         DIP(SrcNone | ModRM | Prot | Priv, invlpga, check_svme),
2793 };
2794
2795 static struct opcode group7_rm7[] = {
2796         N,
2797         DIP(SrcNone | ModRM, rdtscp, check_rdtsc),
2798         N, N, N, N, N, N,
2799 };
2800 static struct opcode group1[] = {
2801         X7(D(Lock)), N
2802 };
2803
2804 static struct opcode group1A[] = {
2805         D(DstMem | SrcNone | ModRM | Mov | Stack), N, N, N, N, N, N, N,
2806 };
2807
2808 static struct opcode group3[] = {
2809         D(DstMem | SrcImm | ModRM), D(DstMem | SrcImm | ModRM),
2810         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2811         X4(D(SrcMem | ModRM)),
2812 };
2813
2814 static struct opcode group4[] = {
2815         D(ByteOp | DstMem | SrcNone | ModRM | Lock), D(ByteOp | DstMem | SrcNone | ModRM | Lock),
2816         N, N, N, N, N, N,
2817 };
2818
2819 static struct opcode group5[] = {
2820         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2821         D(SrcMem | ModRM | Stack),
2822         I(SrcMemFAddr | ModRM | ImplicitOps | Stack, em_call_far),
2823         D(SrcMem | ModRM | Stack), D(SrcMemFAddr | ModRM | ImplicitOps),
2824         D(SrcMem | ModRM | Stack), N,
2825 };
2826
2827 static struct opcode group6[] = {
2828         DI(ModRM | Prot,        sldt),
2829         DI(ModRM | Prot,        str),
2830         DI(ModRM | Prot | Priv, lldt),
2831         DI(ModRM | Prot | Priv, ltr),
2832         N, N, N, N,
2833 };
2834
2835 static struct group_dual group7 = { {
2836         DI(ModRM | Mov | DstMem | Priv, sgdt),
2837         DI(ModRM | Mov | DstMem | Priv, sidt),
2838         DI(ModRM | SrcMem | Priv, lgdt), DI(ModRM | SrcMem | Priv, lidt),
2839         DI(SrcNone | ModRM | DstMem | Mov, smsw), N,
2840         DI(SrcMem16 | ModRM | Mov | Priv, lmsw),
2841         DI(SrcMem | ModRM | ByteOp | Priv | NoAccess, invlpg),
2842 }, {
2843         D(SrcNone | ModRM | Priv | VendorSpecific), EXT(0, group7_rm1),
2844         N, EXT(0, group7_rm3),
2845         DI(SrcNone | ModRM | DstMem | Mov, smsw), N,
2846         DI(SrcMem16 | ModRM | Mov | Priv, lmsw), EXT(0, group7_rm7),
2847 } };
2848
2849 static struct opcode group8[] = {
2850         N, N, N, N,
2851         D(DstMem | SrcImmByte | ModRM), D(DstMem | SrcImmByte | ModRM | Lock),
2852         D(DstMem | SrcImmByte | ModRM | Lock), D(DstMem | SrcImmByte | ModRM | Lock),
2853 };
2854
2855 static struct group_dual group9 = { {
2856         N, D(DstMem64 | ModRM | Lock), N, N, N, N, N, N,
2857 }, {
2858         N, N, N, N, N, N, N, N,
2859 } };
2860
2861 static struct opcode group11[] = {
2862         I(DstMem | SrcImm | ModRM | Mov, em_mov), X7(D(Undefined)),
2863 };
2864
2865 static struct gprefix pfx_0f_6f_0f_7f = {
2866         N, N, N, I(Sse, em_movdqu),
2867 };
2868
2869 static struct opcode opcode_table[256] = {
2870         /* 0x00 - 0x07 */
2871         D6ALU(Lock),
2872         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2873         /* 0x08 - 0x0F */
2874         D6ALU(Lock),
2875         D(ImplicitOps | Stack | No64), N,
2876         /* 0x10 - 0x17 */
2877         D6ALU(Lock),
2878         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2879         /* 0x18 - 0x1F */
2880         D6ALU(Lock),
2881         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2882         /* 0x20 - 0x27 */
2883         D6ALU(Lock), N, N,
2884         /* 0x28 - 0x2F */
2885         D6ALU(Lock), N, I(ByteOp | DstAcc | No64, em_das),
2886         /* 0x30 - 0x37 */
2887         D6ALU(Lock), N, N,
2888         /* 0x38 - 0x3F */
2889         D6ALU(0), N, N,
2890         /* 0x40 - 0x4F */
2891         X16(D(DstReg)),
2892         /* 0x50 - 0x57 */
2893         X8(I(SrcReg | Stack, em_push)),
2894         /* 0x58 - 0x5F */
2895         X8(D(DstReg | Stack)),
2896         /* 0x60 - 0x67 */
2897         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2898         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
2899         N, N, N, N,
2900         /* 0x68 - 0x6F */
2901         I(SrcImm | Mov | Stack, em_push),
2902         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
2903         I(SrcImmByte | Mov | Stack, em_push),
2904         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
2905         D2bvIP(DstDI | Mov | String, ins, check_perm_in), /* insb, insw/insd */
2906         D2bvIP(SrcSI | ImplicitOps | String, outs, check_perm_out), /* outsb, outsw/outsd */
2907         /* 0x70 - 0x7F */
2908         X16(D(SrcImmByte)),
2909         /* 0x80 - 0x87 */
2910         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
2911         G(DstMem | SrcImm | ModRM | Group, group1),
2912         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
2913         G(DstMem | SrcImmByte | ModRM | Group, group1),
2914         D2bv(DstMem | SrcReg | ModRM), D2bv(DstMem | SrcReg | ModRM | Lock),
2915         /* 0x88 - 0x8F */
2916         I2bv(DstMem | SrcReg | ModRM | Mov, em_mov),
2917         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
2918         D(DstMem | SrcNone | ModRM | Mov), D(ModRM | SrcMem | NoAccess | DstReg),
2919         D(ImplicitOps | SrcMem16 | ModRM), G(0, group1A),
2920         /* 0x90 - 0x97 */
2921         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
2922         /* 0x98 - 0x9F */
2923         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
2924         I(SrcImmFAddr | No64, em_call_far), N,
2925         DI(ImplicitOps | Stack, pushf), DI(ImplicitOps | Stack, popf), N, N,
2926         /* 0xA0 - 0xA7 */
2927         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
2928         I2bv(DstMem | SrcAcc | Mov | MemAbs, em_mov),
2929         I2bv(SrcSI | DstDI | Mov | String, em_mov),
2930         D2bv(SrcSI | DstDI | String),
2931         /* 0xA8 - 0xAF */
2932         D2bv(DstAcc | SrcImm),
2933         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
2934         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
2935         D2bv(SrcAcc | DstDI | String),
2936         /* 0xB0 - 0xB7 */
2937         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
2938         /* 0xB8 - 0xBF */
2939         X8(I(DstReg | SrcImm | Mov, em_mov)),
2940         /* 0xC0 - 0xC7 */
2941         D2bv(DstMem | SrcImmByte | ModRM),
2942         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
2943         D(ImplicitOps | Stack),
2944         D(DstReg | SrcMemFAddr | ModRM | No64), D(DstReg | SrcMemFAddr | ModRM | No64),
2945         G(ByteOp, group11), G(0, group11),
2946         /* 0xC8 - 0xCF */
2947         N, N, N, D(ImplicitOps | Stack),
2948         D(ImplicitOps), DI(SrcImmByte, intn),
2949         D(ImplicitOps | No64), DI(ImplicitOps, iret),
2950         /* 0xD0 - 0xD7 */
2951         D2bv(DstMem | SrcOne | ModRM), D2bv(DstMem | ModRM),
2952         N, N, N, N,
2953         /* 0xD8 - 0xDF */
2954         N, N, N, N, N, N, N, N,
2955         /* 0xE0 - 0xE7 */
2956         X4(D(SrcImmByte)),
2957         D2bvIP(SrcImmUByte | DstAcc, in,  check_perm_in),
2958         D2bvIP(SrcAcc | DstImmUByte, out, check_perm_out),
2959         /* 0xE8 - 0xEF */
2960         D(SrcImm | Stack), D(SrcImm | ImplicitOps),
2961         D(SrcImmFAddr | No64), D(SrcImmByte | ImplicitOps),
2962         D2bvIP(SrcNone | DstAcc,     in,  check_perm_in),
2963         D2bvIP(SrcAcc | ImplicitOps, out, check_perm_out),
2964         /* 0xF0 - 0xF7 */
2965         N, DI(ImplicitOps, icebp), N, N,
2966         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
2967         G(ByteOp, group3), G(0, group3),
2968         /* 0xF8 - 0xFF */
2969         D(ImplicitOps), D(ImplicitOps), D(ImplicitOps), D(ImplicitOps),
2970         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
2971 };
2972
2973 static struct opcode twobyte_table[256] = {
2974         /* 0x00 - 0x0F */
2975         G(0, group6), GD(0, &group7), N, N,
2976         N, D(ImplicitOps | VendorSpecific), DI(ImplicitOps | Priv, clts), N,
2977         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
2978         N, D(ImplicitOps | ModRM), N, N,
2979         /* 0x10 - 0x1F */
2980         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
2981         /* 0x20 - 0x2F */
2982         DIP(ModRM | DstMem | Priv | Op3264, cr_read, check_cr_read),
2983         DIP(ModRM | DstMem | Priv | Op3264, dr_read, check_dr_read),
2984         DIP(ModRM | SrcMem | Priv | Op3264, cr_write, check_cr_write),
2985         DIP(ModRM | SrcMem | Priv | Op3264, dr_write, check_dr_write),
2986         N, N, N, N,
2987         N, N, N, N, N, N, N, N,
2988         /* 0x30 - 0x3F */
2989         DI(ImplicitOps | Priv, wrmsr),
2990         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
2991         DI(ImplicitOps | Priv, rdmsr),
2992         DIP(ImplicitOps | Priv, rdpmc, check_rdpmc),
2993         D(ImplicitOps | VendorSpecific), D(ImplicitOps | Priv | VendorSpecific),
2994         N, N,
2995         N, N, N, N, N, N, N, N,
2996         /* 0x40 - 0x4F */
2997         X16(D(DstReg | SrcMem | ModRM | Mov)),
2998         /* 0x50 - 0x5F */
2999         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3000         /* 0x60 - 0x6F */
3001         N, N, N, N,
3002         N, N, N, N,
3003         N, N, N, N,
3004         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
3005         /* 0x70 - 0x7F */
3006         N, N, N, N,
3007         N, N, N, N,
3008         N, N, N, N,
3009         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
3010         /* 0x80 - 0x8F */
3011         X16(D(SrcImm)),
3012         /* 0x90 - 0x9F */
3013         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
3014         /* 0xA0 - 0xA7 */
3015         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
3016         DI(ImplicitOps, cpuid), D(DstMem | SrcReg | ModRM | BitOp),
3017         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3018         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
3019         /* 0xA8 - 0xAF */
3020         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
3021         DI(ImplicitOps, rsm), D(DstMem | SrcReg | ModRM | BitOp | Lock),
3022         D(DstMem | SrcReg | Src2ImmByte | ModRM),
3023         D(DstMem | SrcReg | Src2CL | ModRM),
3024         D(ModRM), I(DstReg | SrcMem | ModRM, em_imul),
3025         /* 0xB0 - 0xB7 */
3026         D2bv(DstMem | SrcReg | ModRM | Lock),
3027         D(DstReg | SrcMemFAddr | ModRM), D(DstMem | SrcReg | ModRM | BitOp | Lock),
3028         D(DstReg | SrcMemFAddr | ModRM), D(DstReg | SrcMemFAddr | ModRM),
3029         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3030         /* 0xB8 - 0xBF */
3031         N, N,
3032         G(BitOp, group8), D(DstMem | SrcReg | ModRM | BitOp | Lock),
3033         D(DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
3034         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
3035         /* 0xC0 - 0xCF */
3036         D2bv(DstMem | SrcReg | ModRM | Lock),
3037         N, D(DstMem | SrcReg | ModRM | Mov),
3038         N, N, N, GD(0, &group9),
3039         N, N, N, N, N, N, N, N,
3040         /* 0xD0 - 0xDF */
3041         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3042         /* 0xE0 - 0xEF */
3043         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
3044         /* 0xF0 - 0xFF */
3045         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
3046 };
3047
3048 #undef D
3049 #undef N
3050 #undef G
3051 #undef GD
3052 #undef I
3053 #undef GP
3054 #undef EXT
3055
3056 #undef D2bv
3057 #undef D2bvIP
3058 #undef I2bv
3059 #undef D6ALU
3060
3061 static unsigned imm_size(struct decode_cache *c)
3062 {
3063         unsigned size;
3064
3065         size = (c->d & ByteOp) ? 1 : c->op_bytes;
3066         if (size == 8)
3067                 size = 4;
3068         return size;
3069 }
3070
3071 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
3072                       unsigned size, bool sign_extension)
3073 {
3074         struct decode_cache *c = &ctxt->decode;
3075         struct x86_emulate_ops *ops = ctxt->ops;
3076         int rc = X86EMUL_CONTINUE;
3077
3078         op->type = OP_IMM;
3079         op->bytes = size;
3080         op->addr.mem.ea = c->eip;
3081         /* NB. Immediates are sign-extended as necessary. */
3082         switch (op->bytes) {
3083         case 1:
3084                 op->val = insn_fetch(s8, 1, c->eip);
3085                 break;
3086         case 2:
3087                 op->val = insn_fetch(s16, 2, c->eip);
3088                 break;
3089         case 4:
3090                 op->val = insn_fetch(s32, 4, c->eip);
3091                 break;
3092         }
3093         if (!sign_extension) {
3094                 switch (op->bytes) {
3095                 case 1:
3096                         op->val &= 0xff;
3097                         break;
3098                 case 2:
3099                         op->val &= 0xffff;
3100                         break;
3101                 case 4:
3102                         op->val &= 0xffffffff;
3103                         break;
3104                 }
3105         }
3106 done:
3107         return rc;
3108 }
3109
3110 int
3111 x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
3112 {
3113         struct x86_emulate_ops *ops = ctxt->ops;
3114         struct decode_cache *c = &ctxt->decode;
3115         int rc = X86EMUL_CONTINUE;
3116         int mode = ctxt->mode;
3117         int def_op_bytes, def_ad_bytes, dual, goffset, simd_prefix;
3118         bool op_prefix = false;
3119         struct opcode opcode, *g_mod012, *g_mod3;
3120         struct operand memop = { .type = OP_NONE };
3121
3122         c->eip = ctxt->eip;
3123         c->fetch.start = c->eip;
3124         c->fetch.end = c->fetch.start + insn_len;
3125         if (insn_len > 0)
3126                 memcpy(c->fetch.data, insn, insn_len);
3127         ctxt->cs_base = seg_base(ctxt, ops, VCPU_SREG_CS);
3128
3129         switch (mode) {
3130         case X86EMUL_MODE_REAL:
3131         case X86EMUL_MODE_VM86:
3132         case X86EMUL_MODE_PROT16:
3133                 def_op_bytes = def_ad_bytes = 2;
3134                 break;
3135         case X86EMUL_MODE_PROT32:
3136                 def_op_bytes = def_ad_bytes = 4;
3137                 break;
3138 #ifdef CONFIG_X86_64
3139         case X86EMUL_MODE_PROT64:
3140                 def_op_bytes = 4;
3141                 def_ad_bytes = 8;
3142                 break;
3143 #endif
3144         default:
3145                 return -1;
3146         }
3147
3148         c->op_bytes = def_op_bytes;
3149         c->ad_bytes = def_ad_bytes;
3150
3151         /* Legacy prefixes. */
3152         for (;;) {
3153                 switch (c->b = insn_fetch(u8, 1, c->eip)) {
3154                 case 0x66:      /* operand-size override */
3155                         op_prefix = true;
3156                         /* switch between 2/4 bytes */
3157                         c->op_bytes = def_op_bytes ^ 6;
3158                         break;
3159                 case 0x67:      /* address-size override */
3160                         if (mode == X86EMUL_MODE_PROT64)
3161                                 /* switch between 4/8 bytes */
3162                                 c->ad_bytes = def_ad_bytes ^ 12;
3163                         else
3164                                 /* switch between 2/4 bytes */
3165                                 c->ad_bytes = def_ad_bytes ^ 6;
3166                         break;
3167                 case 0x26:      /* ES override */
3168                 case 0x2e:      /* CS override */
3169                 case 0x36:      /* SS override */
3170                 case 0x3e:      /* DS override */
3171                         set_seg_override(c, (c->b >> 3) & 3);
3172                         break;
3173                 case 0x64:      /* FS override */
3174                 case 0x65:      /* GS override */
3175                         set_seg_override(c, c->b & 7);
3176                         break;
3177                 case 0x40 ... 0x4f: /* REX */
3178                         if (mode != X86EMUL_MODE_PROT64)
3179                                 goto done_prefixes;
3180                         c->rex_prefix = c->b;
3181                         continue;
3182                 case 0xf0:      /* LOCK */
3183                         c->lock_prefix = 1;
3184                         break;
3185                 case 0xf2:      /* REPNE/REPNZ */
3186                 case 0xf3:      /* REP/REPE/REPZ */
3187                         c->rep_prefix = c->b;
3188                         break;
3189                 default:
3190                         goto done_prefixes;
3191                 }
3192
3193                 /* Any legacy prefix after a REX prefix nullifies its effect. */
3194
3195                 c->rex_prefix = 0;
3196         }
3197
3198 done_prefixes:
3199
3200         /* REX prefix. */
3201         if (c->rex_prefix & 8)
3202                 c->op_bytes = 8;        /* REX.W */
3203
3204         /* Opcode byte(s). */
3205         opcode = opcode_table[c->b];
3206         /* Two-byte opcode? */
3207         if (c->b == 0x0f) {
3208                 c->twobyte = 1;
3209                 c->b = insn_fetch(u8, 1, c->eip);
3210                 opcode = twobyte_table[c->b];
3211         }
3212         c->d = opcode.flags;
3213
3214         if (c->d & Group) {
3215                 dual = c->d & GroupDual;
3216                 c->modrm = insn_fetch(u8, 1, c->eip);
3217                 --c->eip;
3218
3219                 if (c->d & GroupDual) {
3220                         g_mod012 = opcode.u.gdual->mod012;
3221                         g_mod3 = opcode.u.gdual->mod3;
3222                 } else
3223                         g_mod012 = g_mod3 = opcode.u.group;
3224
3225                 c->d &= ~(Group | GroupDual);
3226
3227                 goffset = (c->modrm >> 3) & 7;
3228
3229                 if ((c->modrm >> 6) == 3)
3230                         opcode = g_mod3[goffset];
3231                 else
3232                         opcode = g_mod012[goffset];
3233
3234                 if (opcode.flags & RMExt) {
3235                         goffset = c->modrm & 7;
3236                         opcode = opcode.u.group[goffset];
3237                 }
3238
3239                 c->d |= opcode.flags;
3240         }
3241
3242         if (c->d & Prefix) {
3243                 if (c->rep_prefix && op_prefix)
3244                         return X86EMUL_UNHANDLEABLE;
3245                 simd_prefix = op_prefix ? 0x66 : c->rep_prefix;
3246                 switch (simd_prefix) {
3247                 case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
3248                 case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
3249                 case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
3250                 case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
3251                 }
3252                 c->d |= opcode.flags;
3253         }
3254
3255         c->execute = opcode.u.execute;
3256         c->check_perm = opcode.check_perm;
3257         c->intercept = opcode.intercept;
3258
3259         /* Unrecognised? */
3260         if (c->d == 0 || (c->d & Undefined))
3261                 return -1;
3262
3263         if (!(c->d & VendorSpecific) && ctxt->only_vendor_specific_insn)
3264                 return -1;
3265
3266         if (mode == X86EMUL_MODE_PROT64 && (c->d & Stack))
3267                 c->op_bytes = 8;
3268
3269         if (c->d & Op3264) {
3270                 if (mode == X86EMUL_MODE_PROT64)
3271                         c->op_bytes = 8;
3272                 else
3273                         c->op_bytes = 4;
3274         }
3275
3276         if (c->d & Sse)
3277                 c->op_bytes = 16;
3278
3279         /* ModRM and SIB bytes. */
3280         if (c->d & ModRM) {
3281                 rc = decode_modrm(ctxt, ops, &memop);
3282                 if (!c->has_seg_override)
3283                         set_seg_override(c, c->modrm_seg);
3284         } else if (c->d & MemAbs)
3285                 rc = decode_abs(ctxt, ops, &memop);
3286         if (rc != X86EMUL_CONTINUE)
3287                 goto done;
3288
3289         if (!c->has_seg_override)
3290                 set_seg_override(c, VCPU_SREG_DS);
3291
3292         memop.addr.mem.seg = seg_override(ctxt, ops, c);
3293
3294         if (memop.type == OP_MEM && c->ad_bytes != 8)
3295                 memop.addr.mem.ea = (u32)memop.addr.mem.ea;
3296
3297         if (memop.type == OP_MEM && c->rip_relative)
3298                 memop.addr.mem.ea += c->eip;
3299
3300         /*
3301          * Decode and fetch the source operand: register, memory
3302          * or immediate.
3303          */
3304         switch (c->d & SrcMask) {
3305         case SrcNone:
3306                 break;
3307         case SrcReg:
3308                 decode_register_operand(ctxt, &c->src, c, 0);
3309                 break;
3310         case SrcMem16:
3311                 memop.bytes = 2;
3312                 goto srcmem_common;
3313         case SrcMem32:
3314                 memop.bytes = 4;
3315                 goto srcmem_common;
3316         case SrcMem:
3317                 memop.bytes = (c->d & ByteOp) ? 1 :
3318                                                            c->op_bytes;
3319         srcmem_common:
3320                 c->src = memop;
3321                 break;
3322         case SrcImmU16:
3323                 rc = decode_imm(ctxt, &c->src, 2, false);
3324                 break;
3325         case SrcImm:
3326                 rc = decode_imm(ctxt, &c->src, imm_size(c), true);
3327                 break;
3328         case SrcImmU:
3329                 rc = decode_imm(ctxt, &c->src, imm_size(c), false);
3330                 break;
3331         case SrcImmByte:
3332                 rc = decode_imm(ctxt, &c->src, 1, true);
3333                 break;
3334         case SrcImmUByte:
3335                 rc = decode_imm(ctxt, &c->src, 1, false);
3336                 break;
3337         case SrcAcc:
3338                 c->src.type = OP_REG;
3339                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
3340                 c->src.addr.reg = &c->regs[VCPU_REGS_RAX];
3341                 fetch_register_operand(&c->src);
3342                 break;
3343         case SrcOne:
3344                 c->src.bytes = 1;
3345                 c->src.val = 1;
3346                 break;
3347         case SrcSI:
3348                 c->src.type = OP_MEM;
3349                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
3350                 c->src.addr.mem.ea =
3351                         register_address(c, c->regs[VCPU_REGS_RSI]);
3352                 c->src.addr.mem.seg = seg_override(ctxt, ops, c),
3353                 c->src.val = 0;
3354                 break;
3355         case SrcImmFAddr:
3356                 c->src.type = OP_IMM;
3357                 c->src.addr.mem.ea = c->eip;
3358                 c->src.bytes = c->op_bytes + 2;
3359                 insn_fetch_arr(c->src.valptr, c->src.bytes, c->eip);
3360                 break;
3361         case SrcMemFAddr:
3362                 memop.bytes = c->op_bytes + 2;
3363                 goto srcmem_common;
3364                 break;
3365         }
3366
3367         if (rc != X86EMUL_CONTINUE)
3368                 goto done;
3369
3370         /*
3371          * Decode and fetch the second source operand: register, memory
3372          * or immediate.
3373          */
3374         switch (c->d & Src2Mask) {
3375         case Src2None:
3376                 break;
3377         case Src2CL:
3378                 c->src2.bytes = 1;
3379                 c->src2.val = c->regs[VCPU_REGS_RCX] & 0x8;
3380                 break;
3381         case Src2ImmByte:
3382                 rc = decode_imm(ctxt, &c->src2, 1, true);
3383                 break;
3384         case Src2One:
3385                 c->src2.bytes = 1;
3386                 c->src2.val = 1;
3387                 break;
3388         case Src2Imm:
3389                 rc = decode_imm(ctxt, &c->src2, imm_size(c), true);
3390                 break;
3391         }
3392
3393         if (rc != X86EMUL_CONTINUE)
3394                 goto done;
3395
3396         /* Decode and fetch the destination operand: register or memory. */
3397         switch (c->d & DstMask) {
3398         case DstReg:
3399                 decode_register_operand(ctxt, &c->dst, c,
3400                          c->twobyte && (c->b == 0xb6 || c->b == 0xb7));
3401                 break;
3402         case DstImmUByte:
3403                 c->dst.type = OP_IMM;
3404                 c->dst.addr.mem.ea = c->eip;
3405                 c->dst.bytes = 1;
3406                 c->dst.val = insn_fetch(u8, 1, c->eip);
3407                 break;
3408         case DstMem:
3409         case DstMem64:
3410                 c->dst = memop;
3411                 if ((c->d & DstMask) == DstMem64)
3412                         c->dst.bytes = 8;
3413                 else
3414                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
3415                 if (c->d & BitOp)
3416                         fetch_bit_operand(c);
3417                 c->dst.orig_val = c->dst.val;
3418                 break;
3419         case DstAcc:
3420                 c->dst.type = OP_REG;
3421                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
3422                 c->dst.addr.reg = &c->regs[VCPU_REGS_RAX];
3423                 fetch_register_operand(&c->dst);
3424                 c->dst.orig_val = c->dst.val;
3425                 break;
3426         case DstDI:
3427                 c->dst.type = OP_MEM;
3428                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
3429                 c->dst.addr.mem.ea =
3430                         register_address(c, c->regs[VCPU_REGS_RDI]);
3431                 c->dst.addr.mem.seg = VCPU_SREG_ES;
3432                 c->dst.val = 0;
3433                 break;
3434         case ImplicitOps:
3435                 /* Special instructions do their own operand decoding. */
3436         default:
3437                 c->dst.type = OP_NONE; /* Disable writeback. */
3438                 return 0;
3439         }
3440
3441 done:
3442         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3443 }
3444
3445 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
3446 {
3447         struct decode_cache *c = &ctxt->decode;
3448
3449         /* The second termination condition only applies for REPE
3450          * and REPNE. Test if the repeat string operation prefix is
3451          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
3452          * corresponding termination condition according to:
3453          *      - if REPE/REPZ and ZF = 0 then done
3454          *      - if REPNE/REPNZ and ZF = 1 then done
3455          */
3456         if (((c->b == 0xa6) || (c->b == 0xa7) ||
3457              (c->b == 0xae) || (c->b == 0xaf))
3458             && (((c->rep_prefix == REPE_PREFIX) &&
3459                  ((ctxt->eflags & EFLG_ZF) == 0))
3460                 || ((c->rep_prefix == REPNE_PREFIX) &&
3461                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
3462                 return true;
3463
3464         return false;
3465 }
3466
3467 int
3468 x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
3469 {
3470         struct x86_emulate_ops *ops = ctxt->ops;
3471         u64 msr_data;
3472         struct decode_cache *c = &ctxt->decode;
3473         int rc = X86EMUL_CONTINUE;
3474         int saved_dst_type = c->dst.type;
3475         int irq; /* Used for int 3, int, and into */
3476
3477         ctxt->decode.mem_read.pos = 0;
3478
3479         if (ctxt->mode == X86EMUL_MODE_PROT64 && (c->d & No64)) {
3480                 rc = emulate_ud(ctxt);
3481                 goto done;
3482         }
3483
3484         /* LOCK prefix is allowed only with some instructions */
3485         if (c->lock_prefix && (!(c->d & Lock) || c->dst.type != OP_MEM)) {
3486                 rc = emulate_ud(ctxt);
3487                 goto done;
3488         }
3489
3490         if ((c->d & SrcMask) == SrcMemFAddr && c->src.type != OP_MEM) {
3491                 rc = emulate_ud(ctxt);
3492                 goto done;
3493         }
3494
3495         if ((c->d & Sse)
3496             && ((ops->get_cr(0, ctxt->vcpu) & X86_CR0_EM)
3497                 || !(ops->get_cr(4, ctxt->vcpu) & X86_CR4_OSFXSR))) {
3498                 rc = emulate_ud(ctxt);
3499                 goto done;
3500         }
3501
3502         if ((c->d & Sse) && (ops->get_cr(0, ctxt->vcpu) & X86_CR0_TS)) {
3503                 rc = emulate_nm(ctxt);
3504                 goto done;
3505         }
3506
3507         if (unlikely(ctxt->guest_mode) && c->intercept) {
3508                 rc = emulator_check_intercept(ctxt, c->intercept,
3509                                               X86_ICPT_PRE_EXCEPT);
3510                 if (rc != X86EMUL_CONTINUE)
3511                         goto done;
3512         }
3513
3514         /* Privileged instruction can be executed only in CPL=0 */
3515         if ((c->d & Priv) && ops->cpl(ctxt->vcpu)) {
3516                 rc = emulate_gp(ctxt, 0);
3517                 goto done;
3518         }
3519
3520         /* Instruction can only be executed in protected mode */
3521         if ((c->d & Prot) && !(ctxt->mode & X86EMUL_MODE_PROT)) {
3522                 rc = emulate_ud(ctxt);
3523                 goto done;
3524         }
3525
3526         /* Do instruction specific permission checks */
3527         if (c->check_perm) {
3528                 rc = c->check_perm(ctxt);
3529                 if (rc != X86EMUL_CONTINUE)
3530                         goto done;
3531         }
3532
3533         if (unlikely(ctxt->guest_mode) && c->intercept) {
3534                 rc = emulator_check_intercept(ctxt, c->intercept,
3535                                               X86_ICPT_POST_EXCEPT);
3536                 if (rc != X86EMUL_CONTINUE)
3537                         goto done;
3538         }
3539
3540         if (c->rep_prefix && (c->d & String)) {
3541                 /* All REP prefixes have the same first termination condition */
3542                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0) {
3543                         ctxt->eip = c->eip;
3544                         goto done;
3545                 }
3546         }
3547
3548         if ((c->src.type == OP_MEM) && !(c->d & NoAccess)) {
3549                 rc = segmented_read(ctxt, c->src.addr.mem,
3550                                     c->src.valptr, c->src.bytes);
3551                 if (rc != X86EMUL_CONTINUE)
3552                         goto done;
3553                 c->src.orig_val64 = c->src.val64;
3554         }
3555
3556         if (c->src2.type == OP_MEM) {
3557                 rc = segmented_read(ctxt, c->src2.addr.mem,
3558                                     &c->src2.val, c->src2.bytes);
3559                 if (rc != X86EMUL_CONTINUE)
3560                         goto done;
3561         }
3562
3563         if ((c->d & DstMask) == ImplicitOps)
3564                 goto special_insn;
3565
3566
3567         if ((c->dst.type == OP_MEM) && !(c->d & Mov)) {
3568                 /* optimisation - avoid slow emulated read if Mov */
3569                 rc = segmented_read(ctxt, c->dst.addr.mem,
3570                                    &c->dst.val, c->dst.bytes);
3571                 if (rc != X86EMUL_CONTINUE)
3572                         goto done;
3573         }
3574         c->dst.orig_val = c->dst.val;
3575
3576 special_insn:
3577
3578         if (unlikely(ctxt->guest_mode) && c->intercept) {
3579                 rc = emulator_check_intercept(ctxt, c->intercept,
3580                                               X86_ICPT_POST_MEMACCESS);
3581                 if (rc != X86EMUL_CONTINUE)
3582                         goto done;
3583         }
3584
3585         if (c->execute) {
3586                 rc = c->execute(ctxt);
3587                 if (rc != X86EMUL_CONTINUE)
3588                         goto done;
3589                 goto writeback;
3590         }
3591
3592         if (c->twobyte)
3593                 goto twobyte_insn;
3594
3595         switch (c->b) {
3596         case 0x00 ... 0x05:
3597               add:              /* add */
3598                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
3599                 break;
3600         case 0x06:              /* push es */
3601                 rc = emulate_push_sreg(ctxt, ops, VCPU_SREG_ES);
3602                 break;
3603         case 0x07:              /* pop es */
3604                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_ES);
3605                 break;
3606         case 0x08 ... 0x0d:
3607               or:               /* or */
3608                 emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
3609                 break;
3610         case 0x0e:              /* push cs */
3611                 rc = emulate_push_sreg(ctxt, ops, VCPU_SREG_CS);
3612                 break;
3613         case 0x10 ... 0x15:
3614               adc:              /* adc */
3615                 emulate_2op_SrcV("adc", c->src, c->dst, ctxt->eflags);
3616                 break;
3617         case 0x16:              /* push ss */
3618                 rc = emulate_push_sreg(ctxt, ops, VCPU_SREG_SS);
3619                 break;
3620         case 0x17:              /* pop ss */
3621                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_SS);
3622                 break;
3623         case 0x18 ... 0x1d:
3624               sbb:              /* sbb */
3625                 emulate_2op_SrcV("sbb", c->src, c->dst, ctxt->eflags);
3626                 break;
3627         case 0x1e:              /* push ds */
3628                 rc = emulate_push_sreg(ctxt, ops, VCPU_SREG_DS);
3629                 break;
3630         case 0x1f:              /* pop ds */
3631                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_DS);
3632                 break;
3633         case 0x20 ... 0x25:
3634               and:              /* and */
3635                 emulate_2op_SrcV("and", c->src, c->dst, ctxt->eflags);
3636                 break;
3637         case 0x28 ... 0x2d:
3638               sub:              /* sub */
3639                 emulate_2op_SrcV("sub", c->src, c->dst, ctxt->eflags);
3640                 break;
3641         case 0x30 ... 0x35:
3642               xor:              /* xor */
3643                 emulate_2op_SrcV("xor", c->src, c->dst, ctxt->eflags);
3644                 break;
3645         case 0x38 ... 0x3d:
3646               cmp:              /* cmp */
3647                 c->dst.type = OP_NONE; /* Disable writeback. */
3648                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3649                 break;
3650         case 0x40 ... 0x47: /* inc r16/r32 */
3651                 emulate_1op("inc", c->dst, ctxt->eflags);
3652                 break;
3653         case 0x48 ... 0x4f: /* dec r16/r32 */
3654                 emulate_1op("dec", c->dst, ctxt->eflags);
3655                 break;
3656         case 0x58 ... 0x5f: /* pop reg */
3657         pop_instruction:
3658                 rc = emulate_pop(ctxt, ops, &c->dst.val, c->op_bytes);
3659                 break;
3660         case 0x60:      /* pusha */
3661                 rc = emulate_pusha(ctxt);
3662                 break;
3663         case 0x61:      /* popa */
3664                 rc = emulate_popa(ctxt, ops);
3665                 break;
3666         case 0x63:              /* movsxd */
3667                 if (ctxt->mode != X86EMUL_MODE_PROT64)
3668                         goto cannot_emulate;
3669                 c->dst.val = (s32) c->src.val;
3670                 break;
3671         case 0x6c:              /* insb */
3672         case 0x6d:              /* insw/insd */
3673                 c->src.val = c->regs[VCPU_REGS_RDX];
3674                 goto do_io_in;
3675         case 0x6e:              /* outsb */
3676         case 0x6f:              /* outsw/outsd */
3677                 c->dst.val = c->regs[VCPU_REGS_RDX];
3678                 goto do_io_out;
3679                 break;
3680         case 0x70 ... 0x7f: /* jcc (short) */
3681                 if (test_cc(c->b, ctxt->eflags))
3682                         jmp_rel(c, c->src.val);
3683                 break;
3684         case 0x80 ... 0x83:     /* Grp1 */
3685                 switch (c->modrm_reg) {
3686                 case 0:
3687                         goto add;
3688                 case 1:
3689                         goto or;
3690                 case 2:
3691                         goto adc;
3692                 case 3:
3693                         goto sbb;
3694                 case 4:
3695                         goto and;
3696                 case 5:
3697                         goto sub;
3698                 case 6:
3699                         goto xor;
3700                 case 7:
3701                         goto cmp;
3702                 }
3703                 break;
3704         case 0x84 ... 0x85:
3705         test:
3706                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
3707                 break;
3708         case 0x86 ... 0x87:     /* xchg */
3709         xchg:
3710                 /* Write back the register source. */
3711                 c->src.val = c->dst.val;
3712                 write_register_operand(&c->src);
3713                 /*
3714                  * Write back the memory destination with implicit LOCK
3715                  * prefix.
3716                  */
3717                 c->dst.val = c->src.orig_val;
3718                 c->lock_prefix = 1;
3719                 break;
3720         case 0x8c:  /* mov r/m, sreg */
3721                 if (c->modrm_reg > VCPU_SREG_GS) {
3722                         rc = emulate_ud(ctxt);
3723                         goto done;
3724                 }
3725                 c->dst.val = ops->get_segment_selector(c->modrm_reg, ctxt->vcpu);
3726                 break;
3727         case 0x8d: /* lea r16/r32, m */
3728                 c->dst.val = c->src.addr.mem.ea;
3729                 break;
3730         case 0x8e: { /* mov seg, r/m16 */
3731                 uint16_t sel;
3732
3733                 sel = c->src.val;
3734
3735                 if (c->modrm_reg == VCPU_SREG_CS ||
3736                     c->modrm_reg > VCPU_SREG_GS) {
3737                         rc = emulate_ud(ctxt);
3738                         goto done;
3739                 }
3740
3741                 if (c->modrm_reg == VCPU_SREG_SS)
3742                         ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3743
3744                 rc = load_segment_descriptor(ctxt, ops, sel, c->modrm_reg);
3745
3746                 c->dst.type = OP_NONE;  /* Disable writeback. */
3747                 break;
3748         }
3749         case 0x8f:              /* pop (sole member of Grp1a) */
3750                 rc = emulate_grp1a(ctxt, ops);
3751                 break;
3752         case 0x90 ... 0x97: /* nop / xchg reg, rax */
3753                 if (c->dst.addr.reg == &c->regs[VCPU_REGS_RAX])
3754                         break;
3755                 goto xchg;
3756         case 0x98: /* cbw/cwde/cdqe */
3757                 switch (c->op_bytes) {
3758                 case 2: c->dst.val = (s8)c->dst.val; break;
3759                 case 4: c->dst.val = (s16)c->dst.val; break;
3760                 case 8: c->dst.val = (s32)c->dst.val; break;
3761                 }
3762                 break;
3763         case 0x9c: /* pushf */
3764                 c->src.val =  (unsigned long) ctxt->eflags;
3765                 rc = em_push(ctxt);
3766                 break;
3767         case 0x9d: /* popf */
3768                 c->dst.type = OP_REG;
3769                 c->dst.addr.reg = &ctxt->eflags;
3770                 c->dst.bytes = c->op_bytes;
3771                 rc = emulate_popf(ctxt, ops, &c->dst.val, c->op_bytes);
3772                 break;
3773         case 0xa6 ... 0xa7:     /* cmps */
3774                 goto cmp;
3775         case 0xa8 ... 0xa9:     /* test ax, imm */
3776                 goto test;
3777         case 0xae ... 0xaf:     /* scas */
3778                 goto cmp;
3779         case 0xc0 ... 0xc1:
3780                 emulate_grp2(ctxt);
3781                 break;
3782         case 0xc3: /* ret */
3783                 c->dst.type = OP_REG;
3784                 c->dst.addr.reg = &c->eip;
3785                 c->dst.bytes = c->op_bytes;
3786                 goto pop_instruction;
3787         case 0xc4:              /* les */
3788                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_ES);
3789                 break;
3790         case 0xc5:              /* lds */
3791                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_DS);
3792                 break;
3793         case 0xcb:              /* ret far */
3794                 rc = emulate_ret_far(ctxt, ops);
3795                 break;
3796         case 0xcc:              /* int3 */
3797                 irq = 3;
3798                 goto do_interrupt;
3799         case 0xcd:              /* int n */
3800                 irq = c->src.val;
3801         do_interrupt:
3802                 rc = emulate_int(ctxt, ops, irq);
3803                 break;
3804         case 0xce:              /* into */
3805                 if (ctxt->eflags & EFLG_OF) {
3806                         irq = 4;
3807                         goto do_interrupt;
3808                 }
3809                 break;
3810         case 0xcf:              /* iret */
3811                 rc = emulate_iret(ctxt, ops);
3812                 break;
3813         case 0xd0 ... 0xd1:     /* Grp2 */
3814                 emulate_grp2(ctxt);
3815                 break;
3816         case 0xd2 ... 0xd3:     /* Grp2 */
3817                 c->src.val = c->regs[VCPU_REGS_RCX];
3818                 emulate_grp2(ctxt);
3819                 break;
3820         case 0xe0 ... 0xe2:     /* loop/loopz/loopnz */
3821                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3822                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) != 0 &&
3823                     (c->b == 0xe2 || test_cc(c->b ^ 0x5, ctxt->eflags)))
3824                         jmp_rel(c, c->src.val);
3825                 break;
3826         case 0xe3:      /* jcxz/jecxz/jrcxz */
3827                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0)
3828                         jmp_rel(c, c->src.val);
3829                 break;
3830         case 0xe4:      /* inb */
3831         case 0xe5:      /* in */
3832                 goto do_io_in;
3833         case 0xe6: /* outb */
3834         case 0xe7: /* out */
3835                 goto do_io_out;
3836         case 0xe8: /* call (near) */ {
3837                 long int rel = c->src.val;
3838                 c->src.val = (unsigned long) c->eip;
3839                 jmp_rel(c, rel);
3840                 rc = em_push(ctxt);
3841                 break;
3842         }
3843         case 0xe9: /* jmp rel */
3844                 goto jmp;
3845         case 0xea: { /* jmp far */
3846                 unsigned short sel;
3847         jump_far:
3848                 memcpy(&sel, c->src.valptr + c->op_bytes, 2);
3849
3850                 if (load_segment_descriptor(ctxt, ops, sel, VCPU_SREG_CS))
3851                         goto done;
3852
3853                 c->eip = 0;
3854                 memcpy(&c->eip, c->src.valptr, c->op_bytes);
3855                 break;
3856         }
3857         case 0xeb:
3858               jmp:              /* jmp rel short */
3859                 jmp_rel(c, c->src.val);
3860                 c->dst.type = OP_NONE; /* Disable writeback. */
3861                 break;
3862         case 0xec: /* in al,dx */
3863         case 0xed: /* in (e/r)ax,dx */
3864                 c->src.val = c->regs[VCPU_REGS_RDX];
3865         do_io_in:
3866                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes, c->src.val,
3867                                      &c->dst.val))
3868                         goto done; /* IO is needed */
3869                 break;
3870         case 0xee: /* out dx,al */
3871         case 0xef: /* out dx,(e/r)ax */
3872                 c->dst.val = c->regs[VCPU_REGS_RDX];
3873         do_io_out:
3874                 ops->pio_out_emulated(c->src.bytes, c->dst.val,
3875                                       &c->src.val, 1, ctxt->vcpu);
3876                 c->dst.type = OP_NONE;  /* Disable writeback. */
3877                 break;
3878         case 0xf4:              /* hlt */
3879                 ctxt->vcpu->arch.halt_request = 1;
3880                 break;
3881         case 0xf5:      /* cmc */
3882                 /* complement carry flag from eflags reg */
3883                 ctxt->eflags ^= EFLG_CF;
3884                 break;
3885         case 0xf6 ... 0xf7:     /* Grp3 */
3886                 rc = emulate_grp3(ctxt, ops);
3887                 break;
3888         case 0xf8: /* clc */
3889                 ctxt->eflags &= ~EFLG_CF;
3890                 break;
3891         case 0xf9: /* stc */
3892                 ctxt->eflags |= EFLG_CF;
3893                 break;
3894         case 0xfa: /* cli */
3895                 if (emulator_bad_iopl(ctxt, ops)) {
3896                         rc = emulate_gp(ctxt, 0);
3897                         goto done;
3898                 } else
3899                         ctxt->eflags &= ~X86_EFLAGS_IF;
3900                 break;
3901         case 0xfb: /* sti */
3902                 if (emulator_bad_iopl(ctxt, ops)) {
3903                         rc = emulate_gp(ctxt, 0);
3904                         goto done;
3905                 } else {
3906                         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3907                         ctxt->eflags |= X86_EFLAGS_IF;
3908                 }
3909                 break;
3910         case 0xfc: /* cld */
3911                 ctxt->eflags &= ~EFLG_DF;
3912                 break;
3913         case 0xfd: /* std */
3914                 ctxt->eflags |= EFLG_DF;
3915                 break;
3916         case 0xfe: /* Grp4 */
3917         grp45:
3918                 rc = emulate_grp45(ctxt);
3919                 break;
3920         case 0xff: /* Grp5 */
3921                 if (c->modrm_reg == 5)
3922                         goto jump_far;
3923                 goto grp45;
3924         default:
3925                 goto cannot_emulate;
3926         }
3927
3928         if (rc != X86EMUL_CONTINUE)
3929                 goto done;
3930
3931 writeback:
3932         rc = writeback(ctxt, ops);
3933         if (rc != X86EMUL_CONTINUE)
3934                 goto done;
3935
3936         /*
3937          * restore dst type in case the decoding will be reused
3938          * (happens for string instruction )
3939          */
3940         c->dst.type = saved_dst_type;
3941
3942         if ((c->d & SrcMask) == SrcSI)
3943                 string_addr_inc(ctxt, seg_override(ctxt, ops, c),
3944                                 VCPU_REGS_RSI, &c->src);
3945
3946         if ((c->d & DstMask) == DstDI)
3947                 string_addr_inc(ctxt, VCPU_SREG_ES, VCPU_REGS_RDI,
3948                                 &c->dst);
3949
3950         if (c->rep_prefix && (c->d & String)) {
3951                 struct read_cache *r = &ctxt->decode.io_read;
3952                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3953
3954                 if (!string_insn_completed(ctxt)) {
3955                         /*
3956                          * Re-enter guest when pio read ahead buffer is empty
3957                          * or, if it is not used, after each 1024 iteration.
3958                          */
3959                         if ((r->end != 0 || c->regs[VCPU_REGS_RCX] & 0x3ff) &&
3960                             (r->end == 0 || r->end != r->pos)) {
3961                                 /*
3962                                  * Reset read cache. Usually happens before
3963                                  * decode, but since instruction is restarted
3964                                  * we have to do it here.
3965                                  */
3966                                 ctxt->decode.mem_read.end = 0;
3967                                 return EMULATION_RESTART;
3968                         }
3969                         goto done; /* skip rip writeback */
3970                 }
3971         }
3972
3973         ctxt->eip = c->eip;
3974
3975 done:
3976         if (rc == X86EMUL_PROPAGATE_FAULT)
3977                 ctxt->have_exception = true;
3978         if (rc == X86EMUL_INTERCEPTED)
3979                 return EMULATION_INTERCEPTED;
3980
3981         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3982
3983 twobyte_insn:
3984         switch (c->b) {
3985         case 0x01: /* lgdt, lidt, lmsw */
3986                 switch (c->modrm_reg) {
3987                         u16 size;
3988                         unsigned long address;
3989
3990                 case 0: /* vmcall */
3991                         if (c->modrm_mod != 3 || c->modrm_rm != 1)
3992                                 goto cannot_emulate;
3993
3994                         rc = kvm_fix_hypercall(ctxt->vcpu);
3995                         if (rc != X86EMUL_CONTINUE)
3996                                 goto done;
3997
3998                         /* Let the processor re-execute the fixed hypercall */
3999                         c->eip = ctxt->eip;
4000                         /* Disable writeback. */
4001                         c->dst.type = OP_NONE;
4002                         break;
4003                 case 2: /* lgdt */
4004                         rc = read_descriptor(ctxt, ops, c->src.addr.mem,
4005                                              &size, &address, c->op_bytes);
4006                         if (rc != X86EMUL_CONTINUE)
4007                                 goto done;
4008                         realmode_lgdt(ctxt->vcpu, size, address);
4009                         /* Disable writeback. */
4010                         c->dst.type = OP_NONE;
4011                         break;
4012                 case 3: /* lidt/vmmcall */
4013                         if (c->modrm_mod == 3) {
4014                                 switch (c->modrm_rm) {
4015                                 case 1:
4016                                         rc = kvm_fix_hypercall(ctxt->vcpu);
4017                                         break;
4018                                 default:
4019                                         goto cannot_emulate;
4020                                 }
4021                         } else {
4022                                 rc = read_descriptor(ctxt, ops, c->src.addr.mem,
4023                                                      &size, &address,
4024                                                      c->op_bytes);
4025                                 if (rc != X86EMUL_CONTINUE)
4026                                         goto done;
4027                                 realmode_lidt(ctxt->vcpu, size, address);
4028                         }
4029                         /* Disable writeback. */
4030                         c->dst.type = OP_NONE;
4031                         break;
4032                 case 4: /* smsw */
4033                         c->dst.bytes = 2;
4034                         c->dst.val = ops->get_cr(0, ctxt->vcpu);
4035                         break;
4036                 case 6: /* lmsw */
4037                         ops->set_cr(0, (ops->get_cr(0, ctxt->vcpu) & ~0x0eul) |
4038                                     (c->src.val & 0x0f), ctxt->vcpu);
4039                         c->dst.type = OP_NONE;
4040                         break;
4041                 case 5: /* not defined */
4042                         emulate_ud(ctxt);
4043                         rc = X86EMUL_PROPAGATE_FAULT;
4044                         goto done;
4045                 case 7: /* invlpg*/
4046                         rc = em_invlpg(ctxt);
4047                         break;
4048                 default:
4049                         goto cannot_emulate;
4050                 }
4051                 break;
4052         case 0x05:              /* syscall */
4053                 rc = emulate_syscall(ctxt, ops);
4054                 break;
4055         case 0x06:
4056                 emulate_clts(ctxt->vcpu);
4057                 break;
4058         case 0x09:              /* wbinvd */
4059                 kvm_emulate_wbinvd(ctxt->vcpu);
4060                 break;
4061         case 0x08:              /* invd */
4062         case 0x0d:              /* GrpP (prefetch) */
4063         case 0x18:              /* Grp16 (prefetch/nop) */
4064                 break;
4065         case 0x20: /* mov cr, reg */
4066                 c->dst.val = ops->get_cr(c->modrm_reg, ctxt->vcpu);
4067                 break;
4068         case 0x21: /* mov from dr to reg */
4069                 ops->get_dr(c->modrm_reg, &c->dst.val, ctxt->vcpu);
4070                 break;
4071         case 0x22: /* mov reg, cr */
4072                 if (ops->set_cr(c->modrm_reg, c->src.val, ctxt->vcpu)) {
4073                         emulate_gp(ctxt, 0);
4074                         rc = X86EMUL_PROPAGATE_FAULT;
4075                         goto done;
4076                 }
4077                 c->dst.type = OP_NONE;
4078                 break;
4079         case 0x23: /* mov from reg to dr */
4080                 if (ops->set_dr(c->modrm_reg, c->src.val &
4081                                 ((ctxt->mode == X86EMUL_MODE_PROT64) ?
4082                                  ~0ULL : ~0U), ctxt->vcpu) < 0) {
4083                         /* #UD condition is already handled by the code above */
4084                         emulate_gp(ctxt, 0);
4085                         rc = X86EMUL_PROPAGATE_FAULT;
4086                         goto done;
4087                 }
4088
4089                 c->dst.type = OP_NONE;  /* no writeback */
4090                 break;
4091         case 0x30:
4092                 /* wrmsr */
4093                 msr_data = (u32)c->regs[VCPU_REGS_RAX]
4094                         | ((u64)c->regs[VCPU_REGS_RDX] << 32);
4095                 if (ops->set_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], msr_data)) {
4096                         emulate_gp(ctxt, 0);
4097                         rc = X86EMUL_PROPAGATE_FAULT;
4098                         goto done;
4099                 }
4100                 rc = X86EMUL_CONTINUE;
4101                 break;
4102         case 0x32:
4103                 /* rdmsr */
4104                 if (ops->get_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], &msr_data)) {
4105                         emulate_gp(ctxt, 0);
4106                         rc = X86EMUL_PROPAGATE_FAULT;
4107                         goto done;
4108                 } else {
4109                         c->regs[VCPU_REGS_RAX] = (u32)msr_data;
4110                         c->regs[VCPU_REGS_RDX] = msr_data >> 32;
4111                 }
4112                 rc = X86EMUL_CONTINUE;
4113                 break;
4114         case 0x34:              /* sysenter */
4115                 rc = emulate_sysenter(ctxt, ops);
4116                 break;
4117         case 0x35:              /* sysexit */
4118                 rc = emulate_sysexit(ctxt, ops);
4119                 break;
4120         case 0x40 ... 0x4f:     /* cmov */
4121                 c->dst.val = c->dst.orig_val = c->src.val;
4122                 if (!test_cc(c->b, ctxt->eflags))
4123                         c->dst.type = OP_NONE; /* no writeback */
4124                 break;
4125         case 0x80 ... 0x8f: /* jnz rel, etc*/
4126                 if (test_cc(c->b, ctxt->eflags))
4127                         jmp_rel(c, c->src.val);
4128                 break;
4129         case 0x90 ... 0x9f:     /* setcc r/m8 */
4130                 c->dst.val = test_cc(c->b, ctxt->eflags);
4131                 break;
4132         case 0xa0:        /* push fs */
4133                 rc = emulate_push_sreg(ctxt, ops, VCPU_SREG_FS);
4134                 break;
4135         case 0xa1:       /* pop fs */
4136                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_FS);
4137                 break;
4138         case 0xa3:
4139               bt:               /* bt */
4140                 c->dst.type = OP_NONE;
4141                 /* only subword offset */
4142                 c->src.val &= (c->dst.bytes << 3) - 1;
4143                 emulate_2op_SrcV_nobyte("bt", c->src, c->dst, ctxt->eflags);
4144                 break;
4145         case 0xa4: /* shld imm8, r, r/m */
4146         case 0xa5: /* shld cl, r, r/m */
4147                 emulate_2op_cl("shld", c->src2, c->src, c->dst, ctxt->eflags);
4148                 break;
4149         case 0xa8:      /* push gs */
4150                 rc = emulate_push_sreg(ctxt, ops, VCPU_SREG_GS);
4151                 break;
4152         case 0xa9:      /* pop gs */
4153                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_GS);
4154                 break;
4155         case 0xab:
4156               bts:              /* bts */
4157                 emulate_2op_SrcV_nobyte("bts", c->src, c->dst, ctxt->eflags);
4158                 break;
4159         case 0xac: /* shrd imm8, r, r/m */
4160         case 0xad: /* shrd cl, r, r/m */
4161                 emulate_2op_cl("shrd", c->src2, c->src, c->dst, ctxt->eflags);
4162                 break;
4163         case 0xae:              /* clflush */
4164                 break;
4165         case 0xb0 ... 0xb1:     /* cmpxchg */
4166                 /*
4167                  * Save real source value, then compare EAX against
4168                  * destination.
4169                  */
4170                 c->src.orig_val = c->src.val;
4171                 c->src.val = c->regs[VCPU_REGS_RAX];
4172                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
4173                 if (ctxt->eflags & EFLG_ZF) {
4174                         /* Success: write back to memory. */
4175                         c->dst.val = c->src.orig_val;
4176                 } else {
4177                         /* Failure: write the value we saw to EAX. */
4178                         c->dst.type = OP_REG;
4179                         c->dst.addr.reg = (unsigned long *)&c->regs[VCPU_REGS_RAX];
4180                 }
4181                 break;
4182         case 0xb2:              /* lss */
4183                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_SS);
4184                 break;
4185         case 0xb3:
4186               btr:              /* btr */
4187                 emulate_2op_SrcV_nobyte("btr", c->src, c->dst, ctxt->eflags);
4188                 break;
4189         case 0xb4:              /* lfs */
4190                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_FS);
4191                 break;
4192         case 0xb5:              /* lgs */
4193                 rc = emulate_load_segment(ctxt, ops, VCPU_SREG_GS);
4194                 break;
4195         case 0xb6 ... 0xb7:     /* movzx */
4196                 c->dst.bytes = c->op_bytes;
4197                 c->dst.val = (c->d & ByteOp) ? (u8) c->src.val
4198                                                        : (u16) c->src.val;
4199                 break;
4200         case 0xba:              /* Grp8 */
4201                 switch (c->modrm_reg & 3) {
4202                 case 0:
4203                         goto bt;
4204                 case 1:
4205                         goto bts;
4206                 case 2:
4207                         goto btr;
4208                 case 3:
4209                         goto btc;
4210                 }
4211                 break;
4212         case 0xbb:
4213               btc:              /* btc */
4214                 emulate_2op_SrcV_nobyte("btc", c->src, c->dst, ctxt->eflags);
4215                 break;
4216         case 0xbc: {            /* bsf */
4217                 u8 zf;
4218                 __asm__ ("bsf %2, %0; setz %1"
4219                          : "=r"(c->dst.val), "=q"(zf)
4220                          : "r"(c->src.val));
4221                 ctxt->eflags &= ~X86_EFLAGS_ZF;
4222                 if (zf) {
4223                         ctxt->eflags |= X86_EFLAGS_ZF;
4224                         c->dst.type = OP_NONE;  /* Disable writeback. */
4225                 }
4226                 break;
4227         }
4228         case 0xbd: {            /* bsr */
4229                 u8 zf;
4230                 __asm__ ("bsr %2, %0; setz %1"
4231                          : "=r"(c->dst.val), "=q"(zf)
4232                          : "r"(c->src.val));
4233                 ctxt->eflags &= ~X86_EFLAGS_ZF;
4234                 if (zf) {
4235                         ctxt->eflags |= X86_EFLAGS_ZF;
4236                         c->dst.type = OP_NONE;  /* Disable writeback. */
4237                 }
4238                 break;
4239         }
4240         case 0xbe ... 0xbf:     /* movsx */
4241                 c->dst.bytes = c->op_bytes;
4242                 c->dst.val = (c->d & ByteOp) ? (s8) c->src.val :
4243                                                         (s16) c->src.val;
4244                 break;
4245         case 0xc0 ... 0xc1:     /* xadd */
4246                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
4247                 /* Write back the register source. */
4248                 c->src.val = c->dst.orig_val;
4249                 write_register_operand(&c->src);
4250                 break;
4251         case 0xc3:              /* movnti */
4252                 c->dst.bytes = c->op_bytes;
4253                 c->dst.val = (c->op_bytes == 4) ? (u32) c->src.val :
4254                                                         (u64) c->src.val;
4255                 break;
4256         case 0xc7:              /* Grp9 (cmpxchg8b) */
4257                 rc = emulate_grp9(ctxt, ops);
4258                 break;
4259         default:
4260                 goto cannot_emulate;
4261         }
4262
4263         if (rc != X86EMUL_CONTINUE)
4264                 goto done;
4265
4266         goto writeback;
4267
4268 cannot_emulate:
4269         return EMULATION_FAILED;
4270 }