Pileus Git - ~andy/linux/blob - arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63
  64 #define OpBits             5  /* Width of operand field */
  65 #define OpMask             ((1ull << OpBits) - 1)
  66
  67 /*
  68  * Opcode effective-address decode tables.
  69  * Note that we only emulate instructions that have at least one memory
  70  * operand (excluding implicit stack references). We assume that stack
  71  * references and instruction fetches will never occur in special memory
  72  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  73  * not be handled.
  74  */
  75
  76 /* Operand sizes: 8-bit operands or specified/overridden size. */
  77 #define ByteOp      (1<<0)      /* 8-bit operands. */
  78 /* Destination operand type. */
  79 #define DstShift    1
  80 #define ImplicitOps (OpImplicit << DstShift)
  81 #define DstReg      (OpReg << DstShift)
  82 #define DstMem      (OpMem << DstShift)
  83 #define DstAcc      (OpAcc << DstShift)
  84 #define DstDI       (OpDI << DstShift)
  85 #define DstMem64    (OpMem64 << DstShift)
  86 #define DstImmUByte (OpImmUByte << DstShift)
  87 #define DstDX       (OpDX << DstShift)
  88 #define DstMask     (OpMask << DstShift)
  89 /* Source operand type. */
  90 #define SrcShift    6
  91 #define SrcNone     (OpNone << SrcShift)
  92 #define SrcReg      (OpReg << SrcShift)
  93 #define SrcMem      (OpMem << SrcShift)
  94 #define SrcMem16    (OpMem16 << SrcShift)
  95 #define SrcMem32    (OpMem32 << SrcShift)
  96 #define SrcImm      (OpImm << SrcShift)
  97 #define SrcImmByte  (OpImmByte << SrcShift)
  98 #define SrcOne      (OpOne << SrcShift)
  99 #define SrcImmUByte (OpImmUByte << SrcShift)
 100 #define SrcImmU     (OpImmU << SrcShift)
 101 #define SrcSI       (OpSI << SrcShift)
 102 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 103 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 104 #define SrcAcc      (OpAcc << SrcShift)
 105 #define SrcImmU16   (OpImmU16 << SrcShift)
 106 #define SrcImm64    (OpImm64 << SrcShift)
 107 #define SrcDX       (OpDX << SrcShift)
 108 #define SrcMem8     (OpMem8 << SrcShift)
 109 #define SrcMask     (OpMask << SrcShift)
 110 #define BitOp       (1<<11)
 111 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 112 #define String      (1<<13)     /* String instruction (rep capable) */
 113 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 114 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 115 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 116 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 117 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 118 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 119 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 120 #define Sse         (1<<18)     /* SSE Vector instruction */
 121 /* Generic ModRM decode. */
 122 #define ModRM       (1<<19)
 123 /* Destination is only written; never read. */
 124 #define Mov         (1<<20)
 125 /* Misc flags */
 126 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 127 #define VendorSpecific (1<<22) /* Vendor specific instruction */
 128 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 129 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 130 #define Undefined   (1<<25) /* No Such Instruction */
 131 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 132 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 133 #define No64        (1<<28)
 134 #define PageTable   (1 << 29)   /* instruction used to write page table */
 135 /* Source 2 operand type */
 136 #define Src2Shift   (30)
 137 #define Src2None    (OpNone << Src2Shift)
 138 #define Src2CL      (OpCL << Src2Shift)
 139 #define Src2ImmByte (OpImmByte << Src2Shift)
 140 #define Src2One     (OpOne << Src2Shift)
 141 #define Src2Imm     (OpImm << Src2Shift)
 142 #define Src2ES      (OpES << Src2Shift)
 143 #define Src2CS      (OpCS << Src2Shift)
 144 #define Src2SS      (OpSS << Src2Shift)
 145 #define Src2DS      (OpDS << Src2Shift)
 146 #define Src2FS      (OpFS << Src2Shift)
 147 #define Src2GS      (OpGS << Src2Shift)
 148 #define Src2Mask    (OpMask << Src2Shift)
 149 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 150 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 151 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 152 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 153 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 154 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 155
 156 #define X2(x...) x, x
 157 #define X3(x...) X2(x), x
 158 #define X4(x...) X2(x), X2(x)
 159 #define X5(x...) X4(x), x
 160 #define X6(x...) X4(x), X2(x)
 161 #define X7(x...) X4(x), X3(x)
 162 #define X8(x...) X4(x), X4(x)
 163 #define X16(x...) X8(x), X8(x)
 164
 165 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 166 #define FASTOP_SIZE 8
 167
 168 /*
 169  * fastop functions have a special calling convention:
 170  *
 171  * dst:    [rdx]:rax  (in/out)
 172  * src:    rbx        (in/out)
 173  * src2:   rcx        (in)
 174  * flags:  rflags     (in/out)
 175  *
 176  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 177  * different operand sizes can be reached by calculation, rather than a jump
 178  * table (which would be bigger than the code).
 179  *
 180  * fastop functions are declared as taking a never-defined fastop parameter,
 181  * so they can't be called from C directly.
 182  */
 183
 184 struct fastop;
 185
 186 struct opcode {
 187         u64 flags : 56;
 188         u64 intercept : 8;
 189         union {
 190                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 191                 const struct opcode *group;
 192                 const struct group_dual *gdual;
 193                 const struct gprefix *gprefix;
 194                 const struct escape *esc;
 195                 void (*fastop)(struct fastop *fake);
 196         } u;
 197         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 198 };
 199
 200 struct group_dual {
 201         struct opcode mod012[8];
 202         struct opcode mod3[8];
 203 };
 204
 205 struct gprefix {
 206         struct opcode pfx_no;
 207         struct opcode pfx_66;
 208         struct opcode pfx_f2;
 209         struct opcode pfx_f3;
 210 };
 211
 212 struct escape {
 213         struct opcode op[8];
 214         struct opcode high[64];
 215 };
 216
 217 /* EFLAGS bit definitions. */
 218 #define EFLG_ID (1<<21)
 219 #define EFLG_VIP (1<<20)
 220 #define EFLG_VIF (1<<19)
 221 #define EFLG_AC (1<<18)
 222 #define EFLG_VM (1<<17)
 223 #define EFLG_RF (1<<16)
 224 #define EFLG_IOPL (3<<12)
 225 #define EFLG_NT (1<<14)
 226 #define EFLG_OF (1<<11)
 227 #define EFLG_DF (1<<10)
 228 #define EFLG_IF (1<<9)
 229 #define EFLG_TF (1<<8)
 230 #define EFLG_SF (1<<7)
 231 #define EFLG_ZF (1<<6)
 232 #define EFLG_AF (1<<4)
 233 #define EFLG_PF (1<<2)
 234 #define EFLG_CF (1<<0)
 235
 236 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 237 #define EFLG_RESERVED_ONE_MASK 2
 238
 239 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 240 {
 241         if (!(ctxt->regs_valid & (1 << nr))) {
 242                 ctxt->regs_valid |= 1 << nr;
 243                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 244         }
 245         return ctxt->_regs[nr];
 246 }
 247
 248 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 249 {
 250         ctxt->regs_valid |= 1 << nr;
 251         ctxt->regs_dirty |= 1 << nr;
 252         return &ctxt->_regs[nr];
 253 }
 254
 255 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 256 {
 257         reg_read(ctxt, nr);
 258         return reg_write(ctxt, nr);
 259 }
 260
 261 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 262 {
 263         unsigned reg;
 264
 265         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 266                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 267 }
 268
 269 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 270 {
 271         ctxt->regs_dirty = 0;
 272         ctxt->regs_valid = 0;
 273 }
 274
 275 /*
 276  * Instruction emulation:
 277  * Most instructions are emulated directly via a fragment of inline assembly
 278  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 279  * any modified flags.
 280  */
 281
 282 #if defined(CONFIG_X86_64)
 283 #define _LO32 "k"               /* force 32-bit operand */
 284 #define _STK  "%%rsp"           /* stack pointer */
 285 #elif defined(__i386__)
 286 #define _LO32 ""                /* force 32-bit operand */
 287 #define _STK  "%%esp"           /* stack pointer */
 288 #endif
 289
 290 /*
 291  * These EFLAGS bits are restored from saved value during emulation, and
 292  * any changes are written back to the saved value after emulation.
 293  */
 294 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 295
 296 /* Before executing instruction: restore necessary bits in EFLAGS. */
 297 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 298         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 299         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 300         "push %"_tmp"; "                                                \
 301         "push %"_tmp"; "                                                \
 302         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 303         "andl %"_LO32 _tmp",("_STK"); "                                 \
 304         "pushf; "                                                       \
 305         "notl %"_LO32 _tmp"; "                                          \
 306         "andl %"_LO32 _tmp",("_STK"); "                                 \
 307         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 308         "pop  %"_tmp"; "                                                \
 309         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 310         "popf; "                                                        \
 311         "pop  %"_sav"; "
 312
 313 /* After executing instruction: write-back necessary bits in EFLAGS. */
 314 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 315         /* _sav |= EFLAGS & _msk; */            \
 316         "pushf; "                               \
 317         "pop  %"_tmp"; "                        \
 318         "andl %"_msk",%"_LO32 _tmp"; "          \
 319         "orl  %"_LO32 _tmp",%"_sav"; "
 320
 321 #ifdef CONFIG_X86_64
 322 #define ON64(x) x
 323 #else
 324 #define ON64(x)
 325 #endif
 326
 327 #define ____emulate_2op(ctxt, _op, _x, _y, _suffix, _dsttype)   \
 328         do {                                                            \
 329                 __asm__ __volatile__ (                                  \
 330                         _PRE_EFLAGS("0", "4", "2")                      \
 331                         _op _suffix " %"_x"3,%1; "                      \
 332                         _POST_EFLAGS("0", "4", "2")                     \
 333                         : "=m" ((ctxt)->eflags),                        \
 334                           "+q" (*(_dsttype*)&(ctxt)->dst.val),          \
 335                           "=&r" (_tmp)                                  \
 336                         : _y ((ctxt)->src.val), "i" (EFLAGS_MASK));     \
 337         } while (0)
 338
 339
 340 /* Raw emulation: instruction has two explicit operands. */
 341 #define __emulate_2op_nobyte(ctxt,_op,_wx,_wy,_lx,_ly,_qx,_qy)          \
 342         do {                                                            \
 343                 unsigned long _tmp;                                     \
 344                                                                         \
 345                 switch ((ctxt)->dst.bytes) {                            \
 346                 case 2:                                                 \
 347                         ____emulate_2op(ctxt,_op,_wx,_wy,"w",u16);      \
 348                         break;                                          \
 349                 case 4:                                                 \
 350                         ____emulate_2op(ctxt,_op,_lx,_ly,"l",u32);      \
 351                         break;                                          \
 352                 case 8:                                                 \
 353                         ON64(____emulate_2op(ctxt,_op,_qx,_qy,"q",u64)); \
 354                         break;                                          \
 355                 }                                                       \
 356         } while (0)
 357
 358 #define __emulate_2op(ctxt,_op,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy)              \
 359         do {                                                                 \
 360                 unsigned long _tmp;                                          \
 361                 switch ((ctxt)->dst.bytes) {                                 \
 362                 case 1:                                                      \
 363                         ____emulate_2op(ctxt,_op,_bx,_by,"b",u8);            \
 364                         break;                                               \
 365                 default:                                                     \
 366                         __emulate_2op_nobyte(ctxt, _op,                      \
 367                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 368                         break;                                               \
 369                 }                                                            \
 370         } while (0)
 371
 372 /* Source operand is byte-sized and may be restricted to just %cl. */
 373 #define emulate_2op_SrcB(ctxt, _op)                                     \
 374         __emulate_2op(ctxt, _op, "b", "c", "b", "c", "b", "c", "b", "c")
 375
 376 /* Source operand is byte, word, long or quad sized. */
 377 #define emulate_2op_SrcV(ctxt, _op)                                     \
 378         __emulate_2op(ctxt, _op, "b", "q", "w", "r", _LO32, "r", "", "r")
 379
 380 /* Source operand is word, long or quad sized. */
 381 #define emulate_2op_SrcV_nobyte(ctxt, _op)                              \
 382         __emulate_2op_nobyte(ctxt, _op, "w", "r", _LO32, "r", "", "r")
 383
 384 /* Instruction has three operands and one operand is stored in ECX register */
 385 #define __emulate_2op_cl(ctxt, _op, _suffix, _type)             \
 386         do {                                                            \
 387                 unsigned long _tmp;                                     \
 388                 _type _clv  = (ctxt)->src2.val;                         \
 389                 _type _srcv = (ctxt)->src.val;                          \
 390                 _type _dstv = (ctxt)->dst.val;                          \
 391                                                                         \
 392                 __asm__ __volatile__ (                                  \
 393                         _PRE_EFLAGS("0", "5", "2")                      \
 394                         _op _suffix " %4,%1 \n"                         \
 395                         _POST_EFLAGS("0", "5", "2")                     \
 396                         : "=m" ((ctxt)->eflags), "+r" (_dstv), "=&r" (_tmp) \
 397                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)   \
 398                         );                                              \
 399                                                                         \
 400                 (ctxt)->src2.val  = (unsigned long) _clv;               \
 401                 (ctxt)->src2.val = (unsigned long) _srcv;               \
 402                 (ctxt)->dst.val = (unsigned long) _dstv;                \
 403         } while (0)
 404
 405 #define emulate_2op_cl(ctxt, _op)                                       \
 406         do {                                                            \
 407                 switch ((ctxt)->dst.bytes) {                            \
 408                 case 2:                                                 \
 409                         __emulate_2op_cl(ctxt, _op, "w", u16);          \
 410                         break;                                          \
 411                 case 4:                                                 \
 412                         __emulate_2op_cl(ctxt, _op, "l", u32);          \
 413                         break;                                          \
 414                 case 8:                                                 \
 415                         ON64(__emulate_2op_cl(ctxt, _op, "q", ulong));  \
 416                         break;                                          \
 417                 }                                                       \
 418         } while (0)
 419
 420 #define __emulate_1op(ctxt, _op, _suffix)                               \
 421         do {                                                            \
 422                 unsigned long _tmp;                                     \
 423                                                                         \
 424                 __asm__ __volatile__ (                                  \
 425                         _PRE_EFLAGS("0", "3", "2")                      \
 426                         _op _suffix " %1; "                             \
 427                         _POST_EFLAGS("0", "3", "2")                     \
 428                         : "=m" ((ctxt)->eflags), "+m" ((ctxt)->dst.val), \
 429                           "=&r" (_tmp)                                  \
 430                         : "i" (EFLAGS_MASK));                           \
 431         } while (0)
 432
 433 /* Instruction has only one explicit operand (no source operand). */
 434 #define emulate_1op(ctxt, _op)                                          \
 435         do {                                                            \
 436                 switch ((ctxt)->dst.bytes) {                            \
 437                 case 1: __emulate_1op(ctxt, _op, "b"); break;           \
 438                 case 2: __emulate_1op(ctxt, _op, "w"); break;           \
 439                 case 4: __emulate_1op(ctxt, _op, "l"); break;           \
 440                 case 8: ON64(__emulate_1op(ctxt, _op, "q")); break;     \
 441                 }                                                       \
 442         } while (0)
 443
 444 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 445 #define FOP_RET   "ret \n\t"
 446
 447 #define FOP_START(op) \
 448         extern void em_##op(struct fastop *fake); \
 449         asm(".pushsection .text, \"ax\" \n\t" \
 450             ".global em_" #op " \n\t" \
 451             FOP_ALIGN \
 452             "em_" #op ": \n\t"
 453
 454 #define FOP_END \
 455             ".popsection")
 456
 457 #define FOPNOP() FOP_ALIGN FOP_RET
 458
 459 #define FOP1E(op,  dst) \
 460         FOP_ALIGN #op " %" #dst " \n\t" FOP_RET
 461
 462 #define FASTOP1(op) \
 463         FOP_START(op) \
 464         FOP1E(op##b, al) \
 465         FOP1E(op##w, ax) \
 466         FOP1E(op##l, eax) \
 467         ON64(FOP1E(op##q, rax)) \
 468         FOP_END
 469
 470 #define FOP2E(op,  dst, src)       \
 471         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 472
 473 #define FASTOP2(op) \
 474         FOP_START(op) \
 475         FOP2E(op##b, al, bl) \
 476         FOP2E(op##w, ax, bx) \
 477         FOP2E(op##l, eax, ebx) \
 478         ON64(FOP2E(op##q, rax, rbx)) \
 479         FOP_END
 480
 481 #define FOP3E(op,  dst, src, src2) \
 482         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 483
 484 /* 3-operand, word-only, src2=cl */
 485 #define FASTOP3WCL(op) \
 486         FOP_START(op) \
 487         FOPNOP() \
 488         FOP3E(op##w, ax, bx, cl) \
 489         FOP3E(op##l, eax, ebx, cl) \
 490         ON64(FOP3E(op##q, rax, rbx, cl)) \
 491         FOP_END
 492
 493 #define __emulate_1op_rax_rdx(ctxt, _op, _suffix, _ex)                  \
 494         do {                                                            \
 495                 unsigned long _tmp;                                     \
 496                 ulong *rax = reg_rmw((ctxt), VCPU_REGS_RAX);            \
 497                 ulong *rdx = reg_rmw((ctxt), VCPU_REGS_RDX);            \
 498                                                                         \
 499                 __asm__ __volatile__ (                                  \
 500                         _PRE_EFLAGS("0", "5", "1")                      \
 501                         "1: \n\t"                                       \
 502                         _op _suffix " %6; "                             \
 503                         "2: \n\t"                                       \
 504                         _POST_EFLAGS("0", "5", "1")                     \
 505                         ".pushsection .fixup,\"ax\" \n\t"               \
 506                         "3: movb $1, %4 \n\t"                           \
 507                         "jmp 2b \n\t"                                   \
 508                         ".popsection \n\t"                              \
 509                         _ASM_EXTABLE(1b, 3b)                            \
 510                         : "=m" ((ctxt)->eflags), "=&r" (_tmp),          \
 511                           "+a" (*rax), "+d" (*rdx), "+qm"(_ex)          \
 512                         : "i" (EFLAGS_MASK), "m" ((ctxt)->src.val));    \
 513         } while (0)
 514
 515 /* instruction has only one source operand, destination is implicit (e.g. mul, div, imul, idiv) */
 516 #define emulate_1op_rax_rdx(ctxt, _op, _ex)     \
 517         do {                                                            \
 518                 switch((ctxt)->src.bytes) {                             \
 519                 case 1:                                                 \
 520                         __emulate_1op_rax_rdx(ctxt, _op, "b", _ex);     \
 521                         break;                                          \
 522                 case 2:                                                 \
 523                         __emulate_1op_rax_rdx(ctxt, _op, "w", _ex);     \
 524                         break;                                          \
 525                 case 4:                                                 \
 526                         __emulate_1op_rax_rdx(ctxt, _op, "l", _ex);     \
 527                         break;                                          \
 528                 case 8: ON64(                                           \
 529                         __emulate_1op_rax_rdx(ctxt, _op, "q", _ex));    \
 530                         break;                                          \
 531                 }                                                       \
 532         } while (0)
 533
 534 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 535                                     enum x86_intercept intercept,
 536                                     enum x86_intercept_stage stage)
 537 {
 538         struct x86_instruction_info info = {
 539                 .intercept  = intercept,
 540                 .rep_prefix = ctxt->rep_prefix,
 541                 .modrm_mod  = ctxt->modrm_mod,
 542                 .modrm_reg  = ctxt->modrm_reg,
 543                 .modrm_rm   = ctxt->modrm_rm,
 544                 .src_val    = ctxt->src.val64,
 545                 .src_bytes  = ctxt->src.bytes,
 546                 .dst_bytes  = ctxt->dst.bytes,
 547                 .ad_bytes   = ctxt->ad_bytes,
 548                 .next_rip   = ctxt->eip,
 549         };
 550
 551         return ctxt->ops->intercept(ctxt, &info, stage);
 552 }
 553
 554 static void assign_masked(ulong *dest, ulong src, ulong mask)
 555 {
 556         *dest = (*dest & ~mask) | (src & mask);
 557 }
 558
 559 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 560 {
 561         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 562 }
 563
 564 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 565 {
 566         u16 sel;
 567         struct desc_struct ss;
 568
 569         if (ctxt->mode == X86EMUL_MODE_PROT64)
 570                 return ~0UL;
 571         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 572         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 573 }
 574
 575 static int stack_size(struct x86_emulate_ctxt *ctxt)
 576 {
 577         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 578 }
 579
 580 /* Access/update address held in a register, based on addressing mode. */
 581 static inline unsigned long
 582 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 583 {
 584         if (ctxt->ad_bytes == sizeof(unsigned long))
 585                 return reg;
 586         else
 587                 return reg & ad_mask(ctxt);
 588 }
 589
 590 static inline unsigned long
 591 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 592 {
 593         return address_mask(ctxt, reg);
 594 }
 595
 596 static void masked_increment(ulong *reg, ulong mask, int inc)
 597 {
 598         assign_masked(reg, *reg + inc, mask);
 599 }
 600
 601 static inline void
 602 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 603 {
 604         ulong mask;
 605
 606         if (ctxt->ad_bytes == sizeof(unsigned long))
 607                 mask = ~0UL;
 608         else
 609                 mask = ad_mask(ctxt);
 610         masked_increment(reg, mask, inc);
 611 }
 612
 613 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 614 {
 615         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 616 }
 617
 618 static inline void jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 619 {
 620         register_address_increment(ctxt, &ctxt->_eip, rel);
 621 }
 622
 623 static u32 desc_limit_scaled(struct desc_struct *desc)
 624 {
 625         u32 limit = get_desc_limit(desc);
 626
 627         return desc->g ? (limit << 12) | 0xfff : limit;
 628 }
 629
 630 static void set_seg_override(struct x86_emulate_ctxt *ctxt, int seg)
 631 {
 632         ctxt->has_seg_override = true;
 633         ctxt->seg_override = seg;
 634 }
 635
 636 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 637 {
 638         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 639                 return 0;
 640
 641         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 642 }
 643
 644 static unsigned seg_override(struct x86_emulate_ctxt *ctxt)
 645 {
 646         if (!ctxt->has_seg_override)
 647                 return 0;
 648
 649         return ctxt->seg_override;
 650 }
 651
 652 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 653                              u32 error, bool valid)
 654 {
 655         ctxt->exception.vector = vec;
 656         ctxt->exception.error_code = error;
 657         ctxt->exception.error_code_valid = valid;
 658         return X86EMUL_PROPAGATE_FAULT;
 659 }
 660
 661 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 662 {
 663         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 664 }
 665
 666 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 667 {
 668         return emulate_exception(ctxt, GP_VECTOR, err, true);
 669 }
 670
 671 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 672 {
 673         return emulate_exception(ctxt, SS_VECTOR, err, true);
 674 }
 675
 676 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 677 {
 678         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 679 }
 680
 681 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 682 {
 683         return emulate_exception(ctxt, TS_VECTOR, err, true);
 684 }
 685
 686 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 687 {
 688         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 689 }
 690
 691 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 692 {
 693         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 694 }
 695
 696 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 697 {
 698         u16 selector;
 699         struct desc_struct desc;
 700
 701         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 702         return selector;
 703 }
 704
 705 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 706                                  unsigned seg)
 707 {
 708         u16 dummy;
 709         u32 base3;
 710         struct desc_struct desc;
 711
 712         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 713         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 714 }
 715
 716 /*
 717  * x86 defines three classes of vector instructions: explicitly
 718  * aligned, explicitly unaligned, and the rest, which change behaviour
 719  * depending on whether they're AVX encoded or not.
 720  *
 721  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 722  * subject to the same check.
 723  */
 724 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 725 {
 726         if (likely(size < 16))
 727                 return false;
 728
 729         if (ctxt->d & Aligned)
 730                 return true;
 731         else if (ctxt->d & Unaligned)
 732                 return false;
 733         else if (ctxt->d & Avx)
 734                 return false;
 735         else
 736                 return true;
 737 }
 738
 739 static int __linearize(struct x86_emulate_ctxt *ctxt,
 740                      struct segmented_address addr,
 741                      unsigned size, bool write, bool fetch,
 742                      ulong *linear)
 743 {
 744         struct desc_struct desc;
 745         bool usable;
 746         ulong la;
 747         u32 lim;
 748         u16 sel;
 749         unsigned cpl;
 750
 751         la = seg_base(ctxt, addr.seg) + addr.ea;
 752         switch (ctxt->mode) {
 753         case X86EMUL_MODE_PROT64:
 754                 if (((signed long)la << 16) >> 16 != la)
 755                         return emulate_gp(ctxt, 0);
 756                 break;
 757         default:
 758                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 759                                                 addr.seg);
 760                 if (!usable)
 761                         goto bad;
 762                 /* code segment in protected mode or read-only data segment */
 763                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 764                                         || !(desc.type & 2)) && write)
 765                         goto bad;
 766                 /* unreadable code segment */
 767                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 768                         goto bad;
 769                 lim = desc_limit_scaled(&desc);
 770                 if ((desc.type & 8) || !(desc.type & 4)) {
 771                         /* expand-up segment */
 772                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 773                                 goto bad;
 774                 } else {
 775                         /* expand-down segment */
 776                         if (addr.ea <= lim || (u32)(addr.ea + size - 1) <= lim)
 777                                 goto bad;
 778                         lim = desc.d ? 0xffffffff : 0xffff;
 779                         if (addr.ea > lim || (u32)(addr.ea + size - 1) > lim)
 780                                 goto bad;
 781                 }
 782                 cpl = ctxt->ops->cpl(ctxt);
 783                 if (!(desc.type & 8)) {
 784                         /* data segment */
 785                         if (cpl > desc.dpl)
 786                                 goto bad;
 787                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 788                         /* nonconforming code segment */
 789                         if (cpl != desc.dpl)
 790                                 goto bad;
 791                 } else if ((desc.type & 8) && (desc.type & 4)) {
 792                         /* conforming code segment */
 793                         if (cpl < desc.dpl)
 794                                 goto bad;
 795                 }
 796                 break;
 797         }
 798         if (fetch ? ctxt->mode != X86EMUL_MODE_PROT64 : ctxt->ad_bytes != 8)
 799                 la &= (u32)-1;
 800         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 801                 return emulate_gp(ctxt, 0);
 802         *linear = la;
 803         return X86EMUL_CONTINUE;
 804 bad:
 805         if (addr.seg == VCPU_SREG_SS)
 806                 return emulate_ss(ctxt, sel);
 807         else
 808                 return emulate_gp(ctxt, sel);
 809 }
 810
 811 static int linearize(struct x86_emulate_ctxt *ctxt,
 812                      struct segmented_address addr,
 813                      unsigned size, bool write,
 814                      ulong *linear)
 815 {
 816         return __linearize(ctxt, addr, size, write, false, linear);
 817 }
 818
 819
 820 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 821                               struct segmented_address addr,
 822                               void *data,
 823                               unsigned size)
 824 {
 825         int rc;
 826         ulong linear;
 827
 828         rc = linearize(ctxt, addr, size, false, &linear);
 829         if (rc != X86EMUL_CONTINUE)
 830                 return rc;
 831         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 832 }
 833
 834 /*
 835  * Fetch the next byte of the instruction being emulated which is pointed to
 836  * by ctxt->_eip, then increment ctxt->_eip.
 837  *
 838  * Also prefetch the remaining bytes of the instruction without crossing page
 839  * boundary if they are not in fetch_cache yet.
 840  */
 841 static int do_insn_fetch_byte(struct x86_emulate_ctxt *ctxt, u8 *dest)
 842 {
 843         struct fetch_cache *fc = &ctxt->fetch;
 844         int rc;
 845         int size, cur_size;
 846
 847         if (ctxt->_eip == fc->end) {
 848                 unsigned long linear;
 849                 struct segmented_address addr = { .seg = VCPU_SREG_CS,
 850                                                   .ea  = ctxt->_eip };
 851                 cur_size = fc->end - fc->start;
 852                 size = min(15UL - cur_size,
 853                            PAGE_SIZE - offset_in_page(ctxt->_eip));
 854                 rc = __linearize(ctxt, addr, size, false, true, &linear);
 855                 if (unlikely(rc != X86EMUL_CONTINUE))
 856                         return rc;
 857                 rc = ctxt->ops->fetch(ctxt, linear, fc->data + cur_size,
 858                                       size, &ctxt->exception);
 859                 if (unlikely(rc != X86EMUL_CONTINUE))
 860                         return rc;
 861                 fc->end += size;
 862         }
 863         *dest = fc->data[ctxt->_eip - fc->start];
 864         ctxt->_eip++;
 865         return X86EMUL_CONTINUE;
 866 }
 867
 868 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 869                          void *dest, unsigned size)
 870 {
 871         int rc;
 872
 873         /* x86 instructions are limited to 15 bytes. */
 874         if (unlikely(ctxt->_eip + size - ctxt->eip > 15))
 875                 return X86EMUL_UNHANDLEABLE;
 876         while (size--) {
 877                 rc = do_insn_fetch_byte(ctxt, dest++);
 878                 if (rc != X86EMUL_CONTINUE)
 879                         return rc;
 880         }
 881         return X86EMUL_CONTINUE;
 882 }
 883
 884 /* Fetch next part of the instruction being emulated. */
 885 #define insn_fetch(_type, _ctxt)                                        \
 886 ({      unsigned long _x;                                               \
 887         rc = do_insn_fetch(_ctxt, &_x, sizeof(_type));                  \
 888         if (rc != X86EMUL_CONTINUE)                                     \
 889                 goto done;                                              \
 890         (_type)_x;                                                      \
 891 })
 892
 893 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 894 ({      rc = do_insn_fetch(_ctxt, _arr, (_size));                       \
 895         if (rc != X86EMUL_CONTINUE)                                     \
 896                 goto done;                                              \
 897 })
 898
 899 /*
 900  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 901  * pointer into the block that addresses the relevant register.
 902  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 903  */
 904 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 905                              int highbyte_regs)
 906 {
 907         void *p;
 908
 909         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 910                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 911         else
 912                 p = reg_rmw(ctxt, modrm_reg);
 913         return p;
 914 }
 915
 916 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 917                            struct segmented_address addr,
 918                            u16 *size, unsigned long *address, int op_bytes)
 919 {
 920         int rc;
 921
 922         if (op_bytes == 2)
 923                 op_bytes = 3;
 924         *address = 0;
 925         rc = segmented_read_std(ctxt, addr, size, 2);
 926         if (rc != X86EMUL_CONTINUE)
 927                 return rc;
 928         addr.ea += 2;
 929         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 930         return rc;
 931 }
 932
 933 static int test_cc(unsigned int condition, unsigned int flags)
 934 {
 935         int rc = 0;
 936
 937         switch ((condition & 15) >> 1) {
 938         case 0: /* o */
 939                 rc |= (flags & EFLG_OF);
 940                 break;
 941         case 1: /* b/c/nae */
 942                 rc |= (flags & EFLG_CF);
 943                 break;
 944         case 2: /* z/e */
 945                 rc |= (flags & EFLG_ZF);
 946                 break;
 947         case 3: /* be/na */
 948                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 949                 break;
 950         case 4: /* s */
 951                 rc |= (flags & EFLG_SF);
 952                 break;
 953         case 5: /* p/pe */
 954                 rc |= (flags & EFLG_PF);
 955                 break;
 956         case 7: /* le/ng */
 957                 rc |= (flags & EFLG_ZF);
 958                 /* fall through */
 959         case 6: /* l/nge */
 960                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 961                 break;
 962         }
 963
 964         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 965         return (!!rc ^ (condition & 1));
 966 }
 967
 968 static void fetch_register_operand(struct operand *op)
 969 {
 970         switch (op->bytes) {
 971         case 1:
 972                 op->val = *(u8 *)op->addr.reg;
 973                 break;
 974         case 2:
 975                 op->val = *(u16 *)op->addr.reg;
 976                 break;
 977         case 4:
 978                 op->val = *(u32 *)op->addr.reg;
 979                 break;
 980         case 8:
 981                 op->val = *(u64 *)op->addr.reg;
 982                 break;
 983         }
 984 }
 985
 986 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 987 {
 988         ctxt->ops->get_fpu(ctxt);
 989         switch (reg) {
 990         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 991         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 992         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 993         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 994         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 995         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 996         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 997         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 998 #ifdef CONFIG_X86_64
 999         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1000         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1001         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1002         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1003         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1004         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1005         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1006         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1007 #endif
1008         default: BUG();
1009         }
1010         ctxt->ops->put_fpu(ctxt);
1011 }
1012
1013 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1014                           int reg)
1015 {
1016         ctxt->ops->get_fpu(ctxt);
1017         switch (reg) {
1018         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1019         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1020         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1021         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1022         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1023         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1024         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1025         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1026 #ifdef CONFIG_X86_64
1027         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1028         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1029         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1030         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1031         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1032         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1033         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1034         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1035 #endif
1036         default: BUG();
1037         }
1038         ctxt->ops->put_fpu(ctxt);
1039 }
1040
1041 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1042 {
1043         ctxt->ops->get_fpu(ctxt);
1044         switch (reg) {
1045         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1046         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1047         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1048         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1049         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1050         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1051         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1052         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1053         default: BUG();
1054         }
1055         ctxt->ops->put_fpu(ctxt);
1056 }
1057
1058 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1059 {
1060         ctxt->ops->get_fpu(ctxt);
1061         switch (reg) {
1062         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1063         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1064         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1065         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1066         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1067         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1068         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1069         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1070         default: BUG();
1071         }
1072         ctxt->ops->put_fpu(ctxt);
1073 }
1074
1075 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1076 {
1077         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1078                 return emulate_nm(ctxt);
1079
1080         ctxt->ops->get_fpu(ctxt);
1081         asm volatile("fninit");
1082         ctxt->ops->put_fpu(ctxt);
1083         return X86EMUL_CONTINUE;
1084 }
1085
1086 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1087 {
1088         u16 fcw;
1089
1090         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1091                 return emulate_nm(ctxt);
1092
1093         ctxt->ops->get_fpu(ctxt);
1094         asm volatile("fnstcw %0": "+m"(fcw));
1095         ctxt->ops->put_fpu(ctxt);
1096
1097         /* force 2 byte destination */
1098         ctxt->dst.bytes = 2;
1099         ctxt->dst.val = fcw;
1100
1101         return X86EMUL_CONTINUE;
1102 }
1103
1104 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1105 {
1106         u16 fsw;
1107
1108         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1109                 return emulate_nm(ctxt);
1110
1111         ctxt->ops->get_fpu(ctxt);
1112         asm volatile("fnstsw %0": "+m"(fsw));
1113         ctxt->ops->put_fpu(ctxt);
1114
1115         /* force 2 byte destination */
1116         ctxt->dst.bytes = 2;
1117         ctxt->dst.val = fsw;
1118
1119         return X86EMUL_CONTINUE;
1120 }
1121
1122 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1123                                     struct operand *op)
1124 {
1125         unsigned reg = ctxt->modrm_reg;
1126         int highbyte_regs = ctxt->rex_prefix == 0;
1127
1128         if (!(ctxt->d & ModRM))
1129                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1130
1131         if (ctxt->d & Sse) {
1132                 op->type = OP_XMM;
1133                 op->bytes = 16;
1134                 op->addr.xmm = reg;
1135                 read_sse_reg(ctxt, &op->vec_val, reg);
1136                 return;
1137         }
1138         if (ctxt->d & Mmx) {
1139                 reg &= 7;
1140                 op->type = OP_MM;
1141                 op->bytes = 8;
1142                 op->addr.mm = reg;
1143                 return;
1144         }
1145
1146         op->type = OP_REG;
1147         if (ctxt->d & ByteOp) {
1148                 op->addr.reg = decode_register(ctxt, reg, highbyte_regs);
1149                 op->bytes = 1;
1150         } else {
1151                 op->addr.reg = decode_register(ctxt, reg, 0);
1152                 op->bytes = ctxt->op_bytes;
1153         }
1154         fetch_register_operand(op);
1155         op->orig_val = op->val;
1156 }
1157
1158 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1159 {
1160         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1161                 ctxt->modrm_seg = VCPU_SREG_SS;
1162 }
1163
1164 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1165                         struct operand *op)
1166 {
1167         u8 sib;
1168         int index_reg = 0, base_reg = 0, scale;
1169         int rc = X86EMUL_CONTINUE;
1170         ulong modrm_ea = 0;
1171
1172         if (ctxt->rex_prefix) {
1173                 ctxt->modrm_reg = (ctxt->rex_prefix & 4) << 1;  /* REX.R */
1174                 index_reg = (ctxt->rex_prefix & 2) << 2; /* REX.X */
1175                 ctxt->modrm_rm = base_reg = (ctxt->rex_prefix & 1) << 3; /* REG.B */
1176         }
1177
1178         ctxt->modrm_mod |= (ctxt->modrm & 0xc0) >> 6;
1179         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1180         ctxt->modrm_rm |= (ctxt->modrm & 0x07);
1181         ctxt->modrm_seg = VCPU_SREG_DS;
1182
1183         if (ctxt->modrm_mod == 3) {
1184                 op->type = OP_REG;
1185                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1186                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm, ctxt->d & ByteOp);
1187                 if (ctxt->d & Sse) {
1188                         op->type = OP_XMM;
1189                         op->bytes = 16;
1190                         op->addr.xmm = ctxt->modrm_rm;
1191                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1192                         return rc;
1193                 }
1194                 if (ctxt->d & Mmx) {
1195                         op->type = OP_MM;
1196                         op->bytes = 8;
1197                         op->addr.xmm = ctxt->modrm_rm & 7;
1198                         return rc;
1199                 }
1200                 fetch_register_operand(op);
1201                 return rc;
1202         }
1203
1204         op->type = OP_MEM;
1205
1206         if (ctxt->ad_bytes == 2) {
1207                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1208                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1209                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1210                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1211
1212                 /* 16-bit ModR/M decode. */
1213                 switch (ctxt->modrm_mod) {
1214                 case 0:
1215                         if (ctxt->modrm_rm == 6)
1216                                 modrm_ea += insn_fetch(u16, ctxt);
1217                         break;
1218                 case 1:
1219                         modrm_ea += insn_fetch(s8, ctxt);
1220                         break;
1221                 case 2:
1222                         modrm_ea += insn_fetch(u16, ctxt);
1223                         break;
1224                 }
1225                 switch (ctxt->modrm_rm) {
1226                 case 0:
1227                         modrm_ea += bx + si;
1228                         break;
1229                 case 1:
1230                         modrm_ea += bx + di;
1231                         break;
1232                 case 2:
1233                         modrm_ea += bp + si;
1234                         break;
1235                 case 3:
1236                         modrm_ea += bp + di;
1237                         break;
1238                 case 4:
1239                         modrm_ea += si;
1240                         break;
1241                 case 5:
1242                         modrm_ea += di;
1243                         break;
1244                 case 6:
1245                         if (ctxt->modrm_mod != 0)
1246                                 modrm_ea += bp;
1247                         break;
1248                 case 7:
1249                         modrm_ea += bx;
1250                         break;
1251                 }
1252                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1253                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1254                         ctxt->modrm_seg = VCPU_SREG_SS;
1255                 modrm_ea = (u16)modrm_ea;
1256         } else {
1257                 /* 32/64-bit ModR/M decode. */
1258                 if ((ctxt->modrm_rm & 7) == 4) {
1259                         sib = insn_fetch(u8, ctxt);
1260                         index_reg |= (sib >> 3) & 7;
1261                         base_reg |= sib & 7;
1262                         scale = sib >> 6;
1263
1264                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1265                                 modrm_ea += insn_fetch(s32, ctxt);
1266                         else {
1267                                 modrm_ea += reg_read(ctxt, base_reg);
1268                                 adjust_modrm_seg(ctxt, base_reg);
1269                         }
1270                         if (index_reg != 4)
1271                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1272                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1273                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1274                                 ctxt->rip_relative = 1;
1275                 } else {
1276                         base_reg = ctxt->modrm_rm;
1277                         modrm_ea += reg_read(ctxt, base_reg);
1278                         adjust_modrm_seg(ctxt, base_reg);
1279                 }
1280                 switch (ctxt->modrm_mod) {
1281                 case 0:
1282                         if (ctxt->modrm_rm == 5)
1283                                 modrm_ea += insn_fetch(s32, ctxt);
1284                         break;
1285                 case 1:
1286                         modrm_ea += insn_fetch(s8, ctxt);
1287                         break;
1288                 case 2:
1289                         modrm_ea += insn_fetch(s32, ctxt);
1290                         break;
1291                 }
1292         }
1293         op->addr.mem.ea = modrm_ea;
1294 done:
1295         return rc;
1296 }
1297
1298 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1299                       struct operand *op)
1300 {
1301         int rc = X86EMUL_CONTINUE;
1302
1303         op->type = OP_MEM;
1304         switch (ctxt->ad_bytes) {
1305         case 2:
1306                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1307                 break;
1308         case 4:
1309                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1310                 break;
1311         case 8:
1312                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1313                 break;
1314         }
1315 done:
1316         return rc;
1317 }
1318
1319 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1320 {
1321         long sv = 0, mask;
1322
1323         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1324                 mask = ~(ctxt->dst.bytes * 8 - 1);
1325
1326                 if (ctxt->src.bytes == 2)
1327                         sv = (s16)ctxt->src.val & (s16)mask;
1328                 else if (ctxt->src.bytes == 4)
1329                         sv = (s32)ctxt->src.val & (s32)mask;
1330
1331                 ctxt->dst.addr.mem.ea += (sv >> 3);
1332         }
1333
1334         /* only subword offset */
1335         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1336 }
1337
1338 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1339                          unsigned long addr, void *dest, unsigned size)
1340 {
1341         int rc;
1342         struct read_cache *mc = &ctxt->mem_read;
1343
1344         if (mc->pos < mc->end)
1345                 goto read_cached;
1346
1347         WARN_ON((mc->end + size) >= sizeof(mc->data));
1348
1349         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1350                                       &ctxt->exception);
1351         if (rc != X86EMUL_CONTINUE)
1352                 return rc;
1353
1354         mc->end += size;
1355
1356 read_cached:
1357         memcpy(dest, mc->data + mc->pos, size);
1358         mc->pos += size;
1359         return X86EMUL_CONTINUE;
1360 }
1361
1362 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1363                           struct segmented_address addr,
1364                           void *data,
1365                           unsigned size)
1366 {
1367         int rc;
1368         ulong linear;
1369
1370         rc = linearize(ctxt, addr, size, false, &linear);
1371         if (rc != X86EMUL_CONTINUE)
1372                 return rc;
1373         return read_emulated(ctxt, linear, data, size);
1374 }
1375
1376 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1377                            struct segmented_address addr,
1378                            const void *data,
1379                            unsigned size)
1380 {
1381         int rc;
1382         ulong linear;
1383
1384         rc = linearize(ctxt, addr, size, true, &linear);
1385         if (rc != X86EMUL_CONTINUE)
1386                 return rc;
1387         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1388                                          &ctxt->exception);
1389 }
1390
1391 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1392                              struct segmented_address addr,
1393                              const void *orig_data, const void *data,
1394                              unsigned size)
1395 {
1396         int rc;
1397         ulong linear;
1398
1399         rc = linearize(ctxt, addr, size, true, &linear);
1400         if (rc != X86EMUL_CONTINUE)
1401                 return rc;
1402         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1403                                            size, &ctxt->exception);
1404 }
1405
1406 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1407                            unsigned int size, unsigned short port,
1408                            void *dest)
1409 {
1410         struct read_cache *rc = &ctxt->io_read;
1411
1412         if (rc->pos == rc->end) { /* refill pio read ahead */
1413                 unsigned int in_page, n;
1414                 unsigned int count = ctxt->rep_prefix ?
1415                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1416                 in_page = (ctxt->eflags & EFLG_DF) ?
1417                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1418                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1419                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1420                         count);
1421                 if (n == 0)
1422                         n = 1;
1423                 rc->pos = rc->end = 0;
1424                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1425                         return 0;
1426                 rc->end = n * size;
1427         }
1428
1429         if (ctxt->rep_prefix && !(ctxt->eflags & EFLG_DF)) {
1430                 ctxt->dst.data = rc->data + rc->pos;
1431                 ctxt->dst.type = OP_MEM_STR;
1432                 ctxt->dst.count = (rc->end - rc->pos) / size;
1433                 rc->pos = rc->end;
1434         } else {
1435                 memcpy(dest, rc->data + rc->pos, size);
1436                 rc->pos += size;
1437         }
1438         return 1;
1439 }
1440
1441 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1442                                      u16 index, struct desc_struct *desc)
1443 {
1444         struct desc_ptr dt;
1445         ulong addr;
1446
1447         ctxt->ops->get_idt(ctxt, &dt);
1448
1449         if (dt.size < index * 8 + 7)
1450                 return emulate_gp(ctxt, index << 3 | 0x2);
1451
1452         addr = dt.address + index * 8;
1453         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1454                                    &ctxt->exception);
1455 }
1456
1457 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1458                                      u16 selector, struct desc_ptr *dt)
1459 {
1460         const struct x86_emulate_ops *ops = ctxt->ops;
1461
1462         if (selector & 1 << 2) {
1463                 struct desc_struct desc;
1464                 u16 sel;
1465
1466                 memset (dt, 0, sizeof *dt);
1467                 if (!ops->get_segment(ctxt, &sel, &desc, NULL, VCPU_SREG_LDTR))
1468                         return;
1469
1470                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1471                 dt->address = get_desc_base(&desc);
1472         } else
1473                 ops->get_gdt(ctxt, dt);
1474 }
1475
1476 /* allowed just for 8 bytes segments */
1477 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1478                                    u16 selector, struct desc_struct *desc,
1479                                    ulong *desc_addr_p)
1480 {
1481         struct desc_ptr dt;
1482         u16 index = selector >> 3;
1483         ulong addr;
1484
1485         get_descriptor_table_ptr(ctxt, selector, &dt);
1486
1487         if (dt.size < index * 8 + 7)
1488                 return emulate_gp(ctxt, selector & 0xfffc);
1489
1490         *desc_addr_p = addr = dt.address + index * 8;
1491         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1492                                    &ctxt->exception);
1493 }
1494
1495 /* allowed just for 8 bytes segments */
1496 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1497                                     u16 selector, struct desc_struct *desc)
1498 {
1499         struct desc_ptr dt;
1500         u16 index = selector >> 3;
1501         ulong addr;
1502
1503         get_descriptor_table_ptr(ctxt, selector, &dt);
1504
1505         if (dt.size < index * 8 + 7)
1506                 return emulate_gp(ctxt, selector & 0xfffc);
1507
1508         addr = dt.address + index * 8;
1509         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1510                                     &ctxt->exception);
1511 }
1512
1513 /* Does not support long mode */
1514 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1515                                    u16 selector, int seg)
1516 {
1517         struct desc_struct seg_desc, old_desc;
1518         u8 dpl, rpl, cpl;
1519         unsigned err_vec = GP_VECTOR;
1520         u32 err_code = 0;
1521         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1522         ulong desc_addr;
1523         int ret;
1524         u16 dummy;
1525
1526         memset(&seg_desc, 0, sizeof seg_desc);
1527
1528         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1529             || ctxt->mode == X86EMUL_MODE_REAL) {
1530                 /* set real mode segment descriptor */
1531                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1532                 set_desc_base(&seg_desc, selector << 4);
1533                 goto load;
1534         }
1535
1536         rpl = selector & 3;
1537         cpl = ctxt->ops->cpl(ctxt);
1538
1539         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1540         if ((seg == VCPU_SREG_CS
1541              || (seg == VCPU_SREG_SS
1542                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1543              || seg == VCPU_SREG_TR)
1544             && null_selector)
1545                 goto exception;
1546
1547         /* TR should be in GDT only */
1548         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1549                 goto exception;
1550
1551         if (null_selector) /* for NULL selector skip all following checks */
1552                 goto load;
1553
1554         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1555         if (ret != X86EMUL_CONTINUE)
1556                 return ret;
1557
1558         err_code = selector & 0xfffc;
1559         err_vec = GP_VECTOR;
1560
1561         /* can't load system descriptor into segment selector */
1562         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1563                 goto exception;
1564
1565         if (!seg_desc.p) {
1566                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1567                 goto exception;
1568         }
1569
1570         dpl = seg_desc.dpl;
1571
1572         switch (seg) {
1573         case VCPU_SREG_SS:
1574                 /*
1575                  * segment is not a writable data segment or segment
1576                  * selector's RPL != CPL or segment selector's RPL != CPL
1577                  */
1578                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1579                         goto exception;
1580                 break;
1581         case VCPU_SREG_CS:
1582                 if (!(seg_desc.type & 8))
1583                         goto exception;
1584
1585                 if (seg_desc.type & 4) {
1586                         /* conforming */
1587                         if (dpl > cpl)
1588                                 goto exception;
1589                 } else {
1590                         /* nonconforming */
1591                         if (rpl > cpl || dpl != cpl)
1592                                 goto exception;
1593                 }
1594                 /* CS(RPL) <- CPL */
1595                 selector = (selector & 0xfffc) | cpl;
1596                 break;
1597         case VCPU_SREG_TR:
1598                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1599                         goto exception;
1600                 old_desc = seg_desc;
1601                 seg_desc.type |= 2; /* busy */
1602                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1603                                                   sizeof(seg_desc), &ctxt->exception);
1604                 if (ret != X86EMUL_CONTINUE)
1605                         return ret;
1606                 break;
1607         case VCPU_SREG_LDTR:
1608                 if (seg_desc.s || seg_desc.type != 2)
1609                         goto exception;
1610                 break;
1611         default: /*  DS, ES, FS, or GS */
1612                 /*
1613                  * segment is not a data or readable code segment or
1614                  * ((segment is a data or nonconforming code segment)
1615                  * and (both RPL and CPL > DPL))
1616                  */
1617                 if ((seg_desc.type & 0xa) == 0x8 ||
1618                     (((seg_desc.type & 0xc) != 0xc) &&
1619                      (rpl > dpl && cpl > dpl)))
1620                         goto exception;
1621                 break;
1622         }
1623
1624         if (seg_desc.s) {
1625                 /* mark segment as accessed */
1626                 seg_desc.type |= 1;
1627                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1628                 if (ret != X86EMUL_CONTINUE)
1629                         return ret;
1630         }
1631 load:
1632         ctxt->ops->set_segment(ctxt, selector, &seg_desc, 0, seg);
1633         return X86EMUL_CONTINUE;
1634 exception:
1635         emulate_exception(ctxt, err_vec, err_code, true);
1636         return X86EMUL_PROPAGATE_FAULT;
1637 }
1638
1639 static void write_register_operand(struct operand *op)
1640 {
1641         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1642         switch (op->bytes) {
1643         case 1:
1644                 *(u8 *)op->addr.reg = (u8)op->val;
1645                 break;
1646         case 2:
1647                 *(u16 *)op->addr.reg = (u16)op->val;
1648                 break;
1649         case 4:
1650                 *op->addr.reg = (u32)op->val;
1651                 break;  /* 64b: zero-extend */
1652         case 8:
1653                 *op->addr.reg = op->val;
1654                 break;
1655         }
1656 }
1657
1658 static int writeback(struct x86_emulate_ctxt *ctxt)
1659 {
1660         int rc;
1661
1662         if (ctxt->d & NoWrite)
1663                 return X86EMUL_CONTINUE;
1664
1665         switch (ctxt->dst.type) {
1666         case OP_REG:
1667                 write_register_operand(&ctxt->dst);
1668                 break;
1669         case OP_MEM:
1670                 if (ctxt->lock_prefix)
1671                         rc = segmented_cmpxchg(ctxt,
1672                                                ctxt->dst.addr.mem,
1673                                                &ctxt->dst.orig_val,
1674                                                &ctxt->dst.val,
1675                                                ctxt->dst.bytes);
1676                 else
1677                         rc = segmented_write(ctxt,
1678                                              ctxt->dst.addr.mem,
1679                                              &ctxt->dst.val,
1680                                              ctxt->dst.bytes);
1681                 if (rc != X86EMUL_CONTINUE)
1682                         return rc;
1683                 break;
1684         case OP_MEM_STR:
1685                 rc = segmented_write(ctxt,
1686                                 ctxt->dst.addr.mem,
1687                                 ctxt->dst.data,
1688                                 ctxt->dst.bytes * ctxt->dst.count);
1689                 if (rc != X86EMUL_CONTINUE)
1690                         return rc;
1691                 break;
1692         case OP_XMM:
1693                 write_sse_reg(ctxt, &ctxt->dst.vec_val, ctxt->dst.addr.xmm);
1694                 break;
1695         case OP_MM:
1696                 write_mmx_reg(ctxt, &ctxt->dst.mm_val, ctxt->dst.addr.mm);
1697                 break;
1698         case OP_NONE:
1699                 /* no writeback */
1700                 break;
1701         default:
1702                 break;
1703         }
1704         return X86EMUL_CONTINUE;
1705 }
1706
1707 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1708 {
1709         struct segmented_address addr;
1710
1711         rsp_increment(ctxt, -bytes);
1712         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1713         addr.seg = VCPU_SREG_SS;
1714
1715         return segmented_write(ctxt, addr, data, bytes);
1716 }
1717
1718 static int em_push(struct x86_emulate_ctxt *ctxt)
1719 {
1720         /* Disable writeback. */
1721         ctxt->dst.type = OP_NONE;
1722         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1723 }
1724
1725 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1726                        void *dest, int len)
1727 {
1728         int rc;
1729         struct segmented_address addr;
1730
1731         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1732         addr.seg = VCPU_SREG_SS;
1733         rc = segmented_read(ctxt, addr, dest, len);
1734         if (rc != X86EMUL_CONTINUE)
1735                 return rc;
1736
1737         rsp_increment(ctxt, len);
1738         return rc;
1739 }
1740
1741 static int em_pop(struct x86_emulate_ctxt *ctxt)
1742 {
1743         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1744 }
1745
1746 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1747                         void *dest, int len)
1748 {
1749         int rc;
1750         unsigned long val, change_mask;
1751         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1752         int cpl = ctxt->ops->cpl(ctxt);
1753
1754         rc = emulate_pop(ctxt, &val, len);
1755         if (rc != X86EMUL_CONTINUE)
1756                 return rc;
1757
1758         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1759                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1760
1761         switch(ctxt->mode) {
1762         case X86EMUL_MODE_PROT64:
1763         case X86EMUL_MODE_PROT32:
1764         case X86EMUL_MODE_PROT16:
1765                 if (cpl == 0)
1766                         change_mask |= EFLG_IOPL;
1767                 if (cpl <= iopl)
1768                         change_mask |= EFLG_IF;
1769                 break;
1770         case X86EMUL_MODE_VM86:
1771                 if (iopl < 3)
1772                         return emulate_gp(ctxt, 0);
1773                 change_mask |= EFLG_IF;
1774                 break;
1775         default: /* real mode */
1776                 change_mask |= (EFLG_IOPL | EFLG_IF);
1777                 break;
1778         }
1779
1780         *(unsigned long *)dest =
1781                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1782
1783         return rc;
1784 }
1785
1786 static int em_popf(struct x86_emulate_ctxt *ctxt)
1787 {
1788         ctxt->dst.type = OP_REG;
1789         ctxt->dst.addr.reg = &ctxt->eflags;
1790         ctxt->dst.bytes = ctxt->op_bytes;
1791         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1792 }
1793
1794 static int em_enter(struct x86_emulate_ctxt *ctxt)
1795 {
1796         int rc;
1797         unsigned frame_size = ctxt->src.val;
1798         unsigned nesting_level = ctxt->src2.val & 31;
1799         ulong rbp;
1800
1801         if (nesting_level)
1802                 return X86EMUL_UNHANDLEABLE;
1803
1804         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1805         rc = push(ctxt, &rbp, stack_size(ctxt));
1806         if (rc != X86EMUL_CONTINUE)
1807                 return rc;
1808         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1809                       stack_mask(ctxt));
1810         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1811                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1812                       stack_mask(ctxt));
1813         return X86EMUL_CONTINUE;
1814 }
1815
1816 static int em_leave(struct x86_emulate_ctxt *ctxt)
1817 {
1818         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1819                       stack_mask(ctxt));
1820         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1821 }
1822
1823 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1824 {
1825         int seg = ctxt->src2.val;
1826
1827         ctxt->src.val = get_segment_selector(ctxt, seg);
1828
1829         return em_push(ctxt);
1830 }
1831
1832 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1833 {
1834         int seg = ctxt->src2.val;
1835         unsigned long selector;
1836         int rc;
1837
1838         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1839         if (rc != X86EMUL_CONTINUE)
1840                 return rc;
1841
1842         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1843         return rc;
1844 }
1845
1846 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1847 {
1848         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1849         int rc = X86EMUL_CONTINUE;
1850         int reg = VCPU_REGS_RAX;
1851
1852         while (reg <= VCPU_REGS_RDI) {
1853                 (reg == VCPU_REGS_RSP) ?
1854                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1855
1856                 rc = em_push(ctxt);
1857                 if (rc != X86EMUL_CONTINUE)
1858                         return rc;
1859
1860                 ++reg;
1861         }
1862
1863         return rc;
1864 }
1865
1866 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1867 {
1868         ctxt->src.val =  (unsigned long)ctxt->eflags;
1869         return em_push(ctxt);
1870 }
1871
1872 static int em_popa(struct x86_emulate_ctxt *ctxt)
1873 {
1874         int rc = X86EMUL_CONTINUE;
1875         int reg = VCPU_REGS_RDI;
1876
1877         while (reg >= VCPU_REGS_RAX) {
1878                 if (reg == VCPU_REGS_RSP) {
1879                         rsp_increment(ctxt, ctxt->op_bytes);
1880                         --reg;
1881                 }
1882
1883                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1884                 if (rc != X86EMUL_CONTINUE)
1885                         break;
1886                 --reg;
1887         }
1888         return rc;
1889 }
1890
1891 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1892 {
1893         const struct x86_emulate_ops *ops = ctxt->ops;
1894         int rc;
1895         struct desc_ptr dt;
1896         gva_t cs_addr;
1897         gva_t eip_addr;
1898         u16 cs, eip;
1899
1900         /* TODO: Add limit checks */
1901         ctxt->src.val = ctxt->eflags;
1902         rc = em_push(ctxt);
1903         if (rc != X86EMUL_CONTINUE)
1904                 return rc;
1905
1906         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1907
1908         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1909         rc = em_push(ctxt);
1910         if (rc != X86EMUL_CONTINUE)
1911                 return rc;
1912
1913         ctxt->src.val = ctxt->_eip;
1914         rc = em_push(ctxt);
1915         if (rc != X86EMUL_CONTINUE)
1916                 return rc;
1917
1918         ops->get_idt(ctxt, &dt);
1919
1920         eip_addr = dt.address + (irq << 2);
1921         cs_addr = dt.address + (irq << 2) + 2;
1922
1923         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1924         if (rc != X86EMUL_CONTINUE)
1925                 return rc;
1926
1927         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1928         if (rc != X86EMUL_CONTINUE)
1929                 return rc;
1930
1931         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1932         if (rc != X86EMUL_CONTINUE)
1933                 return rc;
1934
1935         ctxt->_eip = eip;
1936
1937         return rc;
1938 }
1939
1940 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1941 {
1942         int rc;
1943
1944         invalidate_registers(ctxt);
1945         rc = __emulate_int_real(ctxt, irq);
1946         if (rc == X86EMUL_CONTINUE)
1947                 writeback_registers(ctxt);
1948         return rc;
1949 }
1950
1951 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1952 {
1953         switch(ctxt->mode) {
1954         case X86EMUL_MODE_REAL:
1955                 return __emulate_int_real(ctxt, irq);
1956         case X86EMUL_MODE_VM86:
1957         case X86EMUL_MODE_PROT16:
1958         case X86EMUL_MODE_PROT32:
1959         case X86EMUL_MODE_PROT64:
1960         default:
1961                 /* Protected mode interrupts unimplemented yet */
1962                 return X86EMUL_UNHANDLEABLE;
1963         }
1964 }
1965
1966 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1967 {
1968         int rc = X86EMUL_CONTINUE;
1969         unsigned long temp_eip = 0;
1970         unsigned long temp_eflags = 0;
1971         unsigned long cs = 0;
1972         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1973                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1974                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1975         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1976
1977         /* TODO: Add stack limit check */
1978
1979         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1980
1981         if (rc != X86EMUL_CONTINUE)
1982                 return rc;
1983
1984         if (temp_eip & ~0xffff)
1985                 return emulate_gp(ctxt, 0);
1986
1987         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1988
1989         if (rc != X86EMUL_CONTINUE)
1990                 return rc;
1991
1992         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1993
1994         if (rc != X86EMUL_CONTINUE)
1995                 return rc;
1996
1997         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1998
1999         if (rc != X86EMUL_CONTINUE)
2000                 return rc;
2001
2002         ctxt->_eip = temp_eip;
2003
2004
2005         if (ctxt->op_bytes == 4)
2006                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2007         else if (ctxt->op_bytes == 2) {
2008                 ctxt->eflags &= ~0xffff;
2009                 ctxt->eflags |= temp_eflags;
2010         }
2011
2012         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2013         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2014
2015         return rc;
2016 }
2017
2018 static int em_iret(struct x86_emulate_ctxt *ctxt)
2019 {
2020         switch(ctxt->mode) {
2021         case X86EMUL_MODE_REAL:
2022                 return emulate_iret_real(ctxt);
2023         case X86EMUL_MODE_VM86:
2024         case X86EMUL_MODE_PROT16:
2025         case X86EMUL_MODE_PROT32:
2026         case X86EMUL_MODE_PROT64:
2027         default:
2028                 /* iret from protected mode unimplemented yet */
2029                 return X86EMUL_UNHANDLEABLE;
2030         }
2031 }
2032
2033 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2034 {
2035         int rc;
2036         unsigned short sel;
2037
2038         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2039
2040         rc = load_segment_descriptor(ctxt, sel, VCPU_SREG_CS);
2041         if (rc != X86EMUL_CONTINUE)
2042                 return rc;
2043
2044         ctxt->_eip = 0;
2045         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
2046         return X86EMUL_CONTINUE;
2047 }
2048
2049 static int em_grp2(struct x86_emulate_ctxt *ctxt)
2050 {
2051         switch (ctxt->modrm_reg) {
2052         case 0: /* rol */
2053                 emulate_2op_SrcB(ctxt, "rol");
2054                 break;
2055         case 1: /* ror */
2056                 emulate_2op_SrcB(ctxt, "ror");
2057                 break;
2058         case 2: /* rcl */
2059                 emulate_2op_SrcB(ctxt, "rcl");
2060                 break;
2061         case 3: /* rcr */
2062                 emulate_2op_SrcB(ctxt, "rcr");
2063                 break;
2064         case 4: /* sal/shl */
2065         case 6: /* sal/shl */
2066                 emulate_2op_SrcB(ctxt, "sal");
2067                 break;
2068         case 5: /* shr */
2069                 emulate_2op_SrcB(ctxt, "shr");
2070                 break;
2071         case 7: /* sar */
2072                 emulate_2op_SrcB(ctxt, "sar");
2073                 break;
2074         }
2075         return X86EMUL_CONTINUE;
2076 }
2077
2078 FASTOP1(not);
2079 FASTOP1(neg);
2080
2081 static int em_mul_ex(struct x86_emulate_ctxt *ctxt)
2082 {
2083         u8 ex = 0;
2084
2085         emulate_1op_rax_rdx(ctxt, "mul", ex);
2086         return X86EMUL_CONTINUE;
2087 }
2088
2089 static int em_imul_ex(struct x86_emulate_ctxt *ctxt)
2090 {
2091         u8 ex = 0;
2092
2093         emulate_1op_rax_rdx(ctxt, "imul", ex);
2094         return X86EMUL_CONTINUE;
2095 }
2096
2097 static int em_div_ex(struct x86_emulate_ctxt *ctxt)
2098 {
2099         u8 de = 0;
2100
2101         emulate_1op_rax_rdx(ctxt, "div", de);
2102         if (de)
2103                 return emulate_de(ctxt);
2104         return X86EMUL_CONTINUE;
2105 }
2106
2107 static int em_idiv_ex(struct x86_emulate_ctxt *ctxt)
2108 {
2109         u8 de = 0;
2110
2111         emulate_1op_rax_rdx(ctxt, "idiv", de);
2112         if (de)
2113                 return emulate_de(ctxt);
2114         return X86EMUL_CONTINUE;
2115 }
2116
2117 static int em_grp45(struct x86_emulate_ctxt *ctxt)
2118 {
2119         int rc = X86EMUL_CONTINUE;
2120
2121         switch (ctxt->modrm_reg) {
2122         case 0: /* inc */
2123                 emulate_1op(ctxt, "inc");
2124                 break;
2125         case 1: /* dec */
2126                 emulate_1op(ctxt, "dec");
2127                 break;
2128         case 2: /* call near abs */ {
2129                 long int old_eip;
2130                 old_eip = ctxt->_eip;
2131                 ctxt->_eip = ctxt->src.val;
2132                 ctxt->src.val = old_eip;
2133                 rc = em_push(ctxt);
2134                 break;
2135         }
2136         case 4: /* jmp abs */
2137                 ctxt->_eip = ctxt->src.val;
2138                 break;
2139         case 5: /* jmp far */
2140                 rc = em_jmp_far(ctxt);
2141                 break;
2142         case 6: /* push */
2143                 rc = em_push(ctxt);
2144                 break;
2145         }
2146         return rc;
2147 }
2148
2149 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2150 {
2151         u64 old = ctxt->dst.orig_val64;
2152
2153         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2154             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2155                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2156                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2157                 ctxt->eflags &= ~EFLG_ZF;
2158         } else {
2159                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2160                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2161
2162                 ctxt->eflags |= EFLG_ZF;
2163         }
2164         return X86EMUL_CONTINUE;
2165 }
2166
2167 static int em_ret(struct x86_emulate_ctxt *ctxt)
2168 {
2169         ctxt->dst.type = OP_REG;
2170         ctxt->dst.addr.reg = &ctxt->_eip;
2171         ctxt->dst.bytes = ctxt->op_bytes;
2172         return em_pop(ctxt);
2173 }
2174
2175 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2176 {
2177         int rc;
2178         unsigned long cs;
2179
2180         rc = emulate_pop(ctxt, &ctxt->_eip, ctxt->op_bytes);
2181         if (rc != X86EMUL_CONTINUE)
2182                 return rc;
2183         if (ctxt->op_bytes == 4)
2184                 ctxt->_eip = (u32)ctxt->_eip;
2185         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2186         if (rc != X86EMUL_CONTINUE)
2187                 return rc;
2188         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2189         return rc;
2190 }
2191
2192 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2193 {
2194         /* Save real source value, then compare EAX against destination. */
2195         ctxt->src.orig_val = ctxt->src.val;
2196         ctxt->src.val = reg_read(ctxt, VCPU_REGS_RAX);
2197         emulate_2op_SrcV(ctxt, "cmp");
2198
2199         if (ctxt->eflags & EFLG_ZF) {
2200                 /* Success: write back to memory. */
2201                 ctxt->dst.val = ctxt->src.orig_val;
2202         } else {
2203                 /* Failure: write the value we saw to EAX. */
2204                 ctxt->dst.type = OP_REG;
2205                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2206         }
2207         return X86EMUL_CONTINUE;
2208 }
2209
2210 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2211 {
2212         int seg = ctxt->src2.val;
2213         unsigned short sel;
2214         int rc;
2215
2216         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2217
2218         rc = load_segment_descriptor(ctxt, sel, seg);
2219         if (rc != X86EMUL_CONTINUE)
2220                 return rc;
2221
2222         ctxt->dst.val = ctxt->src.val;
2223         return rc;
2224 }
2225
2226 static void
2227 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2228                         struct desc_struct *cs, struct desc_struct *ss)
2229 {
2230         cs->l = 0;              /* will be adjusted later */
2231         set_desc_base(cs, 0);   /* flat segment */
2232         cs->g = 1;              /* 4kb granularity */
2233         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2234         cs->type = 0x0b;        /* Read, Execute, Accessed */
2235         cs->s = 1;
2236         cs->dpl = 0;            /* will be adjusted later */
2237         cs->p = 1;
2238         cs->d = 1;
2239         cs->avl = 0;
2240
2241         set_desc_base(ss, 0);   /* flat segment */
2242         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2243         ss->g = 1;              /* 4kb granularity */
2244         ss->s = 1;
2245         ss->type = 0x03;        /* Read/Write, Accessed */
2246         ss->d = 1;              /* 32bit stack segment */
2247         ss->dpl = 0;
2248         ss->p = 1;
2249         ss->l = 0;
2250         ss->avl = 0;
2251 }
2252
2253 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2254 {
2255         u32 eax, ebx, ecx, edx;
2256
2257         eax = ecx = 0;
2258         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2259         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2260                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2261                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2262 }
2263
2264 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2265 {
2266         const struct x86_emulate_ops *ops = ctxt->ops;
2267         u32 eax, ebx, ecx, edx;
2268
2269         /*
2270          * syscall should always be enabled in longmode - so only become
2271          * vendor specific (cpuid) if other modes are active...
2272          */
2273         if (ctxt->mode == X86EMUL_MODE_PROT64)
2274                 return true;
2275
2276         eax = 0x00000000;
2277         ecx = 0x00000000;
2278         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2279         /*
2280          * Intel ("GenuineIntel")
2281          * remark: Intel CPUs only support "syscall" in 64bit
2282          * longmode. Also an 64bit guest with a
2283          * 32bit compat-app running will #UD !! While this
2284          * behaviour can be fixed (by emulating) into AMD
2285          * response - CPUs of AMD can't behave like Intel.
2286          */
2287         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2288             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2289             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2290                 return false;
2291
2292         /* AMD ("AuthenticAMD") */
2293         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2294             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2295             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2296                 return true;
2297
2298         /* AMD ("AMDisbetter!") */
2299         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2300             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2301             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2302                 return true;
2303
2304         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2305         return false;
2306 }
2307
2308 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2309 {
2310         const struct x86_emulate_ops *ops = ctxt->ops;
2311         struct desc_struct cs, ss;
2312         u64 msr_data;
2313         u16 cs_sel, ss_sel;
2314         u64 efer = 0;
2315
2316         /* syscall is not available in real mode */
2317         if (ctxt->mode == X86EMUL_MODE_REAL ||
2318             ctxt->mode == X86EMUL_MODE_VM86)
2319                 return emulate_ud(ctxt);
2320
2321         if (!(em_syscall_is_enabled(ctxt)))
2322                 return emulate_ud(ctxt);
2323
2324         ops->get_msr(ctxt, MSR_EFER, &efer);
2325         setup_syscalls_segments(ctxt, &cs, &ss);
2326
2327         if (!(efer & EFER_SCE))
2328                 return emulate_ud(ctxt);
2329
2330         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2331         msr_data >>= 32;
2332         cs_sel = (u16)(msr_data & 0xfffc);
2333         ss_sel = (u16)(msr_data + 8);
2334
2335         if (efer & EFER_LMA) {
2336                 cs.d = 0;
2337                 cs.l = 1;
2338         }
2339         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2340         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2341
2342         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2343         if (efer & EFER_LMA) {
2344 #ifdef CONFIG_X86_64
2345                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags & ~EFLG_RF;
2346
2347                 ops->get_msr(ctxt,
2348                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2349                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2350                 ctxt->_eip = msr_data;
2351
2352                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2353                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2354 #endif
2355         } else {
2356                 /* legacy mode */
2357                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2358                 ctxt->_eip = (u32)msr_data;
2359
2360                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2361         }
2362
2363         return X86EMUL_CONTINUE;
2364 }
2365
2366 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2367 {
2368         const struct x86_emulate_ops *ops = ctxt->ops;
2369         struct desc_struct cs, ss;
2370         u64 msr_data;
2371         u16 cs_sel, ss_sel;
2372         u64 efer = 0;
2373
2374         ops->get_msr(ctxt, MSR_EFER, &efer);
2375         /* inject #GP if in real mode */
2376         if (ctxt->mode == X86EMUL_MODE_REAL)
2377                 return emulate_gp(ctxt, 0);
2378
2379         /*
2380          * Not recognized on AMD in compat mode (but is recognized in legacy
2381          * mode).
2382          */
2383         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2384             && !vendor_intel(ctxt))
2385                 return emulate_ud(ctxt);
2386
2387         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2388         * Therefore, we inject an #UD.
2389         */
2390         if (ctxt->mode == X86EMUL_MODE_PROT64)
2391                 return emulate_ud(ctxt);
2392
2393         setup_syscalls_segments(ctxt, &cs, &ss);
2394
2395         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2396         switch (ctxt->mode) {
2397         case X86EMUL_MODE_PROT32:
2398                 if ((msr_data & 0xfffc) == 0x0)
2399                         return emulate_gp(ctxt, 0);
2400                 break;
2401         case X86EMUL_MODE_PROT64:
2402                 if (msr_data == 0x0)
2403                         return emulate_gp(ctxt, 0);
2404                 break;
2405         default:
2406                 break;
2407         }
2408
2409         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2410         cs_sel = (u16)msr_data;
2411         cs_sel &= ~SELECTOR_RPL_MASK;
2412         ss_sel = cs_sel + 8;
2413         ss_sel &= ~SELECTOR_RPL_MASK;
2414         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2415                 cs.d = 0;
2416                 cs.l = 1;
2417         }
2418
2419         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2420         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2421
2422         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2423         ctxt->_eip = msr_data;
2424
2425         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2426         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2427
2428         return X86EMUL_CONTINUE;
2429 }
2430
2431 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2432 {
2433         const struct x86_emulate_ops *ops = ctxt->ops;
2434         struct desc_struct cs, ss;
2435         u64 msr_data;
2436         int usermode;
2437         u16 cs_sel = 0, ss_sel = 0;
2438
2439         /* inject #GP if in real mode or Virtual 8086 mode */
2440         if (ctxt->mode == X86EMUL_MODE_REAL ||
2441             ctxt->mode == X86EMUL_MODE_VM86)
2442                 return emulate_gp(ctxt, 0);
2443
2444         setup_syscalls_segments(ctxt, &cs, &ss);
2445
2446         if ((ctxt->rex_prefix & 0x8) != 0x0)
2447                 usermode = X86EMUL_MODE_PROT64;
2448         else
2449                 usermode = X86EMUL_MODE_PROT32;
2450
2451         cs.dpl = 3;
2452         ss.dpl = 3;
2453         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2454         switch (usermode) {
2455         case X86EMUL_MODE_PROT32:
2456                 cs_sel = (u16)(msr_data + 16);
2457                 if ((msr_data & 0xfffc) == 0x0)
2458                         return emulate_gp(ctxt, 0);
2459                 ss_sel = (u16)(msr_data + 24);
2460                 break;
2461         case X86EMUL_MODE_PROT64:
2462                 cs_sel = (u16)(msr_data + 32);
2463                 if (msr_data == 0x0)
2464                         return emulate_gp(ctxt, 0);
2465                 ss_sel = cs_sel + 8;
2466                 cs.d = 0;
2467                 cs.l = 1;
2468                 break;
2469         }
2470         cs_sel |= SELECTOR_RPL_MASK;
2471         ss_sel |= SELECTOR_RPL_MASK;
2472
2473         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2474         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2475
2476         ctxt->_eip = reg_read(ctxt, VCPU_REGS_RDX);
2477         *reg_write(ctxt, VCPU_REGS_RSP) = reg_read(ctxt, VCPU_REGS_RCX);
2478
2479         return X86EMUL_CONTINUE;
2480 }
2481
2482 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2483 {
2484         int iopl;
2485         if (ctxt->mode == X86EMUL_MODE_REAL)
2486                 return false;
2487         if (ctxt->mode == X86EMUL_MODE_VM86)
2488                 return true;
2489         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2490         return ctxt->ops->cpl(ctxt) > iopl;
2491 }
2492
2493 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2494                                             u16 port, u16 len)
2495 {
2496         const struct x86_emulate_ops *ops = ctxt->ops;
2497         struct desc_struct tr_seg;
2498         u32 base3;
2499         int r;
2500         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2501         unsigned mask = (1 << len) - 1;
2502         unsigned long base;
2503
2504         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2505         if (!tr_seg.p)
2506                 return false;
2507         if (desc_limit_scaled(&tr_seg) < 103)
2508                 return false;
2509         base = get_desc_base(&tr_seg);
2510 #ifdef CONFIG_X86_64
2511         base |= ((u64)base3) << 32;
2512 #endif
2513         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2514         if (r != X86EMUL_CONTINUE)
2515                 return false;
2516         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2517                 return false;
2518         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2519         if (r != X86EMUL_CONTINUE)
2520                 return false;
2521         if ((perm >> bit_idx) & mask)
2522                 return false;
2523         return true;
2524 }
2525
2526 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2527                                  u16 port, u16 len)
2528 {
2529         if (ctxt->perm_ok)
2530                 return true;
2531
2532         if (emulator_bad_iopl(ctxt))
2533                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2534                         return false;
2535
2536         ctxt->perm_ok = true;
2537
2538         return true;
2539 }
2540
2541 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2542                                 struct tss_segment_16 *tss)
2543 {
2544         tss->ip = ctxt->_eip;
2545         tss->flag = ctxt->eflags;
2546         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2547         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2548         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2549         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2550         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2551         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2552         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2553         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2554
2555         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2556         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2557         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2558         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2559         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2560 }
2561
2562 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2563                                  struct tss_segment_16 *tss)
2564 {
2565         int ret;
2566
2567         ctxt->_eip = tss->ip;
2568         ctxt->eflags = tss->flag | 2;
2569         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2570         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2571         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2572         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2573         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2574         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2575         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2576         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2577
2578         /*
2579          * SDM says that segment selectors are loaded before segment
2580          * descriptors
2581          */
2582         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2583         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2584         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2585         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2586         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2587
2588         /*
2589          * Now load segment descriptors. If fault happens at this stage
2590          * it is handled in a context of new task
2591          */
2592         ret = load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR);
2593         if (ret != X86EMUL_CONTINUE)
2594                 return ret;
2595         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2596         if (ret != X86EMUL_CONTINUE)
2597                 return ret;
2598         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2599         if (ret != X86EMUL_CONTINUE)
2600                 return ret;
2601         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2602         if (ret != X86EMUL_CONTINUE)
2603                 return ret;
2604         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2605         if (ret != X86EMUL_CONTINUE)
2606                 return ret;
2607
2608         return X86EMUL_CONTINUE;
2609 }
2610
2611 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2612                           u16 tss_selector, u16 old_tss_sel,
2613                           ulong old_tss_base, struct desc_struct *new_desc)
2614 {
2615         const struct x86_emulate_ops *ops = ctxt->ops;
2616         struct tss_segment_16 tss_seg;
2617         int ret;
2618         u32 new_tss_base = get_desc_base(new_desc);
2619
2620         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2621                             &ctxt->exception);
2622         if (ret != X86EMUL_CONTINUE)
2623                 /* FIXME: need to provide precise fault address */
2624                 return ret;
2625
2626         save_state_to_tss16(ctxt, &tss_seg);
2627
2628         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2629                              &ctxt->exception);
2630         if (ret != X86EMUL_CONTINUE)
2631                 /* FIXME: need to provide precise fault address */
2632                 return ret;
2633
2634         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2635                             &ctxt->exception);
2636         if (ret != X86EMUL_CONTINUE)
2637                 /* FIXME: need to provide precise fault address */
2638                 return ret;
2639
2640         if (old_tss_sel != 0xffff) {
2641                 tss_seg.prev_task_link = old_tss_sel;
2642
2643                 ret = ops->write_std(ctxt, new_tss_base,
2644                                      &tss_seg.prev_task_link,
2645                                      sizeof tss_seg.prev_task_link,
2646                                      &ctxt->exception);
2647                 if (ret != X86EMUL_CONTINUE)
2648                         /* FIXME: need to provide precise fault address */
2649                         return ret;
2650         }
2651
2652         return load_state_from_tss16(ctxt, &tss_seg);
2653 }
2654
2655 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2656                                 struct tss_segment_32 *tss)
2657 {
2658         tss->cr3 = ctxt->ops->get_cr(ctxt, 3);
2659         tss->eip = ctxt->_eip;
2660         tss->eflags = ctxt->eflags;
2661         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2662         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2663         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2664         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2665         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2666         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2667         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2668         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2669
2670         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2671         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2672         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2673         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2674         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2675         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2676         tss->ldt_selector = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2677 }
2678
2679 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2680                                  struct tss_segment_32 *tss)
2681 {
2682         int ret;
2683
2684         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2685                 return emulate_gp(ctxt, 0);
2686         ctxt->_eip = tss->eip;
2687         ctxt->eflags = tss->eflags | 2;
2688
2689         /* General purpose registers */
2690         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2691         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2692         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2693         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2694         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2695         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2696         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2697         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2698
2699         /*
2700          * SDM says that segment selectors are loaded before segment
2701          * descriptors
2702          */
2703         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2704         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2705         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2706         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2707         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2708         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2709         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2710
2711         /*
2712          * If we're switching between Protected Mode and VM86, we need to make
2713          * sure to update the mode before loading the segment descriptors so
2714          * that the selectors are interpreted correctly.
2715          *
2716          * Need to get rflags to the vcpu struct immediately because it
2717          * influences the CPL which is checked at least when loading the segment
2718          * descriptors and when pushing an error code to the new kernel stack.
2719          *
2720          * TODO Introduce a separate ctxt->ops->set_cpl callback
2721          */
2722         if (ctxt->eflags & X86_EFLAGS_VM)
2723                 ctxt->mode = X86EMUL_MODE_VM86;
2724         else
2725                 ctxt->mode = X86EMUL_MODE_PROT32;
2726
2727         ctxt->ops->set_rflags(ctxt, ctxt->eflags);
2728
2729         /*
2730          * Now load segment descriptors. If fault happenes at this stage
2731          * it is handled in a context of new task
2732          */
2733         ret = load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2734         if (ret != X86EMUL_CONTINUE)
2735                 return ret;
2736         ret = load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES);
2737         if (ret != X86EMUL_CONTINUE)
2738                 return ret;
2739         ret = load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS);
2740         if (ret != X86EMUL_CONTINUE)
2741                 return ret;
2742         ret = load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS);
2743         if (ret != X86EMUL_CONTINUE)
2744                 return ret;
2745         ret = load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS);
2746         if (ret != X86EMUL_CONTINUE)
2747                 return ret;
2748         ret = load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS);
2749         if (ret != X86EMUL_CONTINUE)
2750                 return ret;
2751         ret = load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS);
2752         if (ret != X86EMUL_CONTINUE)
2753                 return ret;
2754
2755         return X86EMUL_CONTINUE;
2756 }
2757
2758 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2759                           u16 tss_selector, u16 old_tss_sel,
2760                           ulong old_tss_base, struct desc_struct *new_desc)
2761 {
2762         const struct x86_emulate_ops *ops = ctxt->ops;
2763         struct tss_segment_32 tss_seg;
2764         int ret;
2765         u32 new_tss_base = get_desc_base(new_desc);
2766
2767         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2768                             &ctxt->exception);
2769         if (ret != X86EMUL_CONTINUE)
2770                 /* FIXME: need to provide precise fault address */
2771                 return ret;
2772
2773         save_state_to_tss32(ctxt, &tss_seg);
2774
2775         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2776                              &ctxt->exception);
2777         if (ret != X86EMUL_CONTINUE)
2778                 /* FIXME: need to provide precise fault address */
2779                 return ret;
2780
2781         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2782                             &ctxt->exception);
2783         if (ret != X86EMUL_CONTINUE)
2784                 /* FIXME: need to provide precise fault address */
2785                 return ret;
2786
2787         if (old_tss_sel != 0xffff) {
2788                 tss_seg.prev_task_link = old_tss_sel;
2789
2790                 ret = ops->write_std(ctxt, new_tss_base,
2791                                      &tss_seg.prev_task_link,
2792                                      sizeof tss_seg.prev_task_link,
2793                                      &ctxt->exception);
2794                 if (ret != X86EMUL_CONTINUE)
2795                         /* FIXME: need to provide precise fault address */
2796                         return ret;
2797         }
2798
2799         return load_state_from_tss32(ctxt, &tss_seg);
2800 }
2801
2802 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2803                                    u16 tss_selector, int idt_index, int reason,
2804                                    bool has_error_code, u32 error_code)
2805 {
2806         const struct x86_emulate_ops *ops = ctxt->ops;
2807         struct desc_struct curr_tss_desc, next_tss_desc;
2808         int ret;
2809         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2810         ulong old_tss_base =
2811                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2812         u32 desc_limit;
2813         ulong desc_addr;
2814
2815         /* FIXME: old_tss_base == ~0 ? */
2816
2817         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2818         if (ret != X86EMUL_CONTINUE)
2819                 return ret;
2820         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2821         if (ret != X86EMUL_CONTINUE)
2822                 return ret;
2823
2824         /* FIXME: check that next_tss_desc is tss */
2825
2826         /*
2827          * Check privileges. The three cases are task switch caused by...
2828          *
2829          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2830          * 2. Exception/IRQ/iret: No check is performed
2831          * 3. jmp/call to TSS: Check against DPL of the TSS
2832          */
2833         if (reason == TASK_SWITCH_GATE) {
2834                 if (idt_index != -1) {
2835                         /* Software interrupts */
2836                         struct desc_struct task_gate_desc;
2837                         int dpl;
2838
2839                         ret = read_interrupt_descriptor(ctxt, idt_index,
2840                                                         &task_gate_desc);
2841                         if (ret != X86EMUL_CONTINUE)
2842                                 return ret;
2843
2844                         dpl = task_gate_desc.dpl;
2845                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2846                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2847                 }
2848         } else if (reason != TASK_SWITCH_IRET) {
2849                 int dpl = next_tss_desc.dpl;
2850                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2851                         return emulate_gp(ctxt, tss_selector);
2852         }
2853
2854
2855         desc_limit = desc_limit_scaled(&next_tss_desc);
2856         if (!next_tss_desc.p ||
2857             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2858              desc_limit < 0x2b)) {
2859                 emulate_ts(ctxt, tss_selector & 0xfffc);
2860                 return X86EMUL_PROPAGATE_FAULT;
2861         }
2862
2863         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2864                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2865                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2866         }
2867
2868         if (reason == TASK_SWITCH_IRET)
2869                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2870
2871         /* set back link to prev task only if NT bit is set in eflags
2872            note that old_tss_sel is not used after this point */
2873         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2874                 old_tss_sel = 0xffff;
2875
2876         if (next_tss_desc.type & 8)
2877                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2878                                      old_tss_base, &next_tss_desc);
2879         else
2880                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2881                                      old_tss_base, &next_tss_desc);
2882         if (ret != X86EMUL_CONTINUE)
2883                 return ret;
2884
2885         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2886                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2887
2888         if (reason != TASK_SWITCH_IRET) {
2889                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2890                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2891         }
2892
2893         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2894         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2895
2896         if (has_error_code) {
2897                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2898                 ctxt->lock_prefix = 0;
2899                 ctxt->src.val = (unsigned long) error_code;
2900                 ret = em_push(ctxt);
2901         }
2902
2903         return ret;
2904 }
2905
2906 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2907                          u16 tss_selector, int idt_index, int reason,
2908                          bool has_error_code, u32 error_code)
2909 {
2910         int rc;
2911
2912         invalidate_registers(ctxt);
2913         ctxt->_eip = ctxt->eip;
2914         ctxt->dst.type = OP_NONE;
2915
2916         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2917                                      has_error_code, error_code);
2918
2919         if (rc == X86EMUL_CONTINUE) {
2920                 ctxt->eip = ctxt->_eip;
2921                 writeback_registers(ctxt);
2922         }
2923
2924         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2925 }
2926
2927 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2928                 struct operand *op)
2929 {
2930         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2931
2932         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2933         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2934 }
2935
2936 static int em_das(struct x86_emulate_ctxt *ctxt)
2937 {
2938         u8 al, old_al;
2939         bool af, cf, old_cf;
2940
2941         cf = ctxt->eflags & X86_EFLAGS_CF;
2942         al = ctxt->dst.val;
2943
2944         old_al = al;
2945         old_cf = cf;
2946         cf = false;
2947         af = ctxt->eflags & X86_EFLAGS_AF;
2948         if ((al & 0x0f) > 9 || af) {
2949                 al -= 6;
2950                 cf = old_cf | (al >= 250);
2951                 af = true;
2952         } else {
2953                 af = false;
2954         }
2955         if (old_al > 0x99 || old_cf) {
2956                 al -= 0x60;
2957                 cf = true;
2958         }
2959
2960         ctxt->dst.val = al;
2961         /* Set PF, ZF, SF */
2962         ctxt->src.type = OP_IMM;
2963         ctxt->src.val = 0;
2964         ctxt->src.bytes = 1;
2965         emulate_2op_SrcV(ctxt, "or");
2966         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2967         if (cf)
2968                 ctxt->eflags |= X86_EFLAGS_CF;
2969         if (af)
2970                 ctxt->eflags |= X86_EFLAGS_AF;
2971         return X86EMUL_CONTINUE;
2972 }
2973
2974 static int em_aad(struct x86_emulate_ctxt *ctxt)
2975 {
2976         u8 al = ctxt->dst.val & 0xff;
2977         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2978
2979         al = (al + (ah * ctxt->src.val)) & 0xff;
2980
2981         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2982
2983         ctxt->eflags &= ~(X86_EFLAGS_PF | X86_EFLAGS_SF | X86_EFLAGS_ZF);
2984
2985         if (!al)
2986                 ctxt->eflags |= X86_EFLAGS_ZF;
2987         if (!(al & 1))
2988                 ctxt->eflags |= X86_EFLAGS_PF;
2989         if (al & 0x80)
2990                 ctxt->eflags |= X86_EFLAGS_SF;
2991
2992         return X86EMUL_CONTINUE;
2993 }
2994
2995 static int em_call(struct x86_emulate_ctxt *ctxt)
2996 {
2997         long rel = ctxt->src.val;
2998
2999         ctxt->src.val = (unsigned long)ctxt->_eip;
3000         jmp_rel(ctxt, rel);
3001         return em_push(ctxt);
3002 }
3003
3004 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3005 {
3006         u16 sel, old_cs;
3007         ulong old_eip;
3008         int rc;
3009
3010         old_cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3011         old_eip = ctxt->_eip;
3012
3013         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3014         if (load_segment_descriptor(ctxt, sel, VCPU_SREG_CS))
3015                 return X86EMUL_CONTINUE;
3016
3017         ctxt->_eip = 0;
3018         memcpy(&ctxt->_eip, ctxt->src.valptr, ctxt->op_bytes);
3019
3020         ctxt->src.val = old_cs;
3021         rc = em_push(ctxt);
3022         if (rc != X86EMUL_CONTINUE)
3023                 return rc;
3024
3025         ctxt->src.val = old_eip;
3026         return em_push(ctxt);
3027 }
3028
3029 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3030 {
3031         int rc;
3032
3033         ctxt->dst.type = OP_REG;
3034         ctxt->dst.addr.reg = &ctxt->_eip;
3035         ctxt->dst.bytes = ctxt->op_bytes;
3036         rc = emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
3037         if (rc != X86EMUL_CONTINUE)
3038                 return rc;
3039         rsp_increment(ctxt, ctxt->src.val);
3040         return X86EMUL_CONTINUE;
3041 }
3042
3043 FASTOP2(add);
3044 FASTOP2(or);
3045 FASTOP2(adc);
3046 FASTOP2(sbb);
3047 FASTOP2(and);
3048 FASTOP2(sub);
3049 FASTOP2(xor);
3050 FASTOP2(cmp);
3051 FASTOP2(test);
3052
3053 FASTOP3WCL(shld);
3054 FASTOP3WCL(shrd);
3055
3056 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3057 {
3058         /* Write back the register source. */
3059         ctxt->src.val = ctxt->dst.val;
3060         write_register_operand(&ctxt->src);
3061
3062         /* Write back the memory destination with implicit LOCK prefix. */
3063         ctxt->dst.val = ctxt->src.orig_val;
3064         ctxt->lock_prefix = 1;
3065         return X86EMUL_CONTINUE;
3066 }
3067
3068 static int em_imul(struct x86_emulate_ctxt *ctxt)
3069 {
3070         emulate_2op_SrcV_nobyte(ctxt, "imul");
3071         return X86EMUL_CONTINUE;
3072 }
3073
3074 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3075 {
3076         ctxt->dst.val = ctxt->src2.val;
3077         return em_imul(ctxt);
3078 }
3079
3080 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3081 {
3082         ctxt->dst.type = OP_REG;
3083         ctxt->dst.bytes = ctxt->src.bytes;
3084         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3085         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3086
3087         return X86EMUL_CONTINUE;
3088 }
3089
3090 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3091 {
3092         u64 tsc = 0;
3093
3094         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3095         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3096         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3097         return X86EMUL_CONTINUE;
3098 }
3099
3100 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3101 {
3102         u64 pmc;
3103
3104         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3105                 return emulate_gp(ctxt, 0);
3106         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3107         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3108         return X86EMUL_CONTINUE;
3109 }
3110
3111 static int em_mov(struct x86_emulate_ctxt *ctxt)
3112 {
3113         memcpy(ctxt->dst.valptr, ctxt->src.valptr, ctxt->op_bytes);
3114         return X86EMUL_CONTINUE;
3115 }
3116
3117 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3118 {
3119         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3120                 return emulate_gp(ctxt, 0);
3121
3122         /* Disable writeback. */
3123         ctxt->dst.type = OP_NONE;
3124         return X86EMUL_CONTINUE;
3125 }
3126
3127 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3128 {
3129         unsigned long val;
3130
3131         if (ctxt->mode == X86EMUL_MODE_PROT64)
3132                 val = ctxt->src.val & ~0ULL;
3133         else
3134                 val = ctxt->src.val & ~0U;
3135
3136         /* #UD condition is already handled. */
3137         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3138                 return emulate_gp(ctxt, 0);
3139
3140         /* Disable writeback. */
3141         ctxt->dst.type = OP_NONE;
3142         return X86EMUL_CONTINUE;
3143 }
3144
3145 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3146 {
3147         u64 msr_data;
3148
3149         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3150                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3151         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3152                 return emulate_gp(ctxt, 0);
3153
3154         return X86EMUL_CONTINUE;
3155 }
3156
3157 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3158 {
3159         u64 msr_data;
3160
3161         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3162                 return emulate_gp(ctxt, 0);
3163
3164         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3165         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3166         return X86EMUL_CONTINUE;
3167 }
3168
3169 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3170 {
3171         if (ctxt->modrm_reg > VCPU_SREG_GS)
3172                 return emulate_ud(ctxt);
3173
3174         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3175         return X86EMUL_CONTINUE;
3176 }
3177
3178 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3179 {
3180         u16 sel = ctxt->src.val;
3181
3182         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3183                 return emulate_ud(ctxt);
3184
3185         if (ctxt->modrm_reg == VCPU_SREG_SS)
3186                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3187
3188         /* Disable writeback. */
3189         ctxt->dst.type = OP_NONE;
3190         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3191 }
3192
3193 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3194 {
3195         u16 sel = ctxt->src.val;
3196
3197         /* Disable writeback. */
3198         ctxt->dst.type = OP_NONE;
3199         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3200 }
3201
3202 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3203 {
3204         u16 sel = ctxt->src.val;
3205
3206         /* Disable writeback. */
3207         ctxt->dst.type = OP_NONE;
3208         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3209 }
3210
3211 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3212 {
3213         int rc;
3214         ulong linear;
3215
3216         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3217         if (rc == X86EMUL_CONTINUE)
3218                 ctxt->ops->invlpg(ctxt, linear);
3219         /* Disable writeback. */
3220         ctxt->dst.type = OP_NONE;
3221         return X86EMUL_CONTINUE;
3222 }
3223
3224 static int em_clts(struct x86_emulate_ctxt *ctxt)
3225 {
3226         ulong cr0;
3227
3228         cr0 = ctxt->ops->get_cr(ctxt, 0);
3229         cr0 &= ~X86_CR0_TS;
3230         ctxt->ops->set_cr(ctxt, 0, cr0);
3231         return X86EMUL_CONTINUE;
3232 }
3233
3234 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3235 {
3236         int rc;
3237
3238         if (ctxt->modrm_mod != 3 || ctxt->modrm_rm != 1)
3239                 return X86EMUL_UNHANDLEABLE;
3240
3241         rc = ctxt->ops->fix_hypercall(ctxt);
3242         if (rc != X86EMUL_CONTINUE)
3243                 return rc;
3244
3245         /* Let the processor re-execute the fixed hypercall */
3246         ctxt->_eip = ctxt->eip;
3247         /* Disable writeback. */
3248         ctxt->dst.type = OP_NONE;
3249         return X86EMUL_CONTINUE;
3250 }
3251
3252 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3253                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3254                                               struct desc_ptr *ptr))
3255 {
3256         struct desc_ptr desc_ptr;
3257
3258         if (ctxt->mode == X86EMUL_MODE_PROT64)
3259                 ctxt->op_bytes = 8;
3260         get(ctxt, &desc_ptr);
3261         if (ctxt->op_bytes == 2) {
3262                 ctxt->op_bytes = 4;
3263                 desc_ptr.address &= 0x00ffffff;
3264         }
3265         /* Disable writeback. */
3266         ctxt->dst.type = OP_NONE;
3267         return segmented_write(ctxt, ctxt->dst.addr.mem,
3268                                &desc_ptr, 2 + ctxt->op_bytes);
3269 }
3270
3271 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3272 {
3273         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3274 }
3275
3276 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3277 {
3278         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3279 }
3280
3281 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3282 {
3283         struct desc_ptr desc_ptr;
3284         int rc;
3285
3286         if (ctxt->mode == X86EMUL_MODE_PROT64)
3287                 ctxt->op_bytes = 8;
3288         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3289                              &desc_ptr.size, &desc_ptr.address,
3290                              ctxt->op_bytes);
3291         if (rc != X86EMUL_CONTINUE)
3292                 return rc;
3293         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3294         /* Disable writeback. */
3295         ctxt->dst.type = OP_NONE;
3296         return X86EMUL_CONTINUE;
3297 }
3298
3299 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3300 {
3301         int rc;
3302
3303         rc = ctxt->ops->fix_hypercall(ctxt);
3304
3305         /* Disable writeback. */
3306         ctxt->dst.type = OP_NONE;
3307         return rc;
3308 }
3309
3310 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3311 {
3312         struct desc_ptr desc_ptr;
3313         int rc;
3314
3315         if (ctxt->mode == X86EMUL_MODE_PROT64)
3316                 ctxt->op_bytes = 8;
3317         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3318                              &desc_ptr.size, &desc_ptr.address,
3319                              ctxt->op_bytes);
3320         if (rc != X86EMUL_CONTINUE)
3321                 return rc;
3322         ctxt->ops->set_idt(ctxt, &desc_ptr);
3323         /* Disable writeback. */
3324         ctxt->dst.type = OP_NONE;
3325         return X86EMUL_CONTINUE;
3326 }
3327
3328 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3329 {
3330         ctxt->dst.bytes = 2;
3331         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3332         return X86EMUL_CONTINUE;
3333 }
3334
3335 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3336 {
3337         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3338                           | (ctxt->src.val & 0x0f));
3339         ctxt->dst.type = OP_NONE;
3340         return X86EMUL_CONTINUE;
3341 }
3342
3343 static int em_loop(struct x86_emulate_ctxt *ctxt)
3344 {
3345         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3346         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3347             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3348                 jmp_rel(ctxt, ctxt->src.val);
3349
3350         return X86EMUL_CONTINUE;
3351 }
3352
3353 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3354 {
3355         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3356                 jmp_rel(ctxt, ctxt->src.val);
3357
3358         return X86EMUL_CONTINUE;
3359 }
3360
3361 static int em_in(struct x86_emulate_ctxt *ctxt)
3362 {
3363         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3364                              &ctxt->dst.val))
3365                 return X86EMUL_IO_NEEDED;
3366
3367         return X86EMUL_CONTINUE;
3368 }
3369
3370 static int em_out(struct x86_emulate_ctxt *ctxt)
3371 {
3372         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3373                                     &ctxt->src.val, 1);
3374         /* Disable writeback. */
3375         ctxt->dst.type = OP_NONE;
3376         return X86EMUL_CONTINUE;
3377 }
3378
3379 static int em_cli(struct x86_emulate_ctxt *ctxt)
3380 {
3381         if (emulator_bad_iopl(ctxt))
3382                 return emulate_gp(ctxt, 0);
3383
3384         ctxt->eflags &= ~X86_EFLAGS_IF;
3385         return X86EMUL_CONTINUE;
3386 }
3387
3388 static int em_sti(struct x86_emulate_ctxt *ctxt)
3389 {
3390         if (emulator_bad_iopl(ctxt))
3391                 return emulate_gp(ctxt, 0);
3392
3393         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3394         ctxt->eflags |= X86_EFLAGS_IF;
3395         return X86EMUL_CONTINUE;
3396 }
3397
3398 static int em_bt(struct x86_emulate_ctxt *ctxt)
3399 {
3400         /* Disable writeback. */
3401         ctxt->dst.type = OP_NONE;
3402         /* only subword offset */
3403         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
3404
3405         emulate_2op_SrcV_nobyte(ctxt, "bt");
3406         return X86EMUL_CONTINUE;
3407 }
3408
3409 static int em_bts(struct x86_emulate_ctxt *ctxt)
3410 {
3411         emulate_2op_SrcV_nobyte(ctxt, "bts");
3412         return X86EMUL_CONTINUE;
3413 }
3414
3415 static int em_btr(struct x86_emulate_ctxt *ctxt)
3416 {
3417         emulate_2op_SrcV_nobyte(ctxt, "btr");
3418         return X86EMUL_CONTINUE;
3419 }
3420
3421 static int em_btc(struct x86_emulate_ctxt *ctxt)
3422 {
3423         emulate_2op_SrcV_nobyte(ctxt, "btc");
3424         return X86EMUL_CONTINUE;
3425 }
3426
3427 static int em_bsf(struct x86_emulate_ctxt *ctxt)
3428 {
3429         emulate_2op_SrcV_nobyte(ctxt, "bsf");
3430         return X86EMUL_CONTINUE;
3431 }
3432
3433 static int em_bsr(struct x86_emulate_ctxt *ctxt)
3434 {
3435         emulate_2op_SrcV_nobyte(ctxt, "bsr");
3436         return X86EMUL_CONTINUE;
3437 }
3438
3439 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3440 {
3441         u32 eax, ebx, ecx, edx;
3442
3443         eax = reg_read(ctxt, VCPU_REGS_RAX);
3444         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3445         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3446         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3447         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3448         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3449         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3450         return X86EMUL_CONTINUE;
3451 }
3452
3453 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3454 {
3455         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3456         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3457         return X86EMUL_CONTINUE;
3458 }
3459
3460 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3461 {
3462         switch (ctxt->op_bytes) {
3463 #ifdef CONFIG_X86_64
3464         case 8:
3465                 asm("bswap %0" : "+r"(ctxt->dst.val));
3466                 break;
3467 #endif
3468         default:
3469                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3470                 break;
3471         }
3472         return X86EMUL_CONTINUE;
3473 }
3474
3475 static bool valid_cr(int nr)
3476 {
3477         switch (nr) {
3478         case 0:
3479         case 2 ... 4:
3480         case 8:
3481                 return true;
3482         default:
3483                 return false;
3484         }
3485 }
3486
3487 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3488 {
3489         if (!valid_cr(ctxt->modrm_reg))
3490                 return emulate_ud(ctxt);
3491
3492         return X86EMUL_CONTINUE;
3493 }
3494
3495 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3496 {
3497         u64 new_val = ctxt->src.val64;
3498         int cr = ctxt->modrm_reg;
3499         u64 efer = 0;
3500
3501         static u64 cr_reserved_bits[] = {
3502                 0xffffffff00000000ULL,
3503                 0, 0, 0, /* CR3 checked later */
3504                 CR4_RESERVED_BITS,
3505                 0, 0, 0,
3506                 CR8_RESERVED_BITS,
3507         };
3508
3509         if (!valid_cr(cr))
3510                 return emulate_ud(ctxt);
3511
3512         if (new_val & cr_reserved_bits[cr])
3513                 return emulate_gp(ctxt, 0);
3514
3515         switch (cr) {
3516         case 0: {
3517                 u64 cr4;
3518                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3519                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3520                         return emulate_gp(ctxt, 0);
3521
3522                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3523                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3524
3525                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3526                     !(cr4 & X86_CR4_PAE))
3527                         return emulate_gp(ctxt, 0);
3528
3529                 break;
3530                 }
3531         case 3: {
3532                 u64 rsvd = 0;
3533
3534                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3535                 if (efer & EFER_LMA)
3536                         rsvd = CR3_L_MODE_RESERVED_BITS;
3537                 else if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_PAE)
3538                         rsvd = CR3_PAE_RESERVED_BITS;
3539                 else if (ctxt->ops->get_cr(ctxt, 0) & X86_CR0_PG)
3540                         rsvd = CR3_NONPAE_RESERVED_BITS;
3541
3542                 if (new_val & rsvd)
3543                         return emulate_gp(ctxt, 0);
3544
3545                 break;
3546                 }
3547         case 4: {
3548                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3549
3550                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3551                         return emulate_gp(ctxt, 0);
3552
3553                 break;
3554                 }
3555         }
3556
3557         return X86EMUL_CONTINUE;
3558 }
3559
3560 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3561 {
3562         unsigned long dr7;
3563
3564         ctxt->ops->get_dr(ctxt, 7, &dr7);
3565
3566         /* Check if DR7.Global_Enable is set */
3567         return dr7 & (1 << 13);
3568 }
3569
3570 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3571 {
3572         int dr = ctxt->modrm_reg;
3573         u64 cr4;
3574
3575         if (dr > 7)
3576                 return emulate_ud(ctxt);
3577
3578         cr4 = ctxt->ops->get_cr(ctxt, 4);
3579         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3580                 return emulate_ud(ctxt);
3581
3582         if (check_dr7_gd(ctxt))
3583                 return emulate_db(ctxt);
3584
3585         return X86EMUL_CONTINUE;
3586 }
3587
3588 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3589 {
3590         u64 new_val = ctxt->src.val64;
3591         int dr = ctxt->modrm_reg;
3592
3593         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3594                 return emulate_gp(ctxt, 0);
3595
3596         return check_dr_read(ctxt);
3597 }
3598
3599 static int check_svme(struct x86_emulate_ctxt *ctxt)
3600 {
3601         u64 efer;
3602
3603         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3604
3605         if (!(efer & EFER_SVME))
3606                 return emulate_ud(ctxt);
3607
3608         return X86EMUL_CONTINUE;
3609 }
3610
3611 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3612 {
3613         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3614
3615         /* Valid physical address? */
3616         if (rax & 0xffff000000000000ULL)
3617                 return emulate_gp(ctxt, 0);
3618
3619         return check_svme(ctxt);
3620 }
3621
3622 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3623 {
3624         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3625
3626         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3627                 return emulate_ud(ctxt);
3628
3629         return X86EMUL_CONTINUE;
3630 }
3631
3632 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3633 {
3634         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3635         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3636
3637         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3638             (rcx > 3))
3639                 return emulate_gp(ctxt, 0);
3640
3641         return X86EMUL_CONTINUE;
3642 }
3643
3644 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3645 {
3646         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3647         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3648                 return emulate_gp(ctxt, 0);
3649
3650         return X86EMUL_CONTINUE;
3651 }
3652
3653 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3654 {
3655         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3656         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3657                 return emulate_gp(ctxt, 0);
3658
3659         return X86EMUL_CONTINUE;
3660 }
3661
3662 #define D(_y) { .flags = (_y) }
3663 #define DI(_y, _i) { .flags = (_y), .intercept = x86_intercept_##_i }
3664 #define DIP(_y, _i, _p) { .flags = (_y), .intercept = x86_intercept_##_i, \
3665                       .check_perm = (_p) }
3666 #define N    D(0)
3667 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3668 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3669 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3670 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3671 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3672 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3673 #define II(_f, _e, _i) \
3674         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i }
3675 #define IIP(_f, _e, _i, _p) \
3676         { .flags = (_f), .u.execute = (_e), .intercept = x86_intercept_##_i, \
3677           .check_perm = (_p) }
3678 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3679
3680 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3681 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3682 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3683 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3684 #define I2bvIP(_f, _e, _i, _p) \
3685         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3686
3687 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3688                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3689                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3690
3691 static const struct opcode group7_rm1[] = {
3692         DI(SrcNone | Priv, monitor),
3693         DI(SrcNone | Priv, mwait),
3694         N, N, N, N, N, N,
3695 };
3696
3697 static const struct opcode group7_rm3[] = {
3698         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3699         II(SrcNone  | Prot | VendorSpecific,    em_vmmcall,     vmmcall),
3700         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3701         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3702         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3703         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3704         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3705         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3706 };
3707
3708 static const struct opcode group7_rm7[] = {
3709         N,
3710         DIP(SrcNone, rdtscp, check_rdtsc),
3711         N, N, N, N, N, N,
3712 };
3713
3714 static const struct opcode group1[] = {
3715         F(Lock, em_add),
3716         F(Lock | PageTable, em_or),
3717         F(Lock, em_adc),
3718         F(Lock, em_sbb),
3719         F(Lock | PageTable, em_and),
3720         F(Lock, em_sub),
3721         F(Lock, em_xor),
3722         F(NoWrite, em_cmp),
3723 };
3724
3725 static const struct opcode group1A[] = {
3726         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3727 };
3728
3729 static const struct opcode group3[] = {
3730         F(DstMem | SrcImm | NoWrite, em_test),
3731         F(DstMem | SrcImm | NoWrite, em_test),
3732         F(DstMem | SrcNone | Lock, em_not),
3733         F(DstMem | SrcNone | Lock, em_neg),
3734         I(SrcMem, em_mul_ex),
3735         I(SrcMem, em_imul_ex),
3736         I(SrcMem, em_div_ex),
3737         I(SrcMem, em_idiv_ex),
3738 };
3739
3740 static const struct opcode group4[] = {
3741         I(ByteOp | DstMem | SrcNone | Lock, em_grp45),
3742         I(ByteOp | DstMem | SrcNone | Lock, em_grp45),
3743         N, N, N, N, N, N,
3744 };
3745
3746 static const struct opcode group5[] = {
3747         I(DstMem | SrcNone | Lock,              em_grp45),
3748         I(DstMem | SrcNone | Lock,              em_grp45),
3749         I(SrcMem | Stack,                       em_grp45),
3750         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3751         I(SrcMem | Stack,                       em_grp45),
3752         I(SrcMemFAddr | ImplicitOps,            em_grp45),
3753         I(SrcMem | Stack,                       em_grp45), N,
3754 };
3755
3756 static const struct opcode group6[] = {
3757         DI(Prot,        sldt),
3758         DI(Prot,        str),
3759         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3760         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3761         N, N, N, N,
3762 };
3763
3764 static const struct group_dual group7 = { {
3765         II(Mov | DstMem | Priv,                 em_sgdt, sgdt),
3766         II(Mov | DstMem | Priv,                 em_sidt, sidt),
3767         II(SrcMem | Priv,                       em_lgdt, lgdt),
3768         II(SrcMem | Priv,                       em_lidt, lidt),
3769         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3770         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3771         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3772 }, {
3773         I(SrcNone | Priv | VendorSpecific,      em_vmcall),
3774         EXT(0, group7_rm1),
3775         N, EXT(0, group7_rm3),
3776         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3777         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3778         EXT(0, group7_rm7),
3779 } };
3780
3781 static const struct opcode group8[] = {
3782         N, N, N, N,
3783         I(DstMem | SrcImmByte,                          em_bt),
3784         I(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3785         I(DstMem | SrcImmByte | Lock,                   em_btr),
3786         I(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3787 };
3788
3789 static const struct group_dual group9 = { {
3790         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3791 }, {
3792         N, N, N, N, N, N, N, N,
3793 } };
3794
3795 static const struct opcode group11[] = {
3796         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3797         X7(D(Undefined)),
3798 };
3799
3800 static const struct gprefix pfx_0f_6f_0f_7f = {
3801         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3802 };
3803
3804 static const struct gprefix pfx_vmovntpx = {
3805         I(0, em_mov), N, N, N,
3806 };
3807
3808 static const struct escape escape_d9 = { {
3809         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3810 }, {
3811         /* 0xC0 - 0xC7 */
3812         N, N, N, N, N, N, N, N,
3813         /* 0xC8 - 0xCF */
3814         N, N, N, N, N, N, N, N,
3815         /* 0xD0 - 0xC7 */
3816         N, N, N, N, N, N, N, N,
3817         /* 0xD8 - 0xDF */
3818         N, N, N, N, N, N, N, N,
3819         /* 0xE0 - 0xE7 */
3820         N, N, N, N, N, N, N, N,
3821         /* 0xE8 - 0xEF */
3822         N, N, N, N, N, N, N, N,
3823         /* 0xF0 - 0xF7 */
3824         N, N, N, N, N, N, N, N,
3825         /* 0xF8 - 0xFF */
3826         N, N, N, N, N, N, N, N,
3827 } };
3828
3829 static const struct escape escape_db = { {
3830         N, N, N, N, N, N, N, N,
3831 }, {
3832         /* 0xC0 - 0xC7 */
3833         N, N, N, N, N, N, N, N,
3834         /* 0xC8 - 0xCF */
3835         N, N, N, N, N, N, N, N,
3836         /* 0xD0 - 0xC7 */
3837         N, N, N, N, N, N, N, N,
3838         /* 0xD8 - 0xDF */
3839         N, N, N, N, N, N, N, N,
3840         /* 0xE0 - 0xE7 */
3841         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3842         /* 0xE8 - 0xEF */
3843         N, N, N, N, N, N, N, N,
3844         /* 0xF0 - 0xF7 */
3845         N, N, N, N, N, N, N, N,
3846         /* 0xF8 - 0xFF */
3847         N, N, N, N, N, N, N, N,
3848 } };
3849
3850 static const struct escape escape_dd = { {
3851         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3852 }, {
3853         /* 0xC0 - 0xC7 */
3854         N, N, N, N, N, N, N, N,
3855         /* 0xC8 - 0xCF */
3856         N, N, N, N, N, N, N, N,
3857         /* 0xD0 - 0xC7 */
3858         N, N, N, N, N, N, N, N,
3859         /* 0xD8 - 0xDF */
3860         N, N, N, N, N, N, N, N,
3861         /* 0xE0 - 0xE7 */
3862         N, N, N, N, N, N, N, N,
3863         /* 0xE8 - 0xEF */
3864         N, N, N, N, N, N, N, N,
3865         /* 0xF0 - 0xF7 */
3866         N, N, N, N, N, N, N, N,
3867         /* 0xF8 - 0xFF */
3868         N, N, N, N, N, N, N, N,
3869 } };
3870
3871 static const struct opcode opcode_table[256] = {
3872         /* 0x00 - 0x07 */
3873         F6ALU(Lock, em_add),
3874         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3875         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3876         /* 0x08 - 0x0F */
3877         F6ALU(Lock | PageTable, em_or),
3878         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3879         N,
3880         /* 0x10 - 0x17 */
3881         F6ALU(Lock, em_adc),
3882         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3883         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3884         /* 0x18 - 0x1F */
3885         F6ALU(Lock, em_sbb),
3886         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3887         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3888         /* 0x20 - 0x27 */
3889         F6ALU(Lock | PageTable, em_and), N, N,
3890         /* 0x28 - 0x2F */
3891         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3892         /* 0x30 - 0x37 */
3893         F6ALU(Lock, em_xor), N, N,
3894         /* 0x38 - 0x3F */
3895         F6ALU(NoWrite, em_cmp), N, N,
3896         /* 0x40 - 0x4F */
3897         X16(D(DstReg)),
3898         /* 0x50 - 0x57 */
3899         X8(I(SrcReg | Stack, em_push)),
3900         /* 0x58 - 0x5F */
3901         X8(I(DstReg | Stack, em_pop)),
3902         /* 0x60 - 0x67 */
3903         I(ImplicitOps | Stack | No64, em_pusha),
3904         I(ImplicitOps | Stack | No64, em_popa),
3905         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3906         N, N, N, N,
3907         /* 0x68 - 0x6F */
3908         I(SrcImm | Mov | Stack, em_push),
3909         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3910         I(SrcImmByte | Mov | Stack, em_push),
3911         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3912         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3913         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3914         /* 0x70 - 0x7F */
3915         X16(D(SrcImmByte)),
3916         /* 0x80 - 0x87 */
3917         G(ByteOp | DstMem | SrcImm, group1),
3918         G(DstMem | SrcImm, group1),
3919         G(ByteOp | DstMem | SrcImm | No64, group1),
3920         G(DstMem | SrcImmByte, group1),
3921         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3922         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3923         /* 0x88 - 0x8F */
3924         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3925         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3926         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3927         D(ModRM | SrcMem | NoAccess | DstReg),
3928         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3929         G(0, group1A),
3930         /* 0x90 - 0x97 */
3931         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3932         /* 0x98 - 0x9F */
3933         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3934         I(SrcImmFAddr | No64, em_call_far), N,
3935         II(ImplicitOps | Stack, em_pushf, pushf),
3936         II(ImplicitOps | Stack, em_popf, popf), N, I(ImplicitOps, em_lahf),
3937         /* 0xA0 - 0xA7 */
3938         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3939         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3940         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3941         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp),
3942         /* 0xA8 - 0xAF */
3943         F2bv(DstAcc | SrcImm | NoWrite, em_test),
3944         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
3945         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
3946         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp),
3947         /* 0xB0 - 0xB7 */
3948         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
3949         /* 0xB8 - 0xBF */
3950         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
3951         /* 0xC0 - 0xC7 */
3952         D2bv(DstMem | SrcImmByte | ModRM),
3953         I(ImplicitOps | Stack | SrcImmU16, em_ret_near_imm),
3954         I(ImplicitOps | Stack, em_ret),
3955         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
3956         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
3957         G(ByteOp, group11), G(0, group11),
3958         /* 0xC8 - 0xCF */
3959         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
3960         N, I(ImplicitOps | Stack, em_ret_far),
3961         D(ImplicitOps), DI(SrcImmByte, intn),
3962         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
3963         /* 0xD0 - 0xD7 */
3964         D2bv(DstMem | SrcOne | ModRM), D2bv(DstMem | ModRM),
3965         N, I(DstAcc | SrcImmByte | No64, em_aad), N, N,
3966         /* 0xD8 - 0xDF */
3967         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
3968         /* 0xE0 - 0xE7 */
3969         X3(I(SrcImmByte, em_loop)),
3970         I(SrcImmByte, em_jcxz),
3971         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
3972         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
3973         /* 0xE8 - 0xEF */
3974         I(SrcImm | Stack, em_call), D(SrcImm | ImplicitOps),
3975         I(SrcImmFAddr | No64, em_jmp_far), D(SrcImmByte | ImplicitOps),
3976         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
3977         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
3978         /* 0xF0 - 0xF7 */
3979         N, DI(ImplicitOps, icebp), N, N,
3980         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
3981         G(ByteOp, group3), G(0, group3),
3982         /* 0xF8 - 0xFF */
3983         D(ImplicitOps), D(ImplicitOps),
3984         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
3985         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
3986 };
3987
3988 static const struct opcode twobyte_table[256] = {
3989         /* 0x00 - 0x0F */
3990         G(0, group6), GD(0, &group7), N, N,
3991         N, I(ImplicitOps | VendorSpecific, em_syscall),
3992         II(ImplicitOps | Priv, em_clts, clts), N,
3993         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
3994         N, D(ImplicitOps | ModRM), N, N,
3995         /* 0x10 - 0x1F */
3996         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
3997         /* 0x20 - 0x2F */
3998         DIP(ModRM | DstMem | Priv | Op3264, cr_read, check_cr_read),
3999         DIP(ModRM | DstMem | Priv | Op3264, dr_read, check_dr_read),
4000         IIP(ModRM | SrcMem | Priv | Op3264, em_cr_write, cr_write, check_cr_write),
4001         IIP(ModRM | SrcMem | Priv | Op3264, em_dr_write, dr_write, check_dr_write),
4002         N, N, N, N,
4003         N, N, N, GP(ModRM | DstMem | SrcReg | Sse | Mov | Aligned, &pfx_vmovntpx),
4004         N, N, N, N,
4005         /* 0x30 - 0x3F */
4006         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4007         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4008         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4009         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4010         I(ImplicitOps | VendorSpecific, em_sysenter),
4011         I(ImplicitOps | Priv | VendorSpecific, em_sysexit),
4012         N, N,
4013         N, N, N, N, N, N, N, N,
4014         /* 0x40 - 0x4F */
4015         X16(D(DstReg | SrcMem | ModRM | Mov)),
4016         /* 0x50 - 0x5F */
4017         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4018         /* 0x60 - 0x6F */
4019         N, N, N, N,
4020         N, N, N, N,
4021         N, N, N, N,
4022         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4023         /* 0x70 - 0x7F */
4024         N, N, N, N,
4025         N, N, N, N,
4026         N, N, N, N,
4027         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4028         /* 0x80 - 0x8F */
4029         X16(D(SrcImm)),
4030         /* 0x90 - 0x9F */
4031         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4032         /* 0xA0 - 0xA7 */
4033         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4034         II(ImplicitOps, em_cpuid, cpuid), I(DstMem | SrcReg | ModRM | BitOp, em_bt),
4035         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4036         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4037         /* 0xA8 - 0xAF */
4038         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4039         DI(ImplicitOps, rsm),
4040         I(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4041         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4042         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4043         D(ModRM), I(DstReg | SrcMem | ModRM, em_imul),
4044         /* 0xB0 - 0xB7 */
4045         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
4046         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4047         I(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4048         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4049         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4050         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4051         /* 0xB8 - 0xBF */
4052         N, N,
4053         G(BitOp, group8),
4054         I(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4055         I(DstReg | SrcMem | ModRM, em_bsf), I(DstReg | SrcMem | ModRM, em_bsr),
4056         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4057         /* 0xC0 - 0xC7 */
4058         D2bv(DstMem | SrcReg | ModRM | Lock),
4059         N, D(DstMem | SrcReg | ModRM | Mov),
4060         N, N, N, GD(0, &group9),
4061         /* 0xC8 - 0xCF */
4062         X8(I(DstReg, em_bswap)),
4063         /* 0xD0 - 0xDF */
4064         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4065         /* 0xE0 - 0xEF */
4066         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4067         /* 0xF0 - 0xFF */
4068         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4069 };
4070
4071 #undef D
4072 #undef N
4073 #undef G
4074 #undef GD
4075 #undef I
4076 #undef GP
4077 #undef EXT
4078
4079 #undef D2bv
4080 #undef D2bvIP
4081 #undef I2bv
4082 #undef I2bvIP
4083 #undef I6ALU
4084
4085 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4086 {
4087         unsigned size;
4088
4089         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4090         if (size == 8)
4091                 size = 4;
4092         return size;
4093 }
4094
4095 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4096                       unsigned size, bool sign_extension)
4097 {
4098         int rc = X86EMUL_CONTINUE;
4099
4100         op->type = OP_IMM;
4101         op->bytes = size;
4102         op->addr.mem.ea = ctxt->_eip;
4103         /* NB. Immediates are sign-extended as necessary. */
4104         switch (op->bytes) {
4105         case 1:
4106                 op->val = insn_fetch(s8, ctxt);
4107                 break;
4108         case 2:
4109                 op->val = insn_fetch(s16, ctxt);
4110                 break;
4111         case 4:
4112                 op->val = insn_fetch(s32, ctxt);
4113                 break;
4114         case 8:
4115                 op->val = insn_fetch(s64, ctxt);
4116                 break;
4117         }
4118         if (!sign_extension) {
4119                 switch (op->bytes) {
4120                 case 1:
4121                         op->val &= 0xff;
4122                         break;
4123                 case 2:
4124                         op->val &= 0xffff;
4125                         break;
4126                 case 4:
4127                         op->val &= 0xffffffff;
4128                         break;
4129                 }
4130         }
4131 done:
4132         return rc;
4133 }
4134
4135 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4136                           unsigned d)
4137 {
4138         int rc = X86EMUL_CONTINUE;
4139
4140         switch (d) {
4141         case OpReg:
4142                 decode_register_operand(ctxt, op);
4143                 break;
4144         case OpImmUByte:
4145                 rc = decode_imm(ctxt, op, 1, false);
4146                 break;
4147         case OpMem:
4148                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4149         mem_common:
4150                 *op = ctxt->memop;
4151                 ctxt->memopp = op;
4152                 if ((ctxt->d & BitOp) && op == &ctxt->dst)
4153                         fetch_bit_operand(ctxt);
4154                 op->orig_val = op->val;
4155                 break;
4156         case OpMem64:
4157                 ctxt->memop.bytes = 8;
4158                 goto mem_common;
4159         case OpAcc:
4160                 op->type = OP_REG;
4161                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4162                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4163                 fetch_register_operand(op);
4164                 op->orig_val = op->val;
4165                 break;
4166         case OpDI:
4167                 op->type = OP_MEM;
4168                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4169                 op->addr.mem.ea =
4170                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4171                 op->addr.mem.seg = VCPU_SREG_ES;
4172                 op->val = 0;
4173                 op->count = 1;
4174                 break;
4175         case OpDX:
4176                 op->type = OP_REG;
4177                 op->bytes = 2;
4178                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4179                 fetch_register_operand(op);
4180                 break;
4181         case OpCL:
4182                 op->bytes = 1;
4183                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4184                 break;
4185         case OpImmByte:
4186                 rc = decode_imm(ctxt, op, 1, true);
4187                 break;
4188         case OpOne:
4189                 op->bytes = 1;
4190                 op->val = 1;
4191                 break;
4192         case OpImm:
4193                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4194                 break;
4195         case OpImm64:
4196                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4197                 break;
4198         case OpMem8:
4199                 ctxt->memop.bytes = 1;
4200                 goto mem_common;
4201         case OpMem16:
4202                 ctxt->memop.bytes = 2;
4203                 goto mem_common;
4204         case OpMem32:
4205                 ctxt->memop.bytes = 4;
4206                 goto mem_common;
4207         case OpImmU16:
4208                 rc = decode_imm(ctxt, op, 2, false);
4209                 break;
4210         case OpImmU:
4211                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4212                 break;
4213         case OpSI:
4214                 op->type = OP_MEM;
4215                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4216                 op->addr.mem.ea =
4217                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4218                 op->addr.mem.seg = seg_override(ctxt);
4219                 op->val = 0;
4220                 op->count = 1;
4221                 break;
4222         case OpImmFAddr:
4223                 op->type = OP_IMM;
4224                 op->addr.mem.ea = ctxt->_eip;
4225                 op->bytes = ctxt->op_bytes + 2;
4226                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4227                 break;
4228         case OpMemFAddr:
4229                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4230                 goto mem_common;
4231         case OpES:
4232                 op->val = VCPU_SREG_ES;
4233                 break;
4234         case OpCS:
4235                 op->val = VCPU_SREG_CS;
4236                 break;
4237         case OpSS:
4238                 op->val = VCPU_SREG_SS;
4239                 break;
4240         case OpDS:
4241                 op->val = VCPU_SREG_DS;
4242                 break;
4243         case OpFS:
4244                 op->val = VCPU_SREG_FS;
4245                 break;
4246         case OpGS:
4247                 op->val = VCPU_SREG_GS;
4248                 break;
4249         case OpImplicit:
4250                 /* Special instructions do their own operand decoding. */
4251         default:
4252                 op->type = OP_NONE; /* Disable writeback. */
4253                 break;
4254         }
4255
4256 done:
4257         return rc;
4258 }
4259
4260 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4261 {
4262         int rc = X86EMUL_CONTINUE;
4263         int mode = ctxt->mode;
4264         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4265         bool op_prefix = false;
4266         struct opcode opcode;
4267
4268         ctxt->memop.type = OP_NONE;
4269         ctxt->memopp = NULL;
4270         ctxt->_eip = ctxt->eip;
4271         ctxt->fetch.start = ctxt->_eip;
4272         ctxt->fetch.end = ctxt->fetch.start + insn_len;
4273         if (insn_len > 0)
4274                 memcpy(ctxt->fetch.data, insn, insn_len);
4275
4276         switch (mode) {
4277         case X86EMUL_MODE_REAL:
4278         case X86EMUL_MODE_VM86:
4279         case X86EMUL_MODE_PROT16:
4280                 def_op_bytes = def_ad_bytes = 2;
4281                 break;
4282         case X86EMUL_MODE_PROT32:
4283                 def_op_bytes = def_ad_bytes = 4;
4284                 break;
4285 #ifdef CONFIG_X86_64
4286         case X86EMUL_MODE_PROT64:
4287                 def_op_bytes = 4;
4288                 def_ad_bytes = 8;
4289                 break;
4290 #endif
4291         default:
4292                 return EMULATION_FAILED;
4293         }
4294
4295         ctxt->op_bytes = def_op_bytes;
4296         ctxt->ad_bytes = def_ad_bytes;
4297
4298         /* Legacy prefixes. */
4299         for (;;) {
4300                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4301                 case 0x66:      /* operand-size override */
4302                         op_prefix = true;
4303                         /* switch between 2/4 bytes */
4304                         ctxt->op_bytes = def_op_bytes ^ 6;
4305                         break;
4306                 case 0x67:      /* address-size override */
4307                         if (mode == X86EMUL_MODE_PROT64)
4308                                 /* switch between 4/8 bytes */
4309                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4310                         else
4311                                 /* switch between 2/4 bytes */
4312                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4313                         break;
4314                 case 0x26:      /* ES override */
4315                 case 0x2e:      /* CS override */
4316                 case 0x36:      /* SS override */
4317                 case 0x3e:      /* DS override */
4318                         set_seg_override(ctxt, (ctxt->b >> 3) & 3);
4319                         break;
4320                 case 0x64:      /* FS override */
4321                 case 0x65:      /* GS override */
4322                         set_seg_override(ctxt, ctxt->b & 7);
4323                         break;
4324                 case 0x40 ... 0x4f: /* REX */
4325                         if (mode != X86EMUL_MODE_PROT64)
4326                                 goto done_prefixes;
4327                         ctxt->rex_prefix = ctxt->b;
4328                         continue;
4329                 case 0xf0:      /* LOCK */
4330                         ctxt->lock_prefix = 1;
4331                         break;
4332                 case 0xf2:      /* REPNE/REPNZ */
4333                 case 0xf3:      /* REP/REPE/REPZ */
4334                         ctxt->rep_prefix = ctxt->b;
4335                         break;
4336                 default:
4337                         goto done_prefixes;
4338                 }
4339
4340                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4341
4342                 ctxt->rex_prefix = 0;
4343         }
4344
4345 done_prefixes:
4346
4347         /* REX prefix. */
4348         if (ctxt->rex_prefix & 8)
4349                 ctxt->op_bytes = 8;     /* REX.W */
4350
4351         /* Opcode byte(s). */
4352         opcode = opcode_table[ctxt->b];
4353         /* Two-byte opcode? */
4354         if (ctxt->b == 0x0f) {
4355                 ctxt->twobyte = 1;
4356                 ctxt->b = insn_fetch(u8, ctxt);
4357                 opcode = twobyte_table[ctxt->b];
4358         }
4359         ctxt->d = opcode.flags;
4360
4361         if (ctxt->d & ModRM)
4362                 ctxt->modrm = insn_fetch(u8, ctxt);
4363
4364         while (ctxt->d & GroupMask) {
4365                 switch (ctxt->d & GroupMask) {
4366                 case Group:
4367                         goffset = (ctxt->modrm >> 3) & 7;
4368                         opcode = opcode.u.group[goffset];
4369                         break;
4370                 case GroupDual:
4371                         goffset = (ctxt->modrm >> 3) & 7;
4372                         if ((ctxt->modrm >> 6) == 3)
4373                                 opcode = opcode.u.gdual->mod3[goffset];
4374                         else
4375                                 opcode = opcode.u.gdual->mod012[goffset];
4376                         break;
4377                 case RMExt:
4378                         goffset = ctxt->modrm & 7;
4379                         opcode = opcode.u.group[goffset];
4380                         break;
4381                 case Prefix:
4382                         if (ctxt->rep_prefix && op_prefix)
4383                                 return EMULATION_FAILED;
4384                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4385                         switch (simd_prefix) {
4386                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4387                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4388                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4389                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4390                         }
4391                         break;
4392                 case Escape:
4393                         if (ctxt->modrm > 0xbf)
4394                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4395                         else
4396                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4397                         break;
4398                 default:
4399                         return EMULATION_FAILED;
4400                 }
4401
4402                 ctxt->d &= ~(u64)GroupMask;
4403                 ctxt->d |= opcode.flags;
4404         }
4405
4406         ctxt->execute = opcode.u.execute;
4407         ctxt->check_perm = opcode.check_perm;
4408         ctxt->intercept = opcode.intercept;
4409
4410         /* Unrecognised? */
4411         if (ctxt->d == 0 || (ctxt->d & Undefined))
4412                 return EMULATION_FAILED;
4413
4414         if (!(ctxt->d & VendorSpecific) && ctxt->only_vendor_specific_insn)
4415                 return EMULATION_FAILED;
4416
4417         if (mode == X86EMUL_MODE_PROT64 && (ctxt->d & Stack))
4418                 ctxt->op_bytes = 8;
4419
4420         if (ctxt->d & Op3264) {
4421                 if (mode == X86EMUL_MODE_PROT64)
4422                         ctxt->op_bytes = 8;
4423                 else
4424                         ctxt->op_bytes = 4;
4425         }
4426
4427         if (ctxt->d & Sse)
4428                 ctxt->op_bytes = 16;
4429         else if (ctxt->d & Mmx)
4430                 ctxt->op_bytes = 8;
4431
4432         /* ModRM and SIB bytes. */
4433         if (ctxt->d & ModRM) {
4434                 rc = decode_modrm(ctxt, &ctxt->memop);
4435                 if (!ctxt->has_seg_override)
4436                         set_seg_override(ctxt, ctxt->modrm_seg);
4437         } else if (ctxt->d & MemAbs)
4438                 rc = decode_abs(ctxt, &ctxt->memop);
4439         if (rc != X86EMUL_CONTINUE)
4440                 goto done;
4441
4442         if (!ctxt->has_seg_override)
4443                 set_seg_override(ctxt, VCPU_SREG_DS);
4444
4445         ctxt->memop.addr.mem.seg = seg_override(ctxt);
4446
4447         if (ctxt->memop.type == OP_MEM && ctxt->ad_bytes != 8)
4448                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
4449
4450         /*
4451          * Decode and fetch the source operand: register, memory
4452          * or immediate.
4453          */
4454         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4455         if (rc != X86EMUL_CONTINUE)
4456                 goto done;
4457
4458         /*
4459          * Decode and fetch the second source operand: register, memory
4460          * or immediate.
4461          */
4462         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4463         if (rc != X86EMUL_CONTINUE)
4464                 goto done;
4465
4466         /* Decode and fetch the destination operand: register or memory. */
4467         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4468
4469 done:
4470         if (ctxt->memopp && ctxt->memopp->type == OP_MEM && ctxt->rip_relative)
4471                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4472
4473         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4474 }
4475
4476 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4477 {
4478         return ctxt->d & PageTable;
4479 }
4480
4481 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4482 {
4483         /* The second termination condition only applies for REPE
4484          * and REPNE. Test if the repeat string operation prefix is
4485          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4486          * corresponding termination condition according to:
4487          *      - if REPE/REPZ and ZF = 0 then done
4488          *      - if REPNE/REPNZ and ZF = 1 then done
4489          */
4490         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4491              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4492             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4493                  ((ctxt->eflags & EFLG_ZF) == 0))
4494                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4495                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4496                 return true;
4497
4498         return false;
4499 }
4500
4501 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4502 {
4503         bool fault = false;
4504
4505         ctxt->ops->get_fpu(ctxt);
4506         asm volatile("1: fwait \n\t"
4507                      "2: \n\t"
4508                      ".pushsection .fixup,\"ax\" \n\t"
4509                      "3: \n\t"
4510                      "movb $1, %[fault] \n\t"
4511                      "jmp 2b \n\t"
4512                      ".popsection \n\t"
4513                      _ASM_EXTABLE(1b, 3b)
4514                      : [fault]"+qm"(fault));
4515         ctxt->ops->put_fpu(ctxt);
4516
4517         if (unlikely(fault))
4518                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4519
4520         return X86EMUL_CONTINUE;
4521 }
4522
4523 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4524                                        struct operand *op)
4525 {
4526         if (op->type == OP_MM)
4527                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4528 }
4529
4530 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4531 {
4532         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4533         fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4534         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4535             : "+a"(ctxt->dst.val), "+b"(ctxt->src.val), [flags]"+D"(flags)
4536         : "c"(ctxt->src2.val), [fastop]"S"(fop));
4537         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4538         return X86EMUL_CONTINUE;
4539 }
4540
4541 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4542 {
4543         const struct x86_emulate_ops *ops = ctxt->ops;
4544         int rc = X86EMUL_CONTINUE;
4545         int saved_dst_type = ctxt->dst.type;
4546
4547         ctxt->mem_read.pos = 0;
4548
4549         if (ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) {
4550                 rc = emulate_ud(ctxt);
4551                 goto done;
4552         }
4553
4554         /* LOCK prefix is allowed only with some instructions */
4555         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4556                 rc = emulate_ud(ctxt);
4557                 goto done;
4558         }
4559
4560         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4561                 rc = emulate_ud(ctxt);
4562                 goto done;
4563         }
4564
4565         if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4566             || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4567                 rc = emulate_ud(ctxt);
4568                 goto done;
4569         }
4570
4571         if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4572                 rc = emulate_nm(ctxt);
4573                 goto done;
4574         }
4575
4576         if (ctxt->d & Mmx) {
4577                 rc = flush_pending_x87_faults(ctxt);
4578                 if (rc != X86EMUL_CONTINUE)
4579                         goto done;
4580                 /*
4581                  * Now that we know the fpu is exception safe, we can fetch
4582                  * operands from it.
4583                  */
4584                 fetch_possible_mmx_operand(ctxt, &ctxt->src);
4585                 fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4586                 if (!(ctxt->d & Mov))
4587                         fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4588         }
4589
4590         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4591                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4592                                               X86_ICPT_PRE_EXCEPT);
4593                 if (rc != X86EMUL_CONTINUE)
4594                         goto done;
4595         }
4596
4597         /* Privileged instruction can be executed only in CPL=0 */
4598         if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4599                 rc = emulate_gp(ctxt, 0);
4600                 goto done;
4601         }
4602
4603         /* Instruction can only be executed in protected mode */
4604         if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4605                 rc = emulate_ud(ctxt);
4606                 goto done;
4607         }
4608
4609         /* Do instruction specific permission checks */
4610         if (ctxt->check_perm) {
4611                 rc = ctxt->check_perm(ctxt);
4612                 if (rc != X86EMUL_CONTINUE)
4613                         goto done;
4614         }
4615
4616         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4617                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4618                                               X86_ICPT_POST_EXCEPT);
4619                 if (rc != X86EMUL_CONTINUE)
4620                         goto done;
4621         }
4622
4623         if (ctxt->rep_prefix && (ctxt->d & String)) {
4624                 /* All REP prefixes have the same first termination condition */
4625                 if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4626                         ctxt->eip = ctxt->_eip;
4627                         goto done;
4628                 }
4629         }
4630
4631         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4632                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4633                                     ctxt->src.valptr, ctxt->src.bytes);
4634                 if (rc != X86EMUL_CONTINUE)
4635                         goto done;
4636                 ctxt->src.orig_val64 = ctxt->src.val64;
4637         }
4638
4639         if (ctxt->src2.type == OP_MEM) {
4640                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4641                                     &ctxt->src2.val, ctxt->src2.bytes);
4642                 if (rc != X86EMUL_CONTINUE)
4643                         goto done;
4644         }
4645
4646         if ((ctxt->d & DstMask) == ImplicitOps)
4647                 goto special_insn;
4648
4649
4650         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4651                 /* optimisation - avoid slow emulated read if Mov */
4652                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4653                                    &ctxt->dst.val, ctxt->dst.bytes);
4654                 if (rc != X86EMUL_CONTINUE)
4655                         goto done;
4656         }
4657         ctxt->dst.orig_val = ctxt->dst.val;
4658
4659 special_insn:
4660
4661         if (unlikely(ctxt->guest_mode) && ctxt->intercept) {
4662                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4663                                               X86_ICPT_POST_MEMACCESS);
4664                 if (rc != X86EMUL_CONTINUE)
4665                         goto done;
4666         }
4667
4668         if (ctxt->execute) {
4669                 if (ctxt->d & Fastop) {
4670                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4671                         rc = fastop(ctxt, fop);
4672                         if (rc != X86EMUL_CONTINUE)
4673                                 goto done;
4674                         goto writeback;
4675                 }
4676                 rc = ctxt->execute(ctxt);
4677                 if (rc != X86EMUL_CONTINUE)
4678                         goto done;
4679                 goto writeback;
4680         }
4681
4682         if (ctxt->twobyte)
4683                 goto twobyte_insn;
4684
4685         switch (ctxt->b) {
4686         case 0x40 ... 0x47: /* inc r16/r32 */
4687                 emulate_1op(ctxt, "inc");
4688                 break;
4689         case 0x48 ... 0x4f: /* dec r16/r32 */
4690                 emulate_1op(ctxt, "dec");
4691                 break;
4692         case 0x63:              /* movsxd */
4693                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4694                         goto cannot_emulate;
4695                 ctxt->dst.val = (s32) ctxt->src.val;
4696                 break;
4697         case 0x70 ... 0x7f: /* jcc (short) */
4698                 if (test_cc(ctxt->b, ctxt->eflags))
4699                         jmp_rel(ctxt, ctxt->src.val);
4700                 break;
4701         case 0x8d: /* lea r16/r32, m */
4702                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4703                 break;
4704         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4705                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4706                         break;
4707                 rc = em_xchg(ctxt);
4708                 break;
4709         case 0x98: /* cbw/cwde/cdqe */
4710                 switch (ctxt->op_bytes) {
4711                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4712                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4713                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4714                 }
4715                 break;
4716         case 0xc0 ... 0xc1:
4717                 rc = em_grp2(ctxt);
4718                 break;
4719         case 0xcc:              /* int3 */
4720                 rc = emulate_int(ctxt, 3);
4721                 break;
4722         case 0xcd:              /* int n */
4723                 rc = emulate_int(ctxt, ctxt->src.val);
4724                 break;
4725         case 0xce:              /* into */
4726                 if (ctxt->eflags & EFLG_OF)
4727                         rc = emulate_int(ctxt, 4);
4728                 break;
4729         case 0xd0 ... 0xd1:     /* Grp2 */
4730                 rc = em_grp2(ctxt);
4731                 break;
4732         case 0xd2 ... 0xd3:     /* Grp2 */
4733                 ctxt->src.val = reg_read(ctxt, VCPU_REGS_RCX);
4734                 rc = em_grp2(ctxt);
4735                 break;
4736         case 0xe9: /* jmp rel */
4737         case 0xeb: /* jmp rel short */
4738                 jmp_rel(ctxt, ctxt->src.val);
4739                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4740                 break;
4741         case 0xf4:              /* hlt */
4742                 ctxt->ops->halt(ctxt);
4743                 break;
4744         case 0xf5:      /* cmc */
4745                 /* complement carry flag from eflags reg */
4746                 ctxt->eflags ^= EFLG_CF;
4747                 break;
4748         case 0xf8: /* clc */
4749                 ctxt->eflags &= ~EFLG_CF;
4750                 break;
4751         case 0xf9: /* stc */
4752                 ctxt->eflags |= EFLG_CF;
4753                 break;
4754         case 0xfc: /* cld */
4755                 ctxt->eflags &= ~EFLG_DF;
4756                 break;
4757         case 0xfd: /* std */
4758                 ctxt->eflags |= EFLG_DF;
4759                 break;
4760         default:
4761                 goto cannot_emulate;
4762         }
4763
4764         if (rc != X86EMUL_CONTINUE)
4765                 goto done;
4766
4767 writeback:
4768         rc = writeback(ctxt);
4769         if (rc != X86EMUL_CONTINUE)
4770                 goto done;
4771
4772         /*
4773          * restore dst type in case the decoding will be reused
4774          * (happens for string instruction )
4775          */
4776         ctxt->dst.type = saved_dst_type;
4777
4778         if ((ctxt->d & SrcMask) == SrcSI)
4779                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4780
4781         if ((ctxt->d & DstMask) == DstDI)
4782                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4783
4784         if (ctxt->rep_prefix && (ctxt->d & String)) {
4785                 unsigned int count;
4786                 struct read_cache *r = &ctxt->io_read;
4787                 if ((ctxt->d & SrcMask) == SrcSI)
4788                         count = ctxt->src.count;
4789                 else
4790                         count = ctxt->dst.count;
4791                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4792                                 -count);
4793
4794                 if (!string_insn_completed(ctxt)) {
4795                         /*
4796                          * Re-enter guest when pio read ahead buffer is empty
4797                          * or, if it is not used, after each 1024 iteration.
4798                          */
4799                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4800                             (r->end == 0 || r->end != r->pos)) {
4801                                 /*
4802                                  * Reset read cache. Usually happens before
4803                                  * decode, but since instruction is restarted
4804                                  * we have to do it here.
4805                                  */
4806                                 ctxt->mem_read.end = 0;
4807                                 writeback_registers(ctxt);
4808                                 return EMULATION_RESTART;
4809                         }
4810                         goto done; /* skip rip writeback */
4811                 }
4812         }
4813
4814         ctxt->eip = ctxt->_eip;
4815
4816 done:
4817         if (rc == X86EMUL_PROPAGATE_FAULT)
4818                 ctxt->have_exception = true;
4819         if (rc == X86EMUL_INTERCEPTED)
4820                 return EMULATION_INTERCEPTED;
4821
4822         if (rc == X86EMUL_CONTINUE)
4823                 writeback_registers(ctxt);
4824
4825         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
4826
4827 twobyte_insn:
4828         switch (ctxt->b) {
4829         case 0x09:              /* wbinvd */
4830                 (ctxt->ops->wbinvd)(ctxt);
4831                 break;
4832         case 0x08:              /* invd */
4833         case 0x0d:              /* GrpP (prefetch) */
4834         case 0x18:              /* Grp16 (prefetch/nop) */
4835                 break;
4836         case 0x20: /* mov cr, reg */
4837                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
4838                 break;
4839         case 0x21: /* mov from dr to reg */
4840                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
4841                 break;
4842         case 0x40 ... 0x4f:     /* cmov */
4843                 ctxt->dst.val = ctxt->dst.orig_val = ctxt->src.val;
4844                 if (!test_cc(ctxt->b, ctxt->eflags))
4845                         ctxt->dst.type = OP_NONE; /* no writeback */
4846                 break;
4847         case 0x80 ... 0x8f: /* jnz rel, etc*/
4848                 if (test_cc(ctxt->b, ctxt->eflags))
4849                         jmp_rel(ctxt, ctxt->src.val);
4850                 break;
4851         case 0x90 ... 0x9f:     /* setcc r/m8 */
4852                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
4853                 break;
4854         case 0xae:              /* clflush */
4855                 break;
4856         case 0xb6 ... 0xb7:     /* movzx */
4857                 ctxt->dst.bytes = ctxt->op_bytes;
4858                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
4859                                                        : (u16) ctxt->src.val;
4860                 break;
4861         case 0xbe ... 0xbf:     /* movsx */
4862                 ctxt->dst.bytes = ctxt->op_bytes;
4863                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
4864                                                         (s16) ctxt->src.val;
4865                 break;
4866         case 0xc0 ... 0xc1:     /* xadd */
4867                 emulate_2op_SrcV(ctxt, "add");
4868                 /* Write back the register source. */
4869                 ctxt->src.val = ctxt->dst.orig_val;
4870                 write_register_operand(&ctxt->src);
4871                 break;
4872         case 0xc3:              /* movnti */
4873                 ctxt->dst.bytes = ctxt->op_bytes;
4874                 ctxt->dst.val = (ctxt->op_bytes == 4) ? (u32) ctxt->src.val :
4875                                                         (u64) ctxt->src.val;
4876                 break;
4877         default:
4878                 goto cannot_emulate;
4879         }
4880
4881         if (rc != X86EMUL_CONTINUE)
4882                 goto done;
4883
4884         goto writeback;
4885
4886 cannot_emulate:
4887         return EMULATION_FAILED;
4888 }
4889
4890 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
4891 {
4892         invalidate_registers(ctxt);
4893 }
4894
4895 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
4896 {
4897         writeback_registers(ctxt);
4898 }