Pileus Git - ~andy/linux/blob - arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50 #include <linux/tboot.h>
  51 #include <linux/stackprotector.h>
  52 #include <linux/gfp.h>
  53 #include <linux/cpuidle.h>
  54
  55 #include <asm/acpi.h>
  56 #include <asm/desc.h>
  57 #include <asm/nmi.h>
  58 #include <asm/irq.h>
  59 #include <asm/idle.h>
  60 #include <asm/realmode.h>
  61 #include <asm/cpu.h>
  62 #include <asm/numa.h>
  63 #include <asm/pgtable.h>
  64 #include <asm/tlbflush.h>
  65 #include <asm/mtrr.h>
  66 #include <asm/mwait.h>
  67 #include <asm/apic.h>
  68 #include <asm/io_apic.h>
  69 #include <asm/setup.h>
  70 #include <asm/uv/uv.h>
  71 #include <linux/mc146818rtc.h>
  72
  73 #include <asm/smpboot_hooks.h>
  74 #include <asm/i8259.h>
  75
  76 #include <asm/realmode.h>
  77
  78 /* State of each CPU */
  79 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  80
  81 #ifdef CONFIG_HOTPLUG_CPU
  82 /*
  83  * We need this for trampoline_base protection from concurrent accesses when
  84  * off- and onlining cores wildly.
  85  */
  86 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
  87
  88 void cpu_hotplug_driver_lock(void)
  89 {
  90         mutex_lock(&x86_cpu_hotplug_driver_mutex);
  91 }
  92
  93 void cpu_hotplug_driver_unlock(void)
  94 {
  95         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
  96 }
  97
  98 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
  99 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
 100 #endif
 101
 102 /* Number of siblings per CPU package */
 103 int smp_num_siblings = 1;
 104 EXPORT_SYMBOL(smp_num_siblings);
 105
 106 /* Last level cache ID of each logical CPU */
 107 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 108
 109 /* representing HT siblings of each logical CPU */
 110 DEFINE_PER_CPU(cpumask_var_t, cpu_sibling_map);
 111 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 112
 113 /* representing HT and core siblings of each logical CPU */
 114 DEFINE_PER_CPU(cpumask_var_t, cpu_core_map);
 115 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 116
 117 DEFINE_PER_CPU(cpumask_var_t, cpu_llc_shared_map);
 118
 119 /* Per CPU bogomips and other parameters */
 120 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 121 EXPORT_PER_CPU_SYMBOL(cpu_info);
 122
 123 atomic_t init_deasserted;
 124
 125 /*
 126  * Report back to the Boot Processor.
 127  * Running on AP.
 128  */
 129 static void __cpuinit smp_callin(void)
 130 {
 131         int cpuid, phys_id;
 132         unsigned long timeout;
 133
 134         /*
 135          * If waken up by an INIT in an 82489DX configuration
 136          * we may get here before an INIT-deassert IPI reaches
 137          * our local APIC.  We have to wait for the IPI or we'll
 138          * lock up on an APIC access.
 139          */
 140         if (apic->wait_for_init_deassert)
 141                 apic->wait_for_init_deassert(&init_deasserted);
 142
 143         /*
 144          * (This works even if the APIC is not enabled.)
 145          */
 146         phys_id = read_apic_id();
 147         cpuid = smp_processor_id();
 148         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 149                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 150                                         phys_id, cpuid);
 151         }
 152         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 153
 154         /*
 155          * STARTUP IPIs are fragile beasts as they might sometimes
 156          * trigger some glue motherboard logic. Complete APIC bus
 157          * silence for 1 second, this overestimates the time the
 158          * boot CPU is spending to send the up to 2 STARTUP IPIs
 159          * by a factor of two. This should be enough.
 160          */
 161
 162         /*
 163          * Waiting 2s total for startup (udelay is not yet working)
 164          */
 165         timeout = jiffies + 2*HZ;
 166         while (time_before(jiffies, timeout)) {
 167                 /*
 168                  * Has the boot CPU finished it's STARTUP sequence?
 169                  */
 170                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 171                         break;
 172                 cpu_relax();
 173         }
 174
 175         if (!time_before(jiffies, timeout)) {
 176                 panic("%s: CPU%d started up but did not get a callout!\n",
 177                       __func__, cpuid);
 178         }
 179
 180         /*
 181          * the boot CPU has finished the init stage and is spinning
 182          * on callin_map until we finish. We are free to set up this
 183          * CPU, first the APIC. (this is probably redundant on most
 184          * boards)
 185          */
 186
 187         pr_debug("CALLIN, before setup_local_APIC().\n");
 188         if (apic->smp_callin_clear_local_apic)
 189                 apic->smp_callin_clear_local_apic();
 190         setup_local_APIC();
 191         end_local_APIC_setup();
 192
 193         /*
 194          * Need to setup vector mappings before we enable interrupts.
 195          */
 196         setup_vector_irq(smp_processor_id());
 197
 198         /*
 199          * Save our processor parameters. Note: this information
 200          * is needed for clock calibration.
 201          */
 202         smp_store_cpu_info(cpuid);
 203
 204         /*
 205          * Get our bogomips.
 206          * Update loops_per_jiffy in cpu_data. Previous call to
 207          * smp_store_cpu_info() stored a value that is close but not as
 208          * accurate as the value just calculated.
 209          */
 210         calibrate_delay();
 211         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 212         pr_debug("Stack at about %p\n", &cpuid);
 213
 214         /*
 215          * This must be done before setting cpu_online_mask
 216          * or calling notify_cpu_starting.
 217          */
 218         set_cpu_sibling_map(raw_smp_processor_id());
 219         wmb();
 220
 221         notify_cpu_starting(cpuid);
 222
 223         /*
 224          * Allow the master to continue.
 225          */
 226         cpumask_set_cpu(cpuid, cpu_callin_mask);
 227 }
 228
 229 /*
 230  * Activate a secondary processor.
 231  */
 232 notrace static void __cpuinit start_secondary(void *unused)
 233 {
 234         /*
 235          * Don't put *anything* before cpu_init(), SMP booting is too
 236          * fragile that we want to limit the things done here to the
 237          * most necessary things.
 238          */
 239         cpu_init();
 240         x86_cpuinit.early_percpu_clock_init();
 241         preempt_disable();
 242         smp_callin();
 243
 244 #ifdef CONFIG_X86_32
 245         /* switch away from the initial page table */
 246         load_cr3(swapper_pg_dir);
 247         __flush_tlb_all();
 248 #endif
 249
 250         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 251         barrier();
 252         /*
 253          * Check TSC synchronization with the BP:
 254          */
 255         check_tsc_sync_target();
 256
 257         /*
 258          * We need to hold call_lock, so there is no inconsistency
 259          * between the time smp_call_function() determines number of
 260          * IPI recipients, and the time when the determination is made
 261          * for which cpus receive the IPI. Holding this
 262          * lock helps us to not include this cpu in a currently in progress
 263          * smp_call_function().
 264          *
 265          * We need to hold vector_lock so there the set of online cpus
 266          * does not change while we are assigning vectors to cpus.  Holding
 267          * this lock ensures we don't half assign or remove an irq from a cpu.
 268          */
 269         ipi_call_lock();
 270         lock_vector_lock();
 271         set_cpu_online(smp_processor_id(), true);
 272         unlock_vector_lock();
 273         ipi_call_unlock();
 274         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 275         x86_platform.nmi_init();
 276
 277         /* enable local interrupts */
 278         local_irq_enable();
 279
 280         /* to prevent fake stack check failure in clock setup */
 281         boot_init_stack_canary();
 282
 283         x86_cpuinit.setup_percpu_clockev();
 284
 285         wmb();
 286         cpu_idle();
 287 }
 288
 289 /*
 290  * The bootstrap kernel entry code has set these up. Save them for
 291  * a given CPU
 292  */
 293
 294 void __cpuinit smp_store_cpu_info(int id)
 295 {
 296         struct cpuinfo_x86 *c = &cpu_data(id);
 297
 298         *c = boot_cpu_data;
 299         c->cpu_index = id;
 300         if (id != 0)
 301                 identify_secondary_cpu(c);
 302 }
 303
 304 static bool __cpuinit
 305 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 306 {
 307         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 308
 309         return !WARN_ONCE(cpu_to_node(cpu1) != cpu_to_node(cpu2),
 310                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 311                 "[node: %d != %d]. Ignoring dependency.\n",
 312                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 313 }
 314
 315 #define link_mask(_m, c1, c2)                                           \
 316 do {                                                                    \
 317         cpumask_set_cpu((c1), cpu_##_m##_mask(c2));                     \
 318         cpumask_set_cpu((c2), cpu_##_m##_mask(c1));                     \
 319 } while (0)
 320
 321 static bool __cpuinit match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 322 {
 323         if (cpu_has(c, X86_FEATURE_TOPOEXT)) {
 324                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 325
 326                 if (c->phys_proc_id == o->phys_proc_id &&
 327                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2) &&
 328                     c->compute_unit_id == o->compute_unit_id)
 329                         return topology_sane(c, o, "smt");
 330
 331         } else if (c->phys_proc_id == o->phys_proc_id &&
 332                    c->cpu_core_id == o->cpu_core_id) {
 333                 return topology_sane(c, o, "smt");
 334         }
 335
 336         return false;
 337 }
 338
 339 static bool __cpuinit match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 340 {
 341         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 342
 343         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
 344             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
 345                 return topology_sane(c, o, "llc");
 346
 347         return false;
 348 }
 349
 350 static bool __cpuinit match_mc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 351 {
 352         if (c->phys_proc_id == o->phys_proc_id)
 353                 return topology_sane(c, o, "mc");
 354
 355         return false;
 356 }
 357
 358 void __cpuinit set_cpu_sibling_map(int cpu)
 359 {
 360         bool has_mc = boot_cpu_data.x86_max_cores > 1;
 361         bool has_smt = smp_num_siblings > 1;
 362         struct cpuinfo_x86 *c = &cpu_data(cpu);
 363         struct cpuinfo_x86 *o;
 364         int i;
 365
 366         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 367
 368         if (!has_smt && !has_mc) {
 369                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 370                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 371                 cpumask_set_cpu(cpu, cpu_core_mask(cpu));
 372                 c->booted_cores = 1;
 373                 return;
 374         }
 375
 376         for_each_cpu(i, cpu_sibling_setup_mask) {
 377                 o = &cpu_data(i);
 378
 379                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 380                         link_mask(sibling, cpu, i);
 381
 382                 if ((i == cpu) || (has_mc && match_llc(c, o)))
 383                         link_mask(llc_shared, cpu, i);
 384
 385         }
 386
 387         /*
 388          * This needs a separate iteration over the cpus because we rely on all
 389          * cpu_sibling_mask links to be set-up.
 390          */
 391         for_each_cpu(i, cpu_sibling_setup_mask) {
 392                 o = &cpu_data(i);
 393
 394                 if ((i == cpu) || (has_mc && match_mc(c, o))) {
 395                         link_mask(core, cpu, i);
 396
 397                         /*
 398                          *  Does this new cpu bringup a new core?
 399                          */
 400                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 401                                 /*
 402                                  * for each core in package, increment
 403                                  * the booted_cores for this new cpu
 404                                  */
 405                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 406                                         c->booted_cores++;
 407                                 /*
 408                                  * increment the core count for all
 409                                  * the other cpus in this package
 410                                  */
 411                                 if (i != cpu)
 412                                         cpu_data(i).booted_cores++;
 413                         } else if (i != cpu && !c->booted_cores)
 414                                 c->booted_cores = cpu_data(i).booted_cores;
 415                 }
 416         }
 417 }
 418
 419 /* maps the cpu to the sched domain representing multi-core */
 420 const struct cpumask *cpu_coregroup_mask(int cpu)
 421 {
 422         return cpu_llc_shared_mask(cpu);
 423 }
 424
 425 static void impress_friends(void)
 426 {
 427         int cpu;
 428         unsigned long bogosum = 0;
 429         /*
 430          * Allow the user to impress friends.
 431          */
 432         pr_debug("Before bogomips.\n");
 433         for_each_possible_cpu(cpu)
 434                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 435                         bogosum += cpu_data(cpu).loops_per_jiffy;
 436         printk(KERN_INFO
 437                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 438                 num_online_cpus(),
 439                 bogosum/(500000/HZ),
 440                 (bogosum/(5000/HZ))%100);
 441
 442         pr_debug("Before bogocount - setting activated=1.\n");
 443 }
 444
 445 void __inquire_remote_apic(int apicid)
 446 {
 447         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 448         const char * const names[] = { "ID", "VERSION", "SPIV" };
 449         int timeout;
 450         u32 status;
 451
 452         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 453
 454         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 455                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 456
 457                 /*
 458                  * Wait for idle.
 459                  */
 460                 status = safe_apic_wait_icr_idle();
 461                 if (status)
 462                         printk(KERN_CONT
 463                                "a previous APIC delivery may have failed\n");
 464
 465                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 466
 467                 timeout = 0;
 468                 do {
 469                         udelay(100);
 470                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 471                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 472
 473                 switch (status) {
 474                 case APIC_ICR_RR_VALID:
 475                         status = apic_read(APIC_RRR);
 476                         printk(KERN_CONT "%08x\n", status);
 477                         break;
 478                 default:
 479                         printk(KERN_CONT "failed\n");
 480                 }
 481         }
 482 }
 483
 484 /*
 485  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 486  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 487  * won't ... remember to clear down the APIC, etc later.
 488  */
 489 int __cpuinit
 490 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 491 {
 492         unsigned long send_status, accept_status = 0;
 493         int maxlvt;
 494
 495         /* Target chip */
 496         /* Boot on the stack */
 497         /* Kick the second */
 498         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
 499
 500         pr_debug("Waiting for send to finish...\n");
 501         send_status = safe_apic_wait_icr_idle();
 502
 503         /*
 504          * Give the other CPU some time to accept the IPI.
 505          */
 506         udelay(200);
 507         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 508                 maxlvt = lapic_get_maxlvt();
 509                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 510                         apic_write(APIC_ESR, 0);
 511                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 512         }
 513         pr_debug("NMI sent.\n");
 514
 515         if (send_status)
 516                 printk(KERN_ERR "APIC never delivered???\n");
 517         if (accept_status)
 518                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 519
 520         return (send_status | accept_status);
 521 }
 522
 523 static int __cpuinit
 524 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 525 {
 526         unsigned long send_status, accept_status = 0;
 527         int maxlvt, num_starts, j;
 528
 529         maxlvt = lapic_get_maxlvt();
 530
 531         /*
 532          * Be paranoid about clearing APIC errors.
 533          */
 534         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 535                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 536                         apic_write(APIC_ESR, 0);
 537                 apic_read(APIC_ESR);
 538         }
 539
 540         pr_debug("Asserting INIT.\n");
 541
 542         /*
 543          * Turn INIT on target chip
 544          */
 545         /*
 546          * Send IPI
 547          */
 548         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 549                        phys_apicid);
 550
 551         pr_debug("Waiting for send to finish...\n");
 552         send_status = safe_apic_wait_icr_idle();
 553
 554         mdelay(10);
 555
 556         pr_debug("Deasserting INIT.\n");
 557
 558         /* Target chip */
 559         /* Send IPI */
 560         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 561
 562         pr_debug("Waiting for send to finish...\n");
 563         send_status = safe_apic_wait_icr_idle();
 564
 565         mb();
 566         atomic_set(&init_deasserted, 1);
 567
 568         /*
 569          * Should we send STARTUP IPIs ?
 570          *
 571          * Determine this based on the APIC version.
 572          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 573          */
 574         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 575                 num_starts = 2;
 576         else
 577                 num_starts = 0;
 578
 579         /*
 580          * Paravirt / VMI wants a startup IPI hook here to set up the
 581          * target processor state.
 582          */
 583         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 584                          stack_start);
 585
 586         /*
 587          * Run STARTUP IPI loop.
 588          */
 589         pr_debug("#startup loops: %d.\n", num_starts);
 590
 591         for (j = 1; j <= num_starts; j++) {
 592                 pr_debug("Sending STARTUP #%d.\n", j);
 593                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 594                         apic_write(APIC_ESR, 0);
 595                 apic_read(APIC_ESR);
 596                 pr_debug("After apic_write.\n");
 597
 598                 /*
 599                  * STARTUP IPI
 600                  */
 601
 602                 /* Target chip */
 603                 /* Boot on the stack */
 604                 /* Kick the second */
 605                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 606                                phys_apicid);
 607
 608                 /*
 609                  * Give the other CPU some time to accept the IPI.
 610                  */
 611                 udelay(300);
 612
 613                 pr_debug("Startup point 1.\n");
 614
 615                 pr_debug("Waiting for send to finish...\n");
 616                 send_status = safe_apic_wait_icr_idle();
 617
 618                 /*
 619                  * Give the other CPU some time to accept the IPI.
 620                  */
 621                 udelay(200);
 622                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 623                         apic_write(APIC_ESR, 0);
 624                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 625                 if (send_status || accept_status)
 626                         break;
 627         }
 628         pr_debug("After Startup.\n");
 629
 630         if (send_status)
 631                 printk(KERN_ERR "APIC never delivered???\n");
 632         if (accept_status)
 633                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 634
 635         return (send_status | accept_status);
 636 }
 637
 638 /* reduce the number of lines printed when booting a large cpu count system */
 639 static void __cpuinit announce_cpu(int cpu, int apicid)
 640 {
 641         static int current_node = -1;
 642         int node = early_cpu_to_node(cpu);
 643
 644         if (system_state == SYSTEM_BOOTING) {
 645                 if (node != current_node) {
 646                         if (current_node > (-1))
 647                                 pr_cont(" Ok.\n");
 648                         current_node = node;
 649                         pr_info("Booting Node %3d, Processors ", node);
 650                 }
 651                 pr_cont(" #%d%s", cpu, cpu == (nr_cpu_ids - 1) ? " Ok.\n" : "");
 652                 return;
 653         } else
 654                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 655                         node, cpu, apicid);
 656 }
 657
 658 /*
 659  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 660  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 661  * Returns zero if CPU booted OK, else error code from
 662  * ->wakeup_secondary_cpu.
 663  */
 664 static int __cpuinit do_boot_cpu(int apicid, int cpu, struct task_struct *idle)
 665 {
 666         volatile u32 *trampoline_status =
 667                 (volatile u32 *) __va(real_mode_header->trampoline_status);
 668         /* start_ip had better be page-aligned! */
 669         unsigned long start_ip = real_mode_header->trampoline_start;
 670
 671         unsigned long boot_error = 0;
 672         int timeout;
 673
 674         alternatives_smp_switch(1);
 675
 676         idle->thread.sp = (unsigned long) (((struct pt_regs *)
 677                           (THREAD_SIZE +  task_stack_page(idle))) - 1);
 678         per_cpu(current_task, cpu) = idle;
 679
 680 #ifdef CONFIG_X86_32
 681         /* Stack for startup_32 can be just as for start_secondary onwards */
 682         irq_ctx_init(cpu);
 683 #else
 684         clear_tsk_thread_flag(idle, TIF_FORK);
 685         initial_gs = per_cpu_offset(cpu);
 686         per_cpu(kernel_stack, cpu) =
 687                 (unsigned long)task_stack_page(idle) -
 688                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 689 #endif
 690         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 691         initial_code = (unsigned long)start_secondary;
 692         stack_start  = idle->thread.sp;
 693
 694         /* So we see what's up */
 695         announce_cpu(cpu, apicid);
 696
 697         /*
 698          * This grunge runs the startup process for
 699          * the targeted processor.
 700          */
 701
 702         atomic_set(&init_deasserted, 0);
 703
 704         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 705
 706                 pr_debug("Setting warm reset code and vector.\n");
 707
 708                 smpboot_setup_warm_reset_vector(start_ip);
 709                 /*
 710                  * Be paranoid about clearing APIC errors.
 711                 */
 712                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 713                         apic_write(APIC_ESR, 0);
 714                         apic_read(APIC_ESR);
 715                 }
 716         }
 717
 718         /*
 719          * Kick the secondary CPU. Use the method in the APIC driver
 720          * if it's defined - or use an INIT boot APIC message otherwise:
 721          */
 722         if (apic->wakeup_secondary_cpu)
 723                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 724         else
 725                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 726
 727         if (!boot_error) {
 728                 /*
 729                  * allow APs to start initializing.
 730                  */
 731                 pr_debug("Before Callout %d.\n", cpu);
 732                 cpumask_set_cpu(cpu, cpu_callout_mask);
 733                 pr_debug("After Callout %d.\n", cpu);
 734
 735                 /*
 736                  * Wait 5s total for a response
 737                  */
 738                 for (timeout = 0; timeout < 50000; timeout++) {
 739                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 740                                 break;  /* It has booted */
 741                         udelay(100);
 742                         /*
 743                          * Allow other tasks to run while we wait for the
 744                          * AP to come online. This also gives a chance
 745                          * for the MTRR work(triggered by the AP coming online)
 746                          * to be completed in the stop machine context.
 747                          */
 748                         schedule();
 749                 }
 750
 751                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 752                         print_cpu_msr(&cpu_data(cpu));
 753                         pr_debug("CPU%d: has booted.\n", cpu);
 754                 } else {
 755                         boot_error = 1;
 756                         if (*trampoline_status == 0xA5A5A5A5)
 757                                 /* trampoline started but...? */
 758                                 pr_err("CPU%d: Stuck ??\n", cpu);
 759                         else
 760                                 /* trampoline code not run */
 761                                 pr_err("CPU%d: Not responding.\n", cpu);
 762                         if (apic->inquire_remote_apic)
 763                                 apic->inquire_remote_apic(apicid);
 764                 }
 765         }
 766
 767         if (boot_error) {
 768                 /* Try to put things back the way they were before ... */
 769                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 770
 771                 /* was set by do_boot_cpu() */
 772                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 773
 774                 /* was set by cpu_init() */
 775                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 776
 777                 set_cpu_present(cpu, false);
 778                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 779         }
 780
 781         /* mark "stuck" area as not stuck */
 782         *trampoline_status = 0;
 783
 784         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 785                 /*
 786                  * Cleanup possible dangling ends...
 787                  */
 788                 smpboot_restore_warm_reset_vector();
 789         }
 790         return boot_error;
 791 }
 792
 793 int __cpuinit native_cpu_up(unsigned int cpu, struct task_struct *tidle)
 794 {
 795         int apicid = apic->cpu_present_to_apicid(cpu);
 796         unsigned long flags;
 797         int err;
 798
 799         WARN_ON(irqs_disabled());
 800
 801         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 802
 803         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 804             !physid_isset(apicid, phys_cpu_present_map) ||
 805             !apic->apic_id_valid(apicid)) {
 806                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 807                 return -EINVAL;
 808         }
 809
 810         /*
 811          * Already booted CPU?
 812          */
 813         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 814                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 815                 return -ENOSYS;
 816         }
 817
 818         /*
 819          * Save current MTRR state in case it was changed since early boot
 820          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 821          */
 822         mtrr_save_state();
 823
 824         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 825
 826         err = do_boot_cpu(apicid, cpu, tidle);
 827         if (err) {
 828                 pr_debug("do_boot_cpu failed %d\n", err);
 829                 return -EIO;
 830         }
 831
 832         /*
 833          * Check TSC synchronization with the AP (keep irqs disabled
 834          * while doing so):
 835          */
 836         local_irq_save(flags);
 837         check_tsc_sync_source(cpu);
 838         local_irq_restore(flags);
 839
 840         while (!cpu_online(cpu)) {
 841                 cpu_relax();
 842                 touch_nmi_watchdog();
 843         }
 844
 845         return 0;
 846 }
 847
 848 /**
 849  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 850  */
 851 void arch_disable_smp_support(void)
 852 {
 853         disable_ioapic_support();
 854 }
 855
 856 /*
 857  * Fall back to non SMP mode after errors.
 858  *
 859  * RED-PEN audit/test this more. I bet there is more state messed up here.
 860  */
 861 static __init void disable_smp(void)
 862 {
 863         init_cpu_present(cpumask_of(0));
 864         init_cpu_possible(cpumask_of(0));
 865         smpboot_clear_io_apic_irqs();
 866
 867         if (smp_found_config)
 868                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 869         else
 870                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 871         cpumask_set_cpu(0, cpu_sibling_mask(0));
 872         cpumask_set_cpu(0, cpu_core_mask(0));
 873 }
 874
 875 /*
 876  * Various sanity checks.
 877  */
 878 static int __init smp_sanity_check(unsigned max_cpus)
 879 {
 880         preempt_disable();
 881
 882 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 883         if (def_to_bigsmp && nr_cpu_ids > 8) {
 884                 unsigned int cpu;
 885                 unsigned nr;
 886
 887                 printk(KERN_WARNING
 888                        "More than 8 CPUs detected - skipping them.\n"
 889                        "Use CONFIG_X86_BIGSMP.\n");
 890
 891                 nr = 0;
 892                 for_each_present_cpu(cpu) {
 893                         if (nr >= 8)
 894                                 set_cpu_present(cpu, false);
 895                         nr++;
 896                 }
 897
 898                 nr = 0;
 899                 for_each_possible_cpu(cpu) {
 900                         if (nr >= 8)
 901                                 set_cpu_possible(cpu, false);
 902                         nr++;
 903                 }
 904
 905                 nr_cpu_ids = 8;
 906         }
 907 #endif
 908
 909         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
 910                 printk(KERN_WARNING
 911                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 912                         hard_smp_processor_id());
 913
 914                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 915         }
 916
 917         /*
 918          * If we couldn't find an SMP configuration at boot time,
 919          * get out of here now!
 920          */
 921         if (!smp_found_config && !acpi_lapic) {
 922                 preempt_enable();
 923                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
 924                 disable_smp();
 925                 if (APIC_init_uniprocessor())
 926                         printk(KERN_NOTICE "Local APIC not detected."
 927                                            " Using dummy APIC emulation.\n");
 928                 return -1;
 929         }
 930
 931         /*
 932          * Should not be necessary because the MP table should list the boot
 933          * CPU too, but we do it for the sake of robustness anyway.
 934          */
 935         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
 936                 printk(KERN_NOTICE
 937                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 938                         boot_cpu_physical_apicid);
 939                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 940         }
 941         preempt_enable();
 942
 943         /*
 944          * If we couldn't find a local APIC, then get out of here now!
 945          */
 946         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
 947             !cpu_has_apic) {
 948                 if (!disable_apic) {
 949                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
 950                                 boot_cpu_physical_apicid);
 951                         pr_err("... forcing use of dummy APIC emulation."
 952                                 "(tell your hw vendor)\n");
 953                 }
 954                 smpboot_clear_io_apic();
 955                 disable_ioapic_support();
 956                 return -1;
 957         }
 958
 959         verify_local_APIC();
 960
 961         /*
 962          * If SMP should be disabled, then really disable it!
 963          */
 964         if (!max_cpus) {
 965                 printk(KERN_INFO "SMP mode deactivated.\n");
 966                 smpboot_clear_io_apic();
 967
 968                 connect_bsp_APIC();
 969                 setup_local_APIC();
 970                 bsp_end_local_APIC_setup();
 971                 return -1;
 972         }
 973
 974         return 0;
 975 }
 976
 977 static void __init smp_cpu_index_default(void)
 978 {
 979         int i;
 980         struct cpuinfo_x86 *c;
 981
 982         for_each_possible_cpu(i) {
 983                 c = &cpu_data(i);
 984                 /* mark all to hotplug */
 985                 c->cpu_index = nr_cpu_ids;
 986         }
 987 }
 988
 989 /*
 990  * Prepare for SMP bootup.  The MP table or ACPI has been read
 991  * earlier.  Just do some sanity checking here and enable APIC mode.
 992  */
 993 void __init native_smp_prepare_cpus(unsigned int max_cpus)
 994 {
 995         unsigned int i;
 996
 997         preempt_disable();
 998         smp_cpu_index_default();
 999
1000         /*
1001          * Setup boot CPU information
1002          */
1003         smp_store_cpu_info(0); /* Final full version of the data */
1004         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1005         mb();
1006
1007         current_thread_info()->cpu = 0;  /* needed? */
1008         for_each_possible_cpu(i) {
1009                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1010                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1011                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1012         }
1013         set_cpu_sibling_map(0);
1014
1015
1016         if (smp_sanity_check(max_cpus) < 0) {
1017                 printk(KERN_INFO "SMP disabled\n");
1018                 disable_smp();
1019                 goto out;
1020         }
1021
1022         default_setup_apic_routing();
1023
1024         preempt_disable();
1025         if (read_apic_id() != boot_cpu_physical_apicid) {
1026                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1027                      read_apic_id(), boot_cpu_physical_apicid);
1028                 /* Or can we switch back to PIC here? */
1029         }
1030         preempt_enable();
1031
1032         connect_bsp_APIC();
1033
1034         /*
1035          * Switch from PIC to APIC mode.
1036          */
1037         setup_local_APIC();
1038
1039         /*
1040          * Enable IO APIC before setting up error vector
1041          */
1042         if (!skip_ioapic_setup && nr_ioapics)
1043                 enable_IO_APIC();
1044
1045         bsp_end_local_APIC_setup();
1046
1047         if (apic->setup_portio_remap)
1048                 apic->setup_portio_remap();
1049
1050         smpboot_setup_io_apic();
1051         /*
1052          * Set up local APIC timer on boot CPU.
1053          */
1054
1055         printk(KERN_INFO "CPU%d: ", 0);
1056         print_cpu_info(&cpu_data(0));
1057         x86_init.timers.setup_percpu_clockev();
1058
1059         if (is_uv_system())
1060                 uv_system_init();
1061
1062         set_mtrr_aps_delayed_init();
1063 out:
1064         preempt_enable();
1065 }
1066
1067 void arch_disable_nonboot_cpus_begin(void)
1068 {
1069         /*
1070          * Avoid the smp alternatives switch during the disable_nonboot_cpus().
1071          * In the suspend path, we will be back in the SMP mode shortly anyways.
1072          */
1073         skip_smp_alternatives = true;
1074 }
1075
1076 void arch_disable_nonboot_cpus_end(void)
1077 {
1078         skip_smp_alternatives = false;
1079 }
1080
1081 void arch_enable_nonboot_cpus_begin(void)
1082 {
1083         set_mtrr_aps_delayed_init();
1084 }
1085
1086 void arch_enable_nonboot_cpus_end(void)
1087 {
1088         mtrr_aps_init();
1089 }
1090
1091 /*
1092  * Early setup to make printk work.
1093  */
1094 void __init native_smp_prepare_boot_cpu(void)
1095 {
1096         int me = smp_processor_id();
1097         switch_to_new_gdt(me);
1098         /* already set me in cpu_online_mask in boot_cpu_init() */
1099         cpumask_set_cpu(me, cpu_callout_mask);
1100         per_cpu(cpu_state, me) = CPU_ONLINE;
1101 }
1102
1103 void __init native_smp_cpus_done(unsigned int max_cpus)
1104 {
1105         pr_debug("Boot done.\n");
1106
1107         nmi_selftest();
1108         impress_friends();
1109 #ifdef CONFIG_X86_IO_APIC
1110         setup_ioapic_dest();
1111 #endif
1112         mtrr_aps_init();
1113 }
1114
1115 static int __initdata setup_possible_cpus = -1;
1116 static int __init _setup_possible_cpus(char *str)
1117 {
1118         get_option(&str, &setup_possible_cpus);
1119         return 0;
1120 }
1121 early_param("possible_cpus", _setup_possible_cpus);
1122
1123
1124 /*
1125  * cpu_possible_mask should be static, it cannot change as cpu's
1126  * are onlined, or offlined. The reason is per-cpu data-structures
1127  * are allocated by some modules at init time, and dont expect to
1128  * do this dynamically on cpu arrival/departure.
1129  * cpu_present_mask on the other hand can change dynamically.
1130  * In case when cpu_hotplug is not compiled, then we resort to current
1131  * behaviour, which is cpu_possible == cpu_present.
1132  * - Ashok Raj
1133  *
1134  * Three ways to find out the number of additional hotplug CPUs:
1135  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1136  * - The user can overwrite it with possible_cpus=NUM
1137  * - Otherwise don't reserve additional CPUs.
1138  * We do this because additional CPUs waste a lot of memory.
1139  * -AK
1140  */
1141 __init void prefill_possible_map(void)
1142 {
1143         int i, possible;
1144
1145         /* no processor from mptable or madt */
1146         if (!num_processors)
1147                 num_processors = 1;
1148
1149         i = setup_max_cpus ?: 1;
1150         if (setup_possible_cpus == -1) {
1151                 possible = num_processors;
1152 #ifdef CONFIG_HOTPLUG_CPU
1153                 if (setup_max_cpus)
1154                         possible += disabled_cpus;
1155 #else
1156                 if (possible > i)
1157                         possible = i;
1158 #endif
1159         } else
1160                 possible = setup_possible_cpus;
1161
1162         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1163
1164         /* nr_cpu_ids could be reduced via nr_cpus= */
1165         if (possible > nr_cpu_ids) {
1166                 printk(KERN_WARNING
1167                         "%d Processors exceeds NR_CPUS limit of %d\n",
1168                         possible, nr_cpu_ids);
1169                 possible = nr_cpu_ids;
1170         }
1171
1172 #ifdef CONFIG_HOTPLUG_CPU
1173         if (!setup_max_cpus)
1174 #endif
1175         if (possible > i) {
1176                 printk(KERN_WARNING
1177                         "%d Processors exceeds max_cpus limit of %u\n",
1178                         possible, setup_max_cpus);
1179                 possible = i;
1180         }
1181
1182         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1183                 possible, max_t(int, possible - num_processors, 0));
1184
1185         for (i = 0; i < possible; i++)
1186                 set_cpu_possible(i, true);
1187         for (; i < NR_CPUS; i++)
1188                 set_cpu_possible(i, false);
1189
1190         nr_cpu_ids = possible;
1191 }
1192
1193 #ifdef CONFIG_HOTPLUG_CPU
1194
1195 static void remove_siblinginfo(int cpu)
1196 {
1197         int sibling;
1198         struct cpuinfo_x86 *c = &cpu_data(cpu);
1199
1200         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1201                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1202                 /*/
1203                  * last thread sibling in this cpu core going down
1204                  */
1205                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1206                         cpu_data(sibling).booted_cores--;
1207         }
1208
1209         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1210                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1211         cpumask_clear(cpu_sibling_mask(cpu));
1212         cpumask_clear(cpu_core_mask(cpu));
1213         c->phys_proc_id = 0;
1214         c->cpu_core_id = 0;
1215         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1216 }
1217
1218 static void __ref remove_cpu_from_maps(int cpu)
1219 {
1220         set_cpu_online(cpu, false);
1221         cpumask_clear_cpu(cpu, cpu_callout_mask);
1222         cpumask_clear_cpu(cpu, cpu_callin_mask);
1223         /* was set by cpu_init() */
1224         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1225         numa_remove_cpu(cpu);
1226 }
1227
1228 void cpu_disable_common(void)
1229 {
1230         int cpu = smp_processor_id();
1231
1232         remove_siblinginfo(cpu);
1233
1234         /* It's now safe to remove this processor from the online map */
1235         lock_vector_lock();
1236         remove_cpu_from_maps(cpu);
1237         unlock_vector_lock();
1238         fixup_irqs();
1239 }
1240
1241 int native_cpu_disable(void)
1242 {
1243         int cpu = smp_processor_id();
1244
1245         /*
1246          * Perhaps use cpufreq to drop frequency, but that could go
1247          * into generic code.
1248          *
1249          * We won't take down the boot processor on i386 due to some
1250          * interrupts only being able to be serviced by the BSP.
1251          * Especially so if we're not using an IOAPIC   -zwane
1252          */
1253         if (cpu == 0)
1254                 return -EBUSY;
1255
1256         clear_local_APIC();
1257
1258         cpu_disable_common();
1259         return 0;
1260 }
1261
1262 void native_cpu_die(unsigned int cpu)
1263 {
1264         /* We don't do anything here: idle task is faking death itself. */
1265         unsigned int i;
1266
1267         for (i = 0; i < 10; i++) {
1268                 /* They ack this in play_dead by setting CPU_DEAD */
1269                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1270                         if (system_state == SYSTEM_RUNNING)
1271                                 pr_info("CPU %u is now offline\n", cpu);
1272
1273                         if (1 == num_online_cpus())
1274                                 alternatives_smp_switch(0);
1275                         return;
1276                 }
1277                 msleep(100);
1278         }
1279         pr_err("CPU %u didn't die...\n", cpu);
1280 }
1281
1282 void play_dead_common(void)
1283 {
1284         idle_task_exit();
1285         reset_lazy_tlbstate();
1286         amd_e400_remove_cpu(raw_smp_processor_id());
1287
1288         mb();
1289         /* Ack it */
1290         __this_cpu_write(cpu_state, CPU_DEAD);
1291
1292         /*
1293          * With physical CPU hotplug, we should halt the cpu
1294          */
1295         local_irq_disable();
1296 }
1297
1298 /*
1299  * We need to flush the caches before going to sleep, lest we have
1300  * dirty data in our caches when we come back up.
1301  */
1302 static inline void mwait_play_dead(void)
1303 {
1304         unsigned int eax, ebx, ecx, edx;
1305         unsigned int highest_cstate = 0;
1306         unsigned int highest_subcstate = 0;
1307         int i;
1308         void *mwait_ptr;
1309         struct cpuinfo_x86 *c = __this_cpu_ptr(&cpu_info);
1310
1311         if (!(this_cpu_has(X86_FEATURE_MWAIT) && mwait_usable(c)))
1312                 return;
1313         if (!this_cpu_has(X86_FEATURE_CLFLSH))
1314                 return;
1315         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1316                 return;
1317
1318         eax = CPUID_MWAIT_LEAF;
1319         ecx = 0;
1320         native_cpuid(&eax, &ebx, &ecx, &edx);
1321
1322         /*
1323          * eax will be 0 if EDX enumeration is not valid.
1324          * Initialized below to cstate, sub_cstate value when EDX is valid.
1325          */
1326         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1327                 eax = 0;
1328         } else {
1329                 edx >>= MWAIT_SUBSTATE_SIZE;
1330                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1331                         if (edx & MWAIT_SUBSTATE_MASK) {
1332                                 highest_cstate = i;
1333                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1334                         }
1335                 }
1336                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1337                         (highest_subcstate - 1);
1338         }
1339
1340         /*
1341          * This should be a memory location in a cache line which is
1342          * unlikely to be touched by other processors.  The actual
1343          * content is immaterial as it is not actually modified in any way.
1344          */
1345         mwait_ptr = &current_thread_info()->flags;
1346
1347         wbinvd();
1348
1349         while (1) {
1350                 /*
1351                  * The CLFLUSH is a workaround for erratum AAI65 for
1352                  * the Xeon 7400 series.  It's not clear it is actually
1353                  * needed, but it should be harmless in either case.
1354                  * The WBINVD is insufficient due to the spurious-wakeup
1355                  * case where we return around the loop.
1356                  */
1357                 clflush(mwait_ptr);
1358                 __monitor(mwait_ptr, 0, 0);
1359                 mb();
1360                 __mwait(eax, 0);
1361         }
1362 }
1363
1364 static inline void hlt_play_dead(void)
1365 {
1366         if (__this_cpu_read(cpu_info.x86) >= 4)
1367                 wbinvd();
1368
1369         while (1) {
1370                 native_halt();
1371         }
1372 }
1373
1374 void native_play_dead(void)
1375 {
1376         play_dead_common();
1377         tboot_shutdown(TB_SHUTDOWN_WFS);
1378
1379         mwait_play_dead();      /* Only returns on failure */
1380         if (cpuidle_play_dead())
1381                 hlt_play_dead();
1382 }
1383
1384 #else /* ... !CONFIG_HOTPLUG_CPU */
1385 int native_cpu_disable(void)
1386 {
1387         return -ENOSYS;
1388 }
1389
1390 void native_cpu_die(unsigned int cpu)
1391 {
1392         /* We said "no" in __cpu_disable */
1393         BUG();
1394 }
1395
1396 void native_play_dead(void)
1397 {
1398         BUG();
1399 }
1400
1401 #endif