Pileus Git - ~andy/linux/blob - arch/powerpc/sysdev/dart_iommu.c

   1 /*
   2  * arch/powerpc/sysdev/dart_iommu.c
   3  *
   4  * Copyright (C) 2004 Olof Johansson <olof@lixom.net>, IBM Corporation
   5  * Copyright (C) 2005 Benjamin Herrenschmidt <benh@kernel.crashing.org>,
   6  *                    IBM Corporation
   7  *
   8  * Based on pSeries_iommu.c:
   9  * Copyright (C) 2001 Mike Corrigan & Dave Engebretsen, IBM Corporation
  10  * Copyright (C) 2004 Olof Johansson <olof@lixom.net>, IBM Corporation
  11  *
  12  * Dynamic DMA mapping support, Apple U3, U4 & IBM CPC925 "DART" iommu.
  13  *
  14  *
  15  * This program is free software; you can redistribute it and/or modify
  16  * it under the terms of the GNU General Public License as published by
  17  * the Free Software Foundation; either version 2 of the License, or
  18  * (at your option) any later version.
  19  *
  20  * This program is distributed in the hope that it will be useful,
  21  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  22  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  23  * GNU General Public License for more details.
  24  *
  25  * You should have received a copy of the GNU General Public License
  26  * along with this program; if not, write to the Free Software
  27  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  28  */
  29
  30 #include <linux/init.h>
  31 #include <linux/types.h>
  32 #include <linux/mm.h>
  33 #include <linux/spinlock.h>
  34 #include <linux/string.h>
  35 #include <linux/pci.h>
  36 #include <linux/dma-mapping.h>
  37 #include <linux/vmalloc.h>
  38 #include <linux/suspend.h>
  39 #include <linux/memblock.h>
  40 #include <linux/gfp.h>
  41 #include <asm/io.h>
  42 #include <asm/prom.h>
  43 #include <asm/iommu.h>
  44 #include <asm/pci-bridge.h>
  45 #include <asm/machdep.h>
  46 #include <asm/cacheflush.h>
  47 #include <asm/ppc-pci.h>
  48
  49 #include "dart.h"
  50
  51 /* Physical base address and size of the DART table */
  52 unsigned long dart_tablebase; /* exported to htab_initialize */
  53 static unsigned long dart_tablesize;
  54
  55 /* Virtual base address of the DART table */
  56 static u32 *dart_vbase;
  57 #ifdef CONFIG_PM
  58 static u32 *dart_copy;
  59 #endif
  60
  61 /* Mapped base address for the dart */
  62 static unsigned int __iomem *dart;
  63
  64 /* Dummy val that entries are set to when unused */
  65 static unsigned int dart_emptyval;
  66
  67 static struct iommu_table iommu_table_dart;
  68 static int iommu_table_dart_inited;
  69 static int dart_dirty;
  70 static int dart_is_u4;
  71
  72 #define DART_U4_BYPASS_BASE     0x8000000000ull
  73
  74 #define DBG(...)
  75
  76 static inline void dart_tlb_invalidate_all(void)
  77 {
  78         unsigned long l = 0;
  79         unsigned int reg, inv_bit;
  80         unsigned long limit;
  81
  82         DBG("dart: flush\n");
  83
  84         /* To invalidate the DART, set the DARTCNTL_FLUSHTLB bit in the
  85          * control register and wait for it to clear.
  86          *
  87          * Gotcha: Sometimes, the DART won't detect that the bit gets
  88          * set. If so, clear it and set it again.
  89          */
  90
  91         limit = 0;
  92
  93         inv_bit = dart_is_u4 ? DART_CNTL_U4_FLUSHTLB : DART_CNTL_U3_FLUSHTLB;
  94 retry:
  95         l = 0;
  96         reg = DART_IN(DART_CNTL);
  97         reg |= inv_bit;
  98         DART_OUT(DART_CNTL, reg);
  99
 100         while ((DART_IN(DART_CNTL) & inv_bit) && l < (1L << limit))
 101                 l++;
 102         if (l == (1L << limit)) {
 103                 if (limit < 4) {
 104                         limit++;
 105                         reg = DART_IN(DART_CNTL);
 106                         reg &= ~inv_bit;
 107                         DART_OUT(DART_CNTL, reg);
 108                         goto retry;
 109                 } else
 110                         panic("DART: TLB did not flush after waiting a long "
 111                               "time. Buggy U3 ?");
 112         }
 113 }
 114
 115 static inline void dart_tlb_invalidate_one(unsigned long bus_rpn)
 116 {
 117         unsigned int reg;
 118         unsigned int l, limit;
 119
 120         reg = DART_CNTL_U4_ENABLE | DART_CNTL_U4_IONE |
 121                 (bus_rpn & DART_CNTL_U4_IONE_MASK);
 122         DART_OUT(DART_CNTL, reg);
 123
 124         limit = 0;
 125 wait_more:
 126         l = 0;
 127         while ((DART_IN(DART_CNTL) & DART_CNTL_U4_IONE) && l < (1L << limit)) {
 128                 rmb();
 129                 l++;
 130         }
 131
 132         if (l == (1L << limit)) {
 133                 if (limit < 4) {
 134                         limit++;
 135                         goto wait_more;
 136                 } else
 137                         panic("DART: TLB did not flush after waiting a long "
 138                               "time. Buggy U4 ?");
 139         }
 140 }
 141
 142 static void dart_flush(struct iommu_table *tbl)
 143 {
 144         mb();
 145         if (dart_dirty) {
 146                 dart_tlb_invalidate_all();
 147                 dart_dirty = 0;
 148         }
 149 }
 150
 151 static int dart_build(struct iommu_table *tbl, long index,
 152                        long npages, unsigned long uaddr,
 153                        enum dma_data_direction direction,
 154                        struct dma_attrs *attrs)
 155 {
 156         unsigned int *dp;
 157         unsigned int rpn;
 158         long l;
 159
 160         DBG("dart: build at: %lx, %lx, addr: %x\n", index, npages, uaddr);
 161
 162         dp = ((unsigned int*)tbl->it_base) + index;
 163
 164         /* On U3, all memory is contiguous, so we can move this
 165          * out of the loop.
 166          */
 167         l = npages;
 168         while (l--) {
 169                 rpn = __pa(uaddr) >> DART_PAGE_SHIFT;
 170
 171                 *(dp++) = DARTMAP_VALID | (rpn & DARTMAP_RPNMASK);
 172
 173                 uaddr += DART_PAGE_SIZE;
 174         }
 175
 176         /* make sure all updates have reached memory */
 177         mb();
 178         in_be32((unsigned __iomem *)dp);
 179         mb();
 180
 181         if (dart_is_u4) {
 182                 rpn = index;
 183                 while (npages--)
 184                         dart_tlb_invalidate_one(rpn++);
 185         } else {
 186                 dart_dirty = 1;
 187         }
 188         return 0;
 189 }
 190
 191
 192 static void dart_free(struct iommu_table *tbl, long index, long npages)
 193 {
 194         unsigned int *dp;
 195
 196         /* We don't worry about flushing the TLB cache. The only drawback of
 197          * not doing it is that we won't catch buggy device drivers doing
 198          * bad DMAs, but then no 32-bit architecture ever does either.
 199          */
 200
 201         DBG("dart: free at: %lx, %lx\n", index, npages);
 202
 203         dp  = ((unsigned int *)tbl->it_base) + index;
 204
 205         while (npages--)
 206                 *(dp++) = dart_emptyval;
 207 }
 208
 209
 210 static int __init dart_init(struct device_node *dart_node)
 211 {
 212         unsigned int i;
 213         unsigned long tmp, base, size;
 214         struct resource r;
 215
 216         if (dart_tablebase == 0 || dart_tablesize == 0) {
 217                 printk(KERN_INFO "DART: table not allocated, using "
 218                        "direct DMA\n");
 219                 return -ENODEV;
 220         }
 221
 222         if (of_address_to_resource(dart_node, 0, &r))
 223                 panic("DART: can't get register base ! ");
 224
 225         /* Make sure nothing from the DART range remains in the CPU cache
 226          * from a previous mapping that existed before the kernel took
 227          * over
 228          */
 229         flush_dcache_phys_range(dart_tablebase,
 230                                 dart_tablebase + dart_tablesize);
 231
 232         /* Allocate a spare page to map all invalid DART pages. We need to do
 233          * that to work around what looks like a problem with the HT bridge
 234          * prefetching into invalid pages and corrupting data
 235          */
 236         tmp = memblock_alloc(DART_PAGE_SIZE, DART_PAGE_SIZE);
 237         dart_emptyval = DARTMAP_VALID | ((tmp >> DART_PAGE_SHIFT) &
 238                                          DARTMAP_RPNMASK);
 239
 240         /* Map in DART registers */
 241         dart = ioremap(r.start, resource_size(&r));
 242         if (dart == NULL)
 243                 panic("DART: Cannot map registers!");
 244
 245         /* Map in DART table */
 246         dart_vbase = ioremap(__pa(dart_tablebase), dart_tablesize);
 247
 248         /* Fill initial table */
 249         for (i = 0; i < dart_tablesize/4; i++)
 250                 dart_vbase[i] = dart_emptyval;
 251
 252         /* Initialize DART with table base and enable it. */
 253         base = dart_tablebase >> DART_PAGE_SHIFT;
 254         size = dart_tablesize >> DART_PAGE_SHIFT;
 255         if (dart_is_u4) {
 256                 size &= DART_SIZE_U4_SIZE_MASK;
 257                 DART_OUT(DART_BASE_U4, base);
 258                 DART_OUT(DART_SIZE_U4, size);
 259                 DART_OUT(DART_CNTL, DART_CNTL_U4_ENABLE);
 260         } else {
 261                 size &= DART_CNTL_U3_SIZE_MASK;
 262                 DART_OUT(DART_CNTL,
 263                          DART_CNTL_U3_ENABLE |
 264                          (base << DART_CNTL_U3_BASE_SHIFT) |
 265                          (size << DART_CNTL_U3_SIZE_SHIFT));
 266         }
 267
 268         /* Invalidate DART to get rid of possible stale TLBs */
 269         dart_tlb_invalidate_all();
 270
 271         printk(KERN_INFO "DART IOMMU initialized for %s type chipset\n",
 272                dart_is_u4 ? "U4" : "U3");
 273
 274         return 0;
 275 }
 276
 277 static void iommu_table_dart_setup(void)
 278 {
 279         iommu_table_dart.it_busno = 0;
 280         iommu_table_dart.it_offset = 0;
 281         /* it_size is in number of entries */
 282         iommu_table_dart.it_size = dart_tablesize / sizeof(u32);
 283
 284         /* Initialize the common IOMMU code */
 285         iommu_table_dart.it_base = (unsigned long)dart_vbase;
 286         iommu_table_dart.it_index = 0;
 287         iommu_table_dart.it_blocksize = 1;
 288         iommu_init_table(&iommu_table_dart, -1);
 289
 290         /* Reserve the last page of the DART to avoid possible prefetch
 291          * past the DART mapped area
 292          */
 293         set_bit(iommu_table_dart.it_size - 1, iommu_table_dart.it_map);
 294 }
 295
 296 static void dma_dev_setup_dart(struct device *dev)
 297 {
 298         /* We only have one iommu table on the mac for now, which makes
 299          * things simple. Setup all PCI devices to point to this table
 300          */
 301         if (get_dma_ops(dev) == &dma_direct_ops)
 302                 set_dma_offset(dev, DART_U4_BYPASS_BASE);
 303         else
 304                 set_iommu_table_base(dev, &iommu_table_dart);
 305 }
 306
 307 static void pci_dma_dev_setup_dart(struct pci_dev *dev)
 308 {
 309         dma_dev_setup_dart(&dev->dev);
 310 }
 311
 312 static void pci_dma_bus_setup_dart(struct pci_bus *bus)
 313 {
 314         if (!iommu_table_dart_inited) {
 315                 iommu_table_dart_inited = 1;
 316                 iommu_table_dart_setup();
 317         }
 318 }
 319
 320 static bool dart_device_on_pcie(struct device *dev)
 321 {
 322         struct device_node *np = of_node_get(dev->of_node);
 323
 324         while(np) {
 325                 if (of_device_is_compatible(np, "U4-pcie") ||
 326                     of_device_is_compatible(np, "u4-pcie")) {
 327                         of_node_put(np);
 328                         return true;
 329                 }
 330                 np = of_get_next_parent(np);
 331         }
 332         return false;
 333 }
 334
 335 static int dart_dma_set_mask(struct device *dev, u64 dma_mask)
 336 {
 337         if (!dev->dma_mask || !dma_supported(dev, dma_mask))
 338                 return -EIO;
 339
 340         /* U4 supports a DART bypass, we use it for 64-bit capable
 341          * devices to improve performances. However, that only works
 342          * for devices connected to U4 own PCIe interface, not bridged
 343          * through hypertransport. We need the device to support at
 344          * least 40 bits of addresses.
 345          */
 346         if (dart_device_on_pcie(dev) && dma_mask >= DMA_BIT_MASK(40)) {
 347                 dev_info(dev, "Using 64-bit DMA iommu bypass\n");
 348                 set_dma_ops(dev, &dma_direct_ops);
 349         } else {
 350                 dev_info(dev, "Using 32-bit DMA via iommu\n");
 351                 set_dma_ops(dev, &dma_iommu_ops);
 352         }
 353         dma_dev_setup_dart(dev);
 354
 355         *dev->dma_mask = dma_mask;
 356         return 0;
 357 }
 358
 359 void __init iommu_init_early_dart(void)
 360 {
 361         struct device_node *dn;
 362
 363         /* Find the DART in the device-tree */
 364         dn = of_find_compatible_node(NULL, "dart", "u3-dart");
 365         if (dn == NULL) {
 366                 dn = of_find_compatible_node(NULL, "dart", "u4-dart");
 367                 if (dn == NULL)
 368                         return; /* use default direct_dma_ops */
 369                 dart_is_u4 = 1;
 370         }
 371
 372         /* Initialize the DART HW */
 373         if (dart_init(dn) != 0)
 374                 goto bail;
 375
 376         /* Setup low level TCE operations for the core IOMMU code */
 377         ppc_md.tce_build = dart_build;
 378         ppc_md.tce_free  = dart_free;
 379         ppc_md.tce_flush = dart_flush;
 380
 381         /* Setup bypass if supported */
 382         if (dart_is_u4)
 383                 ppc_md.dma_set_mask = dart_dma_set_mask;
 384
 385         ppc_md.pci_dma_dev_setup = pci_dma_dev_setup_dart;
 386         ppc_md.pci_dma_bus_setup = pci_dma_bus_setup_dart;
 387
 388         /* Setup pci_dma ops */
 389         set_pci_dma_ops(&dma_iommu_ops);
 390         return;
 391
 392  bail:
 393         /* If init failed, use direct iommu and null setup functions */
 394         ppc_md.pci_dma_dev_setup = NULL;
 395         ppc_md.pci_dma_bus_setup = NULL;
 396
 397         /* Setup pci_dma ops */
 398         set_pci_dma_ops(&dma_direct_ops);
 399 }
 400
 401 #ifdef CONFIG_PM
 402 static void iommu_dart_save(void)
 403 {
 404         memcpy(dart_copy, dart_vbase, 2*1024*1024);
 405 }
 406
 407 static void iommu_dart_restore(void)
 408 {
 409         memcpy(dart_vbase, dart_copy, 2*1024*1024);
 410         dart_tlb_invalidate_all();
 411 }
 412
 413 static int __init iommu_init_late_dart(void)
 414 {
 415         unsigned long tbasepfn;
 416         struct page *p;
 417
 418         /* if no dart table exists then we won't need to save it
 419          * and the area has also not been reserved */
 420         if (!dart_tablebase)
 421                 return 0;
 422
 423         tbasepfn = __pa(dart_tablebase) >> PAGE_SHIFT;
 424         register_nosave_region_late(tbasepfn,
 425                                     tbasepfn + ((1<<24) >> PAGE_SHIFT));
 426
 427         /* For suspend we need to copy the dart contents because
 428          * it is not part of the regular mapping (see above) and
 429          * thus not saved automatically. The memory for this copy
 430          * must be allocated early because we need 2 MB. */
 431         p = alloc_pages(GFP_KERNEL, 21 - PAGE_SHIFT);
 432         BUG_ON(!p);
 433         dart_copy = page_address(p);
 434
 435         ppc_md.iommu_save = iommu_dart_save;
 436         ppc_md.iommu_restore = iommu_dart_restore;
 437
 438         return 0;
 439 }
 440
 441 late_initcall(iommu_init_late_dart);
 442 #endif
 443
 444 void __init alloc_dart_table(void)
 445 {
 446         /* Only reserve DART space if machine has more than 1GB of RAM
 447          * or if requested with iommu=on on cmdline.
 448          *
 449          * 1GB of RAM is picked as limit because some default devices
 450          * (i.e. Airport Extreme) have 30 bit address range limits.
 451          */
 452
 453         if (iommu_is_off)
 454                 return;
 455
 456         if (!iommu_force_on && memblock_end_of_DRAM() <= 0x40000000ull)
 457                 return;
 458
 459         /* 512 pages (2MB) is max DART tablesize. */
 460         dart_tablesize = 1UL << 21;
 461         /* 16MB (1 << 24) alignment. We allocate a full 16Mb chuck since we
 462          * will blow up an entire large page anyway in the kernel mapping
 463          */
 464         dart_tablebase = (unsigned long)
 465                 __va(memblock_alloc_base(1UL<<24, 1UL<<24, 0x80000000L));
 466
 467         printk(KERN_INFO "DART table allocated at: %lx\n", dart_tablebase);
 468 }