]> Pileus Git - ~andy/linux/blob - arch/mips/bcm63xx/clk.c
powerpc: Initialise paca.data_offset with poison
[~andy/linux] / arch / mips / bcm63xx / clk.c
1 /*
2  * This file is subject to the terms and conditions of the GNU General Public
3  * License.  See the file "COPYING" in the main directory of this archive
4  * for more details.
5  *
6  * Copyright (C) 2008 Maxime Bizon <mbizon@freebox.fr>
7  */
8
9 #include <linux/module.h>
10 #include <linux/mutex.h>
11 #include <linux/err.h>
12 #include <linux/clk.h>
13 #include <linux/delay.h>
14 #include <bcm63xx_cpu.h>
15 #include <bcm63xx_io.h>
16 #include <bcm63xx_regs.h>
17 #include <bcm63xx_clk.h>
18
19 static DEFINE_MUTEX(clocks_mutex);
20
21
22 static void clk_enable_unlocked(struct clk *clk)
23 {
24         if (clk->set && (clk->usage++) == 0)
25                 clk->set(clk, 1);
26 }
27
28 static void clk_disable_unlocked(struct clk *clk)
29 {
30         if (clk->set && (--clk->usage) == 0)
31                 clk->set(clk, 0);
32 }
33
34 static void bcm_hwclock_set(u32 mask, int enable)
35 {
36         u32 reg;
37
38         reg = bcm_perf_readl(PERF_CKCTL_REG);
39         if (enable)
40                 reg |= mask;
41         else
42                 reg &= ~mask;
43         bcm_perf_writel(reg, PERF_CKCTL_REG);
44 }
45
46 /*
47  * Ethernet MAC "misc" clock: dma clocks and main clock on 6348
48  */
49 static void enet_misc_set(struct clk *clk, int enable)
50 {
51         u32 mask;
52
53         if (BCMCPU_IS_6338())
54                 mask = CKCTL_6338_ENET_EN;
55         else if (BCMCPU_IS_6345())
56                 mask = CKCTL_6345_ENET_EN;
57         else if (BCMCPU_IS_6348())
58                 mask = CKCTL_6348_ENET_EN;
59         else
60                 /* BCMCPU_IS_6358 */
61                 mask = CKCTL_6358_EMUSB_EN;
62         bcm_hwclock_set(mask, enable);
63 }
64
65 static struct clk clk_enet_misc = {
66         .set    = enet_misc_set,
67 };
68
69 /*
70  * Ethernet MAC clocks: only revelant on 6358, silently enable misc
71  * clocks
72  */
73 static void enetx_set(struct clk *clk, int enable)
74 {
75         if (enable)
76                 clk_enable_unlocked(&clk_enet_misc);
77         else
78                 clk_disable_unlocked(&clk_enet_misc);
79
80         if (BCMCPU_IS_6358()) {
81                 u32 mask;
82
83                 if (clk->id == 0)
84                         mask = CKCTL_6358_ENET0_EN;
85                 else
86                         mask = CKCTL_6358_ENET1_EN;
87                 bcm_hwclock_set(mask, enable);
88         }
89 }
90
91 static struct clk clk_enet0 = {
92         .id     = 0,
93         .set    = enetx_set,
94 };
95
96 static struct clk clk_enet1 = {
97         .id     = 1,
98         .set    = enetx_set,
99 };
100
101 /*
102  * Ethernet PHY clock
103  */
104 static void ephy_set(struct clk *clk, int enable)
105 {
106         if (!BCMCPU_IS_6358())
107                 return;
108         bcm_hwclock_set(CKCTL_6358_EPHY_EN, enable);
109 }
110
111
112 static struct clk clk_ephy = {
113         .set    = ephy_set,
114 };
115
116 /*
117  * Ethernet switch clock
118  */
119 static void enetsw_set(struct clk *clk, int enable)
120 {
121         if (!BCMCPU_IS_6368())
122                 return;
123         bcm_hwclock_set(CKCTL_6368_ROBOSW_EN |
124                         CKCTL_6368_SWPKT_USB_EN |
125                         CKCTL_6368_SWPKT_SAR_EN, enable);
126         if (enable) {
127                 u32 val;
128
129                 /* reset switch core afer clock change */
130                 val = bcm_perf_readl(PERF_SOFTRESET_6368_REG);
131                 val &= ~SOFTRESET_6368_ENETSW_MASK;
132                 bcm_perf_writel(val, PERF_SOFTRESET_6368_REG);
133                 msleep(10);
134                 val |= SOFTRESET_6368_ENETSW_MASK;
135                 bcm_perf_writel(val, PERF_SOFTRESET_6368_REG);
136                 msleep(10);
137         }
138 }
139
140 static struct clk clk_enetsw = {
141         .set    = enetsw_set,
142 };
143
144 /*
145  * PCM clock
146  */
147 static void pcm_set(struct clk *clk, int enable)
148 {
149         if (!BCMCPU_IS_6358())
150                 return;
151         bcm_hwclock_set(CKCTL_6358_PCM_EN, enable);
152 }
153
154 static struct clk clk_pcm = {
155         .set    = pcm_set,
156 };
157
158 /*
159  * USB host clock
160  */
161 static void usbh_set(struct clk *clk, int enable)
162 {
163         if (BCMCPU_IS_6348())
164                 bcm_hwclock_set(CKCTL_6348_USBH_EN, enable);
165         else if (BCMCPU_IS_6368())
166                 bcm_hwclock_set(CKCTL_6368_USBH_EN, enable);
167 }
168
169 static struct clk clk_usbh = {
170         .set    = usbh_set,
171 };
172
173 /*
174  * SPI clock
175  */
176 static void spi_set(struct clk *clk, int enable)
177 {
178         u32 mask;
179
180         if (BCMCPU_IS_6338())
181                 mask = CKCTL_6338_SPI_EN;
182         else if (BCMCPU_IS_6348())
183                 mask = CKCTL_6348_SPI_EN;
184         else if (BCMCPU_IS_6358())
185                 mask = CKCTL_6358_SPI_EN;
186         else
187                 /* BCMCPU_IS_6368 */
188                 mask = CKCTL_6368_SPI_EN;
189         bcm_hwclock_set(mask, enable);
190 }
191
192 static struct clk clk_spi = {
193         .set    = spi_set,
194 };
195
196 /*
197  * XTM clock
198  */
199 static void xtm_set(struct clk *clk, int enable)
200 {
201         if (!BCMCPU_IS_6368())
202                 return;
203
204         bcm_hwclock_set(CKCTL_6368_SAR_EN |
205                         CKCTL_6368_SWPKT_SAR_EN, enable);
206
207         if (enable) {
208                 u32 val;
209
210                 /* reset sar core afer clock change */
211                 val = bcm_perf_readl(PERF_SOFTRESET_6368_REG);
212                 val &= ~SOFTRESET_6368_SAR_MASK;
213                 bcm_perf_writel(val, PERF_SOFTRESET_6368_REG);
214                 mdelay(1);
215                 val |= SOFTRESET_6368_SAR_MASK;
216                 bcm_perf_writel(val, PERF_SOFTRESET_6368_REG);
217                 mdelay(1);
218         }
219 }
220
221
222 static struct clk clk_xtm = {
223         .set    = xtm_set,
224 };
225
226 /*
227  * IPsec clock
228  */
229 static void ipsec_set(struct clk *clk, int enable)
230 {
231         bcm_hwclock_set(CKCTL_6368_IPSEC_EN, enable);
232 }
233
234 static struct clk clk_ipsec = {
235         .set    = ipsec_set,
236 };
237
238 /*
239  * Internal peripheral clock
240  */
241 static struct clk clk_periph = {
242         .rate   = (50 * 1000 * 1000),
243 };
244
245
246 /*
247  * Linux clock API implementation
248  */
249 int clk_enable(struct clk *clk)
250 {
251         mutex_lock(&clocks_mutex);
252         clk_enable_unlocked(clk);
253         mutex_unlock(&clocks_mutex);
254         return 0;
255 }
256
257 EXPORT_SYMBOL(clk_enable);
258
259 void clk_disable(struct clk *clk)
260 {
261         mutex_lock(&clocks_mutex);
262         clk_disable_unlocked(clk);
263         mutex_unlock(&clocks_mutex);
264 }
265
266 EXPORT_SYMBOL(clk_disable);
267
268 unsigned long clk_get_rate(struct clk *clk)
269 {
270         return clk->rate;
271 }
272
273 EXPORT_SYMBOL(clk_get_rate);
274
275 struct clk *clk_get(struct device *dev, const char *id)
276 {
277         if (!strcmp(id, "enet0"))
278                 return &clk_enet0;
279         if (!strcmp(id, "enet1"))
280                 return &clk_enet1;
281         if (!strcmp(id, "enetsw"))
282                 return &clk_enetsw;
283         if (!strcmp(id, "ephy"))
284                 return &clk_ephy;
285         if (!strcmp(id, "usbh"))
286                 return &clk_usbh;
287         if (!strcmp(id, "spi"))
288                 return &clk_spi;
289         if (!strcmp(id, "xtm"))
290                 return &clk_xtm;
291         if (!strcmp(id, "periph"))
292                 return &clk_periph;
293         if (BCMCPU_IS_6358() && !strcmp(id, "pcm"))
294                 return &clk_pcm;
295         if (BCMCPU_IS_6368() && !strcmp(id, "ipsec"))
296                 return &clk_ipsec;
297         return ERR_PTR(-ENOENT);
298 }
299
300 EXPORT_SYMBOL(clk_get);
301
302 void clk_put(struct clk *clk)
303 {
304 }
305
306 EXPORT_SYMBOL(clk_put);