Pileus Git - ~andy/linux/blob - arch/arm/mach-prima2/timer-prima2.c

   1 /*
   2  * System timer for CSR SiRFprimaII
   3  *
   4  * Copyright (c) 2011 Cambridge Silicon Radio Limited, a CSR plc group company.
   5  *
   6  * Licensed under GPLv2 or later.
   7  */
   8
   9 #include <linux/kernel.h>
  10 #include <linux/interrupt.h>
  11 #include <linux/clockchips.h>
  12 #include <linux/clocksource.h>
  13 #include <linux/bitops.h>
  14 #include <linux/irq.h>
  15 #include <linux/clk.h>
  16 #include <linux/err.h>
  17 #include <linux/slab.h>
  18 #include <linux/of.h>
  19 #include <linux/of_irq.h>
  20 #include <linux/of_address.h>
  21 #include <mach/map.h>
  22 #include <asm/sched_clock.h>
  23 #include <asm/mach/time.h>
  24
  25 #include "common.h"
  26
  27 #define SIRFSOC_TIMER_COUNTER_LO        0x0000
  28 #define SIRFSOC_TIMER_COUNTER_HI        0x0004
  29 #define SIRFSOC_TIMER_MATCH_0           0x0008
  30 #define SIRFSOC_TIMER_MATCH_1           0x000C
  31 #define SIRFSOC_TIMER_MATCH_2           0x0010
  32 #define SIRFSOC_TIMER_MATCH_3           0x0014
  33 #define SIRFSOC_TIMER_MATCH_4           0x0018
  34 #define SIRFSOC_TIMER_MATCH_5           0x001C
  35 #define SIRFSOC_TIMER_STATUS            0x0020
  36 #define SIRFSOC_TIMER_INT_EN            0x0024
  37 #define SIRFSOC_TIMER_WATCHDOG_EN       0x0028
  38 #define SIRFSOC_TIMER_DIV               0x002C
  39 #define SIRFSOC_TIMER_LATCH             0x0030
  40 #define SIRFSOC_TIMER_LATCHED_LO        0x0034
  41 #define SIRFSOC_TIMER_LATCHED_HI        0x0038
  42
  43 #define SIRFSOC_TIMER_WDT_INDEX         5
  44
  45 #define SIRFSOC_TIMER_LATCH_BIT  BIT(0)
  46
  47 #define SIRFSOC_TIMER_REG_CNT 11
  48
  49 static const u32 sirfsoc_timer_reg_list[SIRFSOC_TIMER_REG_CNT] = {
  50         SIRFSOC_TIMER_MATCH_0, SIRFSOC_TIMER_MATCH_1, SIRFSOC_TIMER_MATCH_2,
  51         SIRFSOC_TIMER_MATCH_3, SIRFSOC_TIMER_MATCH_4, SIRFSOC_TIMER_MATCH_5,
  52         SIRFSOC_TIMER_INT_EN, SIRFSOC_TIMER_WATCHDOG_EN, SIRFSOC_TIMER_DIV,
  53         SIRFSOC_TIMER_LATCHED_LO, SIRFSOC_TIMER_LATCHED_HI,
  54 };
  55
  56 static u32 sirfsoc_timer_reg_val[SIRFSOC_TIMER_REG_CNT];
  57
  58 static void __iomem *sirfsoc_timer_base;
  59 static void __init sirfsoc_of_timer_map(void);
  60
  61 /* timer0 interrupt handler */
  62 static irqreturn_t sirfsoc_timer_interrupt(int irq, void *dev_id)
  63 {
  64         struct clock_event_device *ce = dev_id;
  65
  66         WARN_ON(!(readl_relaxed(sirfsoc_timer_base + SIRFSOC_TIMER_STATUS) & BIT(0)));
  67
  68         /* clear timer0 interrupt */
  69         writel_relaxed(BIT(0), sirfsoc_timer_base + SIRFSOC_TIMER_STATUS);
  70
  71         ce->event_handler(ce);
  72
  73         return IRQ_HANDLED;
  74 }
  75
  76 /* read 64-bit timer counter */
  77 static cycle_t sirfsoc_timer_read(struct clocksource *cs)
  78 {
  79         u64 cycles;
  80
  81         /* latch the 64-bit timer counter */
  82         writel_relaxed(SIRFSOC_TIMER_LATCH_BIT, sirfsoc_timer_base + SIRFSOC_TIMER_LATCH);
  83         cycles = readl_relaxed(sirfsoc_timer_base + SIRFSOC_TIMER_LATCHED_HI);
  84         cycles = (cycles << 32) | readl_relaxed(sirfsoc_timer_base + SIRFSOC_TIMER_LATCHED_LO);
  85
  86         return cycles;
  87 }
  88
  89 static int sirfsoc_timer_set_next_event(unsigned long delta,
  90         struct clock_event_device *ce)
  91 {
  92         unsigned long now, next;
  93
  94         writel_relaxed(SIRFSOC_TIMER_LATCH_BIT, sirfsoc_timer_base + SIRFSOC_TIMER_LATCH);
  95         now = readl_relaxed(sirfsoc_timer_base + SIRFSOC_TIMER_LATCHED_LO);
  96         next = now + delta;
  97         writel_relaxed(next, sirfsoc_timer_base + SIRFSOC_TIMER_MATCH_0);
  98         writel_relaxed(SIRFSOC_TIMER_LATCH_BIT, sirfsoc_timer_base + SIRFSOC_TIMER_LATCH);
  99         now = readl_relaxed(sirfsoc_timer_base + SIRFSOC_TIMER_LATCHED_LO);
 100
 101         return next - now > delta ? -ETIME : 0;
 102 }
 103
 104 static void sirfsoc_timer_set_mode(enum clock_event_mode mode,
 105         struct clock_event_device *ce)
 106 {
 107         u32 val = readl_relaxed(sirfsoc_timer_base + SIRFSOC_TIMER_INT_EN);
 108         switch (mode) {
 109         case CLOCK_EVT_MODE_PERIODIC:
 110                 WARN_ON(1);
 111                 break;
 112         case CLOCK_EVT_MODE_ONESHOT:
 113                 writel_relaxed(val | BIT(0), sirfsoc_timer_base + SIRFSOC_TIMER_INT_EN);
 114                 break;
 115         case CLOCK_EVT_MODE_SHUTDOWN:
 116                 writel_relaxed(val & ~BIT(0), sirfsoc_timer_base + SIRFSOC_TIMER_INT_EN);
 117                 break;
 118         case CLOCK_EVT_MODE_UNUSED:
 119         case CLOCK_EVT_MODE_RESUME:
 120                 break;
 121         }
 122 }
 123
 124 static void sirfsoc_clocksource_suspend(struct clocksource *cs)
 125 {
 126         int i;
 127
 128         writel_relaxed(SIRFSOC_TIMER_LATCH_BIT, sirfsoc_timer_base + SIRFSOC_TIMER_LATCH);
 129
 130         for (i = 0; i < SIRFSOC_TIMER_REG_CNT; i++)
 131                 sirfsoc_timer_reg_val[i] = readl_relaxed(sirfsoc_timer_base + sirfsoc_timer_reg_list[i]);
 132 }
 133
 134 static void sirfsoc_clocksource_resume(struct clocksource *cs)
 135 {
 136         int i;
 137
 138         for (i = 0; i < SIRFSOC_TIMER_REG_CNT - 2; i++)
 139                 writel_relaxed(sirfsoc_timer_reg_val[i], sirfsoc_timer_base + sirfsoc_timer_reg_list[i]);
 140
 141         writel_relaxed(sirfsoc_timer_reg_val[SIRFSOC_TIMER_REG_CNT - 2], sirfsoc_timer_base + SIRFSOC_TIMER_COUNTER_LO);
 142         writel_relaxed(sirfsoc_timer_reg_val[SIRFSOC_TIMER_REG_CNT - 1], sirfsoc_timer_base + SIRFSOC_TIMER_COUNTER_HI);
 143 }
 144
 145 static struct clock_event_device sirfsoc_clockevent = {
 146         .name = "sirfsoc_clockevent",
 147         .rating = 200,
 148         .features = CLOCK_EVT_FEAT_ONESHOT,
 149         .set_mode = sirfsoc_timer_set_mode,
 150         .set_next_event = sirfsoc_timer_set_next_event,
 151 };
 152
 153 static struct clocksource sirfsoc_clocksource = {
 154         .name = "sirfsoc_clocksource",
 155         .rating = 200,
 156         .mask = CLOCKSOURCE_MASK(64),
 157         .flags = CLOCK_SOURCE_IS_CONTINUOUS,
 158         .read = sirfsoc_timer_read,
 159         .suspend = sirfsoc_clocksource_suspend,
 160         .resume = sirfsoc_clocksource_resume,
 161 };
 162
 163 static struct irqaction sirfsoc_timer_irq = {
 164         .name = "sirfsoc_timer0",
 165         .flags = IRQF_TIMER,
 166         .irq = 0,
 167         .handler = sirfsoc_timer_interrupt,
 168         .dev_id = &sirfsoc_clockevent,
 169 };
 170
 171 /* Overwrite weak default sched_clock with more precise one */
 172 static u32 notrace sirfsoc_read_sched_clock(void)
 173 {
 174         return (u32)(sirfsoc_timer_read(NULL) & 0xffffffff);
 175 }
 176
 177 static void __init sirfsoc_clockevent_init(void)
 178 {
 179         sirfsoc_clockevent.cpumask = cpumask_of(0);
 180         clockevents_config_and_register(&sirfsoc_clockevent, CLOCK_TICK_RATE,
 181                                         2, -2);
 182 }
 183
 184 /* initialize the kernel jiffy timer source */
 185 void __init sirfsoc_prima2_timer_init(void)
 186 {
 187         unsigned long rate;
 188         struct clk *clk;
 189
 190         /* initialize clocking early, we want to set the OS timer */
 191         sirfsoc_of_clk_init();
 192
 193         /* timer's input clock is io clock */
 194         clk = clk_get_sys("io", NULL);
 195
 196         BUG_ON(IS_ERR(clk));
 197
 198         rate = clk_get_rate(clk);
 199
 200         BUG_ON(rate < CLOCK_TICK_RATE);
 201         BUG_ON(rate % CLOCK_TICK_RATE);
 202
 203         sirfsoc_of_timer_map();
 204
 205         writel_relaxed(rate / CLOCK_TICK_RATE / 2 - 1, sirfsoc_timer_base + SIRFSOC_TIMER_DIV);
 206         writel_relaxed(0, sirfsoc_timer_base + SIRFSOC_TIMER_COUNTER_LO);
 207         writel_relaxed(0, sirfsoc_timer_base + SIRFSOC_TIMER_COUNTER_HI);
 208         writel_relaxed(BIT(0), sirfsoc_timer_base + SIRFSOC_TIMER_STATUS);
 209
 210         BUG_ON(clocksource_register_hz(&sirfsoc_clocksource, CLOCK_TICK_RATE));
 211
 212         setup_sched_clock(sirfsoc_read_sched_clock, 32, CLOCK_TICK_RATE);
 213
 214         BUG_ON(setup_irq(sirfsoc_timer_irq.irq, &sirfsoc_timer_irq));
 215
 216         sirfsoc_clockevent_init();
 217 }
 218
 219 static struct of_device_id timer_ids[] = {
 220         { .compatible = "sirf,prima2-tick" },
 221         {},
 222 };
 223
 224 static void __init sirfsoc_of_timer_map(void)
 225 {
 226         struct device_node *np;
 227
 228         np = of_find_matching_node(NULL, timer_ids);
 229         if (!np)
 230                 return;
 231         sirfsoc_timer_base = of_iomap(np, 0);
 232         if (!sirfsoc_timer_base)
 233                 panic("unable to map timer cpu registers\n");
 234
 235         /* Get the interrupts property */
 236         sirfsoc_timer_irq.irq = irq_of_parse_and_map(np, 0);
 237
 238         of_node_put(np);
 239 }