Pileus Git - ~andy/linux/blob - arch/arm/mach-omap2/timer.c

   1 /*
   2  * linux/arch/arm/mach-omap2/timer.c
   3  *
   4  * OMAP2 GP timer support.
   5  *
   6  * Copyright (C) 2009 Nokia Corporation
   7  *
   8  * Update to use new clocksource/clockevent layers
   9  * Author: Kevin Hilman, MontaVista Software, Inc. <source@mvista.com>
  10  * Copyright (C) 2007 MontaVista Software, Inc.
  11  *
  12  * Original driver:
  13  * Copyright (C) 2005 Nokia Corporation
  14  * Author: Paul Mundt <paul.mundt@nokia.com>
  15  *         Juha Yrjölä <juha.yrjola@nokia.com>
  16  * OMAP Dual-mode timer framework support by Timo Teras
  17  *
  18  * Some parts based off of TI's 24xx code:
  19  *
  20  * Copyright (C) 2004-2009 Texas Instruments, Inc.
  21  *
  22  * Roughly modelled after the OMAP1 MPU timer code.
  23  * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
  24  *
  25  * This file is subject to the terms and conditions of the GNU General Public
  26  * License. See the file "COPYING" in the main directory of this archive
  27  * for more details.
  28  */
  29 #include <linux/init.h>
  30 #include <linux/time.h>
  31 #include <linux/interrupt.h>
  32 #include <linux/err.h>
  33 #include <linux/clk.h>
  34 #include <linux/delay.h>
  35 #include <linux/irq.h>
  36 #include <linux/clocksource.h>
  37 #include <linux/clockchips.h>
  38 #include <linux/slab.h>
  39 #include <linux/of.h>
  40
  41 #include <asm/mach/time.h>
  42 #include <plat/dmtimer.h>
  43 #include <asm/smp_twd.h>
  44 #include <asm/sched_clock.h>
  45 #include "common.h"
  46 #include <plat/omap_hwmod.h>
  47 #include <plat/omap_device.h>
  48 #include <plat/omap-pm.h>
  49
  50 #include "powerdomain.h"
  51
  52 /* Parent clocks, eventually these will come from the clock framework */
  53
  54 #define OMAP2_MPU_SOURCE        "sys_ck"
  55 #define OMAP3_MPU_SOURCE        OMAP2_MPU_SOURCE
  56 #define OMAP4_MPU_SOURCE        "sys_clkin_ck"
  57 #define OMAP2_32K_SOURCE        "func_32k_ck"
  58 #define OMAP3_32K_SOURCE        "omap_32k_fck"
  59 #define OMAP4_32K_SOURCE        "sys_32k_ck"
  60
  61 #ifdef CONFIG_OMAP_32K_TIMER
  62 #define OMAP2_CLKEV_SOURCE      OMAP2_32K_SOURCE
  63 #define OMAP3_CLKEV_SOURCE      OMAP3_32K_SOURCE
  64 #define OMAP4_CLKEV_SOURCE      OMAP4_32K_SOURCE
  65 #define OMAP3_SECURE_TIMER      12
  66 #else
  67 #define OMAP2_CLKEV_SOURCE      OMAP2_MPU_SOURCE
  68 #define OMAP3_CLKEV_SOURCE      OMAP3_MPU_SOURCE
  69 #define OMAP4_CLKEV_SOURCE      OMAP4_MPU_SOURCE
  70 #define OMAP3_SECURE_TIMER      1
  71 #endif
  72
  73 /* Clockevent code */
  74
  75 static struct omap_dm_timer clkev;
  76 static struct clock_event_device clockevent_gpt;
  77
  78 static irqreturn_t omap2_gp_timer_interrupt(int irq, void *dev_id)
  79 {
  80         struct clock_event_device *evt = &clockevent_gpt;
  81
  82         __omap_dm_timer_write_status(&clkev, OMAP_TIMER_INT_OVERFLOW);
  83
  84         evt->event_handler(evt);
  85         return IRQ_HANDLED;
  86 }
  87
  88 static struct irqaction omap2_gp_timer_irq = {
  89         .name           = "gp_timer",
  90         .flags          = IRQF_DISABLED | IRQF_TIMER | IRQF_IRQPOLL,
  91         .handler        = omap2_gp_timer_interrupt,
  92 };
  93
  94 static int omap2_gp_timer_set_next_event(unsigned long cycles,
  95                                          struct clock_event_device *evt)
  96 {
  97         __omap_dm_timer_load_start(&clkev, OMAP_TIMER_CTRL_ST,
  98                                                 0xffffffff - cycles, 1);
  99
 100         return 0;
 101 }
 102
 103 static void omap2_gp_timer_set_mode(enum clock_event_mode mode,
 104                                     struct clock_event_device *evt)
 105 {
 106         u32 period;
 107
 108         __omap_dm_timer_stop(&clkev, 1, clkev.rate);
 109
 110         switch (mode) {
 111         case CLOCK_EVT_MODE_PERIODIC:
 112                 period = clkev.rate / HZ;
 113                 period -= 1;
 114                 /* Looks like we need to first set the load value separately */
 115                 __omap_dm_timer_write(&clkev, OMAP_TIMER_LOAD_REG,
 116                                         0xffffffff - period, 1);
 117                 __omap_dm_timer_load_start(&clkev,
 118                                         OMAP_TIMER_CTRL_AR | OMAP_TIMER_CTRL_ST,
 119                                                 0xffffffff - period, 1);
 120                 break;
 121         case CLOCK_EVT_MODE_ONESHOT:
 122                 break;
 123         case CLOCK_EVT_MODE_UNUSED:
 124         case CLOCK_EVT_MODE_SHUTDOWN:
 125         case CLOCK_EVT_MODE_RESUME:
 126                 break;
 127         }
 128 }
 129
 130 static struct clock_event_device clockevent_gpt = {
 131         .name           = "gp_timer",
 132         .features       = CLOCK_EVT_FEAT_PERIODIC | CLOCK_EVT_FEAT_ONESHOT,
 133         .shift          = 32,
 134         .rating         = 300,
 135         .set_next_event = omap2_gp_timer_set_next_event,
 136         .set_mode       = omap2_gp_timer_set_mode,
 137 };
 138
 139 static int __init omap_dm_timer_init_one(struct omap_dm_timer *timer,
 140                                                 int gptimer_id,
 141                                                 const char *fck_source)
 142 {
 143         char name[10]; /* 10 = sizeof("gptXX_Xck0") */
 144         struct omap_hwmod *oh;
 145         struct resource irq_rsrc, mem_rsrc;
 146         size_t size;
 147         int res = 0;
 148         int r;
 149
 150         sprintf(name, "timer%d", gptimer_id);
 151         omap_hwmod_setup_one(name);
 152         oh = omap_hwmod_lookup(name);
 153         if (!oh)
 154                 return -ENODEV;
 155
 156         r = omap_hwmod_get_resource_byname(oh, IORESOURCE_IRQ, NULL, &irq_rsrc);
 157         if (r)
 158                 return -ENXIO;
 159         timer->irq = irq_rsrc.start;
 160
 161         r = omap_hwmod_get_resource_byname(oh, IORESOURCE_MEM, NULL, &mem_rsrc);
 162         if (r)
 163                 return -ENXIO;
 164         timer->phys_base = mem_rsrc.start;
 165         size = mem_rsrc.end - mem_rsrc.start;
 166
 167         /* Static mapping, never released */
 168         timer->io_base = ioremap(timer->phys_base, size);
 169         if (!timer->io_base)
 170                 return -ENXIO;
 171
 172         /* After the dmtimer is using hwmod these clocks won't be needed */
 173         timer->fclk = clk_get(NULL, omap_hwmod_get_main_clk(oh));
 174         if (IS_ERR(timer->fclk))
 175                 return -ENODEV;
 176
 177         omap_hwmod_enable(oh);
 178
 179         if (omap_dm_timer_reserve_systimer(gptimer_id))
 180                 return -ENODEV;
 181
 182         if (gptimer_id != 12) {
 183                 struct clk *src;
 184
 185                 src = clk_get(NULL, fck_source);
 186                 if (IS_ERR(src)) {
 187                         res = -EINVAL;
 188                 } else {
 189                         res = __omap_dm_timer_set_source(timer->fclk, src);
 190                         if (IS_ERR_VALUE(res))
 191                                 pr_warning("%s: timer%i cannot set source\n",
 192                                                 __func__, gptimer_id);
 193                         clk_put(src);
 194                 }
 195         }
 196         __omap_dm_timer_init_regs(timer);
 197         __omap_dm_timer_reset(timer, 1, 1);
 198         timer->posted = 1;
 199
 200         timer->rate = clk_get_rate(timer->fclk);
 201
 202         timer->reserved = 1;
 203
 204         return res;
 205 }
 206
 207 static void __init omap2_gp_clockevent_init(int gptimer_id,
 208                                                 const char *fck_source)
 209 {
 210         int res;
 211
 212         res = omap_dm_timer_init_one(&clkev, gptimer_id, fck_source);
 213         BUG_ON(res);
 214
 215         omap2_gp_timer_irq.dev_id = (void *)&clkev;
 216         setup_irq(clkev.irq, &omap2_gp_timer_irq);
 217
 218         __omap_dm_timer_int_enable(&clkev, OMAP_TIMER_INT_OVERFLOW);
 219
 220         clockevent_gpt.mult = div_sc(clkev.rate, NSEC_PER_SEC,
 221                                      clockevent_gpt.shift);
 222         clockevent_gpt.max_delta_ns =
 223                 clockevent_delta2ns(0xffffffff, &clockevent_gpt);
 224         clockevent_gpt.min_delta_ns =
 225                 clockevent_delta2ns(3, &clockevent_gpt);
 226                 /* Timer internal resynch latency. */
 227
 228         clockevent_gpt.cpumask = cpu_possible_mask;
 229         clockevent_gpt.irq = omap_dm_timer_get_irq(&clkev);
 230         clockevents_register_device(&clockevent_gpt);
 231
 232         pr_info("OMAP clockevent source: GPTIMER%d at %lu Hz\n",
 233                 gptimer_id, clkev.rate);
 234 }
 235
 236 /* Clocksource code */
 237 static struct omap_dm_timer clksrc;
 238 static bool use_gptimer_clksrc;
 239
 240 /*
 241  * clocksource
 242  */
 243 static cycle_t clocksource_read_cycles(struct clocksource *cs)
 244 {
 245         return (cycle_t)__omap_dm_timer_read_counter(&clksrc, 1);
 246 }
 247
 248 static struct clocksource clocksource_gpt = {
 249         .name           = "gp_timer",
 250         .rating         = 300,
 251         .read           = clocksource_read_cycles,
 252         .mask           = CLOCKSOURCE_MASK(32),
 253         .flags          = CLOCK_SOURCE_IS_CONTINUOUS,
 254 };
 255
 256 static u32 notrace dmtimer_read_sched_clock(void)
 257 {
 258         if (clksrc.reserved)
 259                 return __omap_dm_timer_read_counter(&clksrc, 1);
 260
 261         return 0;
 262 }
 263
 264 /* Setup free-running counter for clocksource */
 265 static int __init omap2_sync32k_clocksource_init(void)
 266 {
 267         int ret;
 268         struct omap_hwmod *oh;
 269         void __iomem *vbase;
 270         const char *oh_name = "counter_32k";
 271
 272         /*
 273          * First check hwmod data is available for sync32k counter
 274          */
 275         oh = omap_hwmod_lookup(oh_name);
 276         if (!oh || oh->slaves_cnt == 0)
 277                 return -ENODEV;
 278
 279         omap_hwmod_setup_one(oh_name);
 280
 281         vbase = omap_hwmod_get_mpu_rt_va(oh);
 282         if (!vbase) {
 283                 pr_warn("%s: failed to get counter_32k resource\n", __func__);
 284                 return -ENXIO;
 285         }
 286
 287         ret = omap_hwmod_enable(oh);
 288         if (ret) {
 289                 pr_warn("%s: failed to enable counter_32k module (%d)\n",
 290                                                         __func__, ret);
 291                 return ret;
 292         }
 293
 294         ret = omap_init_clocksource_32k(vbase);
 295         if (ret) {
 296                 pr_warn("%s: failed to initialize counter_32k as a clocksource (%d)\n",
 297                                                         __func__, ret);
 298                 omap_hwmod_idle(oh);
 299         }
 300
 301         return ret;
 302 }
 303
 304 static void __init omap2_gptimer_clocksource_init(int gptimer_id,
 305                                                 const char *fck_source)
 306 {
 307         int res;
 308
 309         res = omap_dm_timer_init_one(&clksrc, gptimer_id, fck_source);
 310         BUG_ON(res);
 311
 312         __omap_dm_timer_load_start(&clksrc,
 313                         OMAP_TIMER_CTRL_ST | OMAP_TIMER_CTRL_AR, 0, 1);
 314         setup_sched_clock(dmtimer_read_sched_clock, 32, clksrc.rate);
 315
 316         if (clocksource_register_hz(&clocksource_gpt, clksrc.rate))
 317                 pr_err("Could not register clocksource %s\n",
 318                         clocksource_gpt.name);
 319         else
 320                 pr_info("OMAP clocksource: GPTIMER%d at %lu Hz\n",
 321                         gptimer_id, clksrc.rate);
 322 }
 323
 324 static void __init omap2_clocksource_init(int gptimer_id,
 325                                                 const char *fck_source)
 326 {
 327         /*
 328          * First give preference to kernel parameter configuration
 329          * by user (clocksource="gp_timer").
 330          *
 331          * In case of missing kernel parameter for clocksource,
 332          * first check for availability for 32k-sync timer, in case
 333          * of failure in finding 32k_counter module or registering
 334          * it as clocksource, execution will fallback to gp-timer.
 335          */
 336         if (use_gptimer_clksrc == true)
 337                 omap2_gptimer_clocksource_init(gptimer_id, fck_source);
 338         else if (omap2_sync32k_clocksource_init())
 339                 /* Fall back to gp-timer code */
 340                 omap2_gptimer_clocksource_init(gptimer_id, fck_source);
 341 }
 342
 343 #define OMAP_SYS_TIMER_INIT(name, clkev_nr, clkev_src,                  \
 344                                 clksrc_nr, clksrc_src)                  \
 345 static void __init omap##name##_timer_init(void)                        \
 346 {                                                                       \
 347         omap2_gp_clockevent_init((clkev_nr), clkev_src);                \
 348         omap2_clocksource_init((clksrc_nr), clksrc_src);                \
 349 }
 350
 351 #define OMAP_SYS_TIMER(name)                                            \
 352 struct sys_timer omap##name##_timer = {                                 \
 353         .init   = omap##name##_timer_init,                              \
 354 };
 355
 356 #ifdef CONFIG_ARCH_OMAP2
 357 OMAP_SYS_TIMER_INIT(2, 1, OMAP2_CLKEV_SOURCE, 2, OMAP2_MPU_SOURCE)
 358 OMAP_SYS_TIMER(2)
 359 #endif
 360
 361 #ifdef CONFIG_ARCH_OMAP3
 362 OMAP_SYS_TIMER_INIT(3, 1, OMAP3_CLKEV_SOURCE, 2, OMAP3_MPU_SOURCE)
 363 OMAP_SYS_TIMER(3)
 364 OMAP_SYS_TIMER_INIT(3_secure, OMAP3_SECURE_TIMER, OMAP3_CLKEV_SOURCE,
 365                         2, OMAP3_MPU_SOURCE)
 366 OMAP_SYS_TIMER(3_secure)
 367 #endif
 368
 369 #ifdef CONFIG_SOC_AM33XX
 370 OMAP_SYS_TIMER_INIT(3_am33xx, 1, OMAP4_MPU_SOURCE, 2, OMAP4_MPU_SOURCE)
 371 OMAP_SYS_TIMER(3_am33xx)
 372 #endif
 373
 374 #ifdef CONFIG_ARCH_OMAP4
 375 #ifdef CONFIG_LOCAL_TIMERS
 376 static DEFINE_TWD_LOCAL_TIMER(twd_local_timer,
 377                               OMAP44XX_LOCAL_TWD_BASE,
 378                               OMAP44XX_IRQ_LOCALTIMER);
 379 #endif
 380
 381 static void __init omap4_timer_init(void)
 382 {
 383         omap2_gp_clockevent_init(1, OMAP4_CLKEV_SOURCE);
 384         omap2_clocksource_init(2, OMAP4_MPU_SOURCE);
 385 #ifdef CONFIG_LOCAL_TIMERS
 386         /* Local timers are not supprted on OMAP4430 ES1.0 */
 387         if (omap_rev() != OMAP4430_REV_ES1_0) {
 388                 int err;
 389
 390                 if (of_have_populated_dt()) {
 391                         twd_local_timer_of_register();
 392                         return;
 393                 }
 394
 395                 err = twd_local_timer_register(&twd_local_timer);
 396                 if (err)
 397                         pr_err("twd_local_timer_register failed %d\n", err);
 398         }
 399 #endif
 400 }
 401 OMAP_SYS_TIMER(4)
 402 #endif
 403
 404 #ifdef CONFIG_SOC_OMAP5
 405 OMAP_SYS_TIMER_INIT(5, 1, OMAP4_CLKEV_SOURCE, 2, OMAP4_MPU_SOURCE)
 406 OMAP_SYS_TIMER(5)
 407 #endif
 408
 409 /**
 410  * omap_timer_init - build and register timer device with an
 411  * associated timer hwmod
 412  * @oh: timer hwmod pointer to be used to build timer device
 413  * @user:       parameter that can be passed from calling hwmod API
 414  *
 415  * Called by omap_hwmod_for_each_by_class to register each of the timer
 416  * devices present in the system. The number of timer devices is known
 417  * by parsing through the hwmod database for a given class name. At the
 418  * end of function call memory is allocated for timer device and it is
 419  * registered to the framework ready to be proved by the driver.
 420  */
 421 static int __init omap_timer_init(struct omap_hwmod *oh, void *unused)
 422 {
 423         int id;
 424         int ret = 0;
 425         char *name = "omap_timer";
 426         struct dmtimer_platform_data *pdata;
 427         struct platform_device *pdev;
 428         struct omap_timer_capability_dev_attr *timer_dev_attr;
 429
 430         pr_debug("%s: %s\n", __func__, oh->name);
 431
 432         /* on secure device, do not register secure timer */
 433         timer_dev_attr = oh->dev_attr;
 434         if (omap_type() != OMAP2_DEVICE_TYPE_GP && timer_dev_attr)
 435                 if (timer_dev_attr->timer_capability == OMAP_TIMER_SECURE)
 436                         return ret;
 437
 438         pdata = kzalloc(sizeof(*pdata), GFP_KERNEL);
 439         if (!pdata) {
 440                 pr_err("%s: No memory for [%s]\n", __func__, oh->name);
 441                 return -ENOMEM;
 442         }
 443
 444         /*
 445          * Extract the IDs from name field in hwmod database
 446          * and use the same for constructing ids' for the
 447          * timer devices. In a way, we are avoiding usage of
 448          * static variable witin the function to do the same.
 449          * CAUTION: We have to be careful and make sure the
 450          * name in hwmod database does not change in which case
 451          * we might either make corresponding change here or
 452          * switch back static variable mechanism.
 453          */
 454         sscanf(oh->name, "timer%2d", &id);
 455
 456         if (timer_dev_attr)
 457                 pdata->timer_capability = timer_dev_attr->timer_capability;
 458
 459         pdev = omap_device_build(name, id, oh, pdata, sizeof(*pdata),
 460                                  NULL, 0, 0);
 461
 462         if (IS_ERR(pdev)) {
 463                 pr_err("%s: Can't build omap_device for %s: %s.\n",
 464                         __func__, name, oh->name);
 465                 ret = -EINVAL;
 466         }
 467
 468         kfree(pdata);
 469
 470         return ret;
 471 }
 472
 473 /**
 474  * omap2_dm_timer_init - top level regular device initialization
 475  *
 476  * Uses dedicated hwmod api to parse through hwmod database for
 477  * given class name and then build and register the timer device.
 478  */
 479 static int __init omap2_dm_timer_init(void)
 480 {
 481         int ret;
 482
 483         ret = omap_hwmod_for_each_by_class("timer", omap_timer_init, NULL);
 484         if (unlikely(ret)) {
 485                 pr_err("%s: device registration failed.\n", __func__);
 486                 return -EINVAL;
 487         }
 488
 489         return 0;
 490 }
 491 arch_initcall(omap2_dm_timer_init);
 492
 493 /**
 494  * omap2_override_clocksource - clocksource override with user configuration
 495  *
 496  * Allows user to override default clocksource, using kernel parameter
 497  *   clocksource="gp_timer"     (For all OMAP2PLUS architectures)
 498  *
 499  * Note that, here we are using same standard kernel parameter "clocksource=",
 500  * and not introducing any OMAP specific interface.
 501  */
 502 static int __init omap2_override_clocksource(char *str)
 503 {
 504         if (!str)
 505                 return 0;
 506         /*
 507          * For OMAP architecture, we only have two options
 508          *    - sync_32k (default)
 509          *    - gp_timer (sys_clk based)
 510          */
 511         if (!strcmp(str, "gp_timer"))
 512                 use_gptimer_clksrc = true;
 513
 514         return 0;
 515 }
 516 early_param("clocksource", omap2_override_clocksource);