Pileus Git - ~andy/linux/blob - arch/arm/mach-integrator/core.c

   1 /*
   2  *  linux/arch/arm/mach-integrator/core.c
   3  *
   4  *  Copyright (C) 2000-2003 Deep Blue Solutions Ltd
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2, as
   8  * published by the Free Software Foundation.
   9  */
  10 #include <linux/types.h>
  11 #include <linux/kernel.h>
  12 #include <linux/init.h>
  13 #include <linux/device.h>
  14 #include <linux/export.h>
  15 #include <linux/spinlock.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/irq.h>
  18 #include <linux/memblock.h>
  19 #include <linux/sched.h>
  20 #include <linux/smp.h>
  21 #include <linux/termios.h>
  22 #include <linux/amba/bus.h>
  23 #include <linux/amba/serial.h>
  24 #include <linux/io.h>
  25
  26 #include <mach/hardware.h>
  27 #include <mach/platform.h>
  28 #include <mach/cm.h>
  29 #include <mach/irqs.h>
  30
  31 #include <asm/leds.h>
  32 #include <asm/mach-types.h>
  33 #include <asm/mach/time.h>
  34 #include <asm/pgtable.h>
  35
  36 #include "common.h"
  37
  38 #ifdef CONFIG_ATAGS
  39
  40 #define INTEGRATOR_RTC_IRQ      { IRQ_RTCINT }
  41 #define INTEGRATOR_UART0_IRQ    { IRQ_UARTINT0 }
  42 #define INTEGRATOR_UART1_IRQ    { IRQ_UARTINT1 }
  43 #define KMI0_IRQ                { IRQ_KMIINT0 }
  44 #define KMI1_IRQ                { IRQ_KMIINT1 }
  45
  46 static AMBA_APB_DEVICE(rtc, "rtc", 0,
  47         INTEGRATOR_RTC_BASE, INTEGRATOR_RTC_IRQ, NULL);
  48
  49 static AMBA_APB_DEVICE(uart0, "uart0", 0,
  50         INTEGRATOR_UART0_BASE, INTEGRATOR_UART0_IRQ, &integrator_uart_data);
  51
  52 static AMBA_APB_DEVICE(uart1, "uart1", 0,
  53         INTEGRATOR_UART1_BASE, INTEGRATOR_UART1_IRQ, &integrator_uart_data);
  54
  55 static AMBA_APB_DEVICE(kmi0, "kmi0", 0, KMI0_BASE, KMI0_IRQ, NULL);
  56 static AMBA_APB_DEVICE(kmi1, "kmi1", 0, KMI1_BASE, KMI1_IRQ, NULL);
  57
  58 static struct amba_device *amba_devs[] __initdata = {
  59         &rtc_device,
  60         &uart0_device,
  61         &uart1_device,
  62         &kmi0_device,
  63         &kmi1_device,
  64 };
  65
  66 int __init integrator_init(bool is_cp)
  67 {
  68         int i;
  69
  70         /*
  71          * The Integrator/AP lacks necessary AMBA PrimeCell IDs, so we need to
  72          * hard-code them. The Integator/CP and forward have proper cell IDs.
  73          * Else we leave them undefined to the bus driver can autoprobe them.
  74          */
  75         if (!is_cp) {
  76                 rtc_device.periphid     = 0x00041030;
  77                 uart0_device.periphid   = 0x00041010;
  78                 uart1_device.periphid   = 0x00041010;
  79                 kmi0_device.periphid    = 0x00041050;
  80                 kmi1_device.periphid    = 0x00041050;
  81         }
  82
  83         for (i = 0; i < ARRAY_SIZE(amba_devs); i++) {
  84                 struct amba_device *d = amba_devs[i];
  85                 amba_device_register(d, &iomem_resource);
  86         }
  87
  88         return 0;
  89 }
  90
  91 #endif
  92
  93 /*
  94  * On the Integrator platform, the port RTS and DTR are provided by
  95  * bits in the following SC_CTRLS register bits:
  96  *        RTS  DTR
  97  *  UART0  7    6
  98  *  UART1  5    4
  99  */
 100 #define SC_CTRLC        IO_ADDRESS(INTEGRATOR_SC_CTRLC)
 101 #define SC_CTRLS        IO_ADDRESS(INTEGRATOR_SC_CTRLS)
 102
 103 static void integrator_uart_set_mctrl(struct amba_device *dev, void __iomem *base, unsigned int mctrl)
 104 {
 105         unsigned int ctrls = 0, ctrlc = 0, rts_mask, dtr_mask;
 106         u32 phybase = dev->res.start;
 107
 108         if (phybase == INTEGRATOR_UART0_BASE) {
 109                 /* UART0 */
 110                 rts_mask = 1 << 4;
 111                 dtr_mask = 1 << 5;
 112         } else {
 113                 /* UART1 */
 114                 rts_mask = 1 << 6;
 115                 dtr_mask = 1 << 7;
 116         }
 117
 118         if (mctrl & TIOCM_RTS)
 119                 ctrlc |= rts_mask;
 120         else
 121                 ctrls |= rts_mask;
 122
 123         if (mctrl & TIOCM_DTR)
 124                 ctrlc |= dtr_mask;
 125         else
 126                 ctrls |= dtr_mask;
 127
 128         __raw_writel(ctrls, SC_CTRLS);
 129         __raw_writel(ctrlc, SC_CTRLC);
 130 }
 131
 132 struct amba_pl010_data integrator_uart_data = {
 133         .set_mctrl = integrator_uart_set_mctrl,
 134 };
 135
 136 #define CM_CTRL IO_ADDRESS(INTEGRATOR_HDR_CTRL)
 137
 138 static DEFINE_RAW_SPINLOCK(cm_lock);
 139
 140 /**
 141  * cm_control - update the CM_CTRL register.
 142  * @mask: bits to change
 143  * @set: bits to set
 144  */
 145 void cm_control(u32 mask, u32 set)
 146 {
 147         unsigned long flags;
 148         u32 val;
 149
 150         raw_spin_lock_irqsave(&cm_lock, flags);
 151         val = readl(CM_CTRL) & ~mask;
 152         writel(val | set, CM_CTRL);
 153         raw_spin_unlock_irqrestore(&cm_lock, flags);
 154 }
 155
 156 EXPORT_SYMBOL(cm_control);
 157
 158 /*
 159  * We need to stop things allocating the low memory; ideally we need a
 160  * better implementation of GFP_DMA which does not assume that DMA-able
 161  * memory starts at zero.
 162  */
 163 void __init integrator_reserve(void)
 164 {
 165         memblock_reserve(PHYS_OFFSET, __pa(swapper_pg_dir) - PHYS_OFFSET);
 166 }
 167
 168 /*
 169  * To reset, we hit the on-board reset register in the system FPGA
 170  */
 171 void integrator_restart(char mode, const char *cmd)
 172 {
 173         cm_control(CM_CTRL_RESET, CM_CTRL_RESET);
 174 }