Pileus Git - ~andy/linux/blob - arch/arm/kernel/perf_event.c

   1 #undef DEBUG
   2
   3 /*
   4  * ARM performance counter support.
   5  *
   6  * Copyright (C) 2009 picoChip Designs, Ltd., Jamie Iles
   7  * Copyright (C) 2010 ARM Ltd., Will Deacon <will.deacon@arm.com>
   8  *
   9  * This code is based on the sparc64 perf event code, which is in turn based
  10  * on the x86 code. Callchain code is based on the ARM OProfile backtrace
  11  * code.
  12  */
  13 #define pr_fmt(fmt) "hw perfevents: " fmt
  14
  15 #include <linux/bitmap.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/kernel.h>
  18 #include <linux/export.h>
  19 #include <linux/perf_event.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/spinlock.h>
  22 #include <linux/uaccess.h>
  23 #include <linux/pm_runtime.h>
  24
  25 #include <asm/cputype.h>
  26 #include <asm/irq.h>
  27 #include <asm/irq_regs.h>
  28 #include <asm/pmu.h>
  29 #include <asm/stacktrace.h>
  30
  31 /*
  32  * ARMv6 supports a maximum of 3 events, starting from index 0. If we add
  33  * another platform that supports more, we need to increase this to be the
  34  * largest of all platforms.
  35  *
  36  * ARMv7 supports up to 32 events:
  37  *  cycle counter CCNT + 31 events counters CNT0..30.
  38  *  Cortex-A8 has 1+4 counters, Cortex-A9 has 1+6 counters.
  39  */
  40 #define ARMPMU_MAX_HWEVENTS             32
  41
  42 static DEFINE_PER_CPU(struct perf_event * [ARMPMU_MAX_HWEVENTS], hw_events);
  43 static DEFINE_PER_CPU(unsigned long [BITS_TO_LONGS(ARMPMU_MAX_HWEVENTS)], used_mask);
  44 static DEFINE_PER_CPU(struct pmu_hw_events, cpu_hw_events);
  45
  46 #define to_arm_pmu(p) (container_of(p, struct arm_pmu, pmu))
  47
  48 /* Set at runtime when we know what CPU type we are. */
  49 static struct arm_pmu *cpu_pmu;
  50
  51 const char *perf_pmu_name(void)
  52 {
  53         if (!cpu_pmu)
  54                 return NULL;
  55
  56         return cpu_pmu->pmu.name;
  57 }
  58 EXPORT_SYMBOL_GPL(perf_pmu_name);
  59
  60 int perf_num_counters(void)
  61 {
  62         int max_events = 0;
  63
  64         if (cpu_pmu != NULL)
  65                 max_events = cpu_pmu->num_events;
  66
  67         return max_events;
  68 }
  69 EXPORT_SYMBOL_GPL(perf_num_counters);
  70
  71 #define HW_OP_UNSUPPORTED               0xFFFF
  72
  73 #define C(_x) \
  74         PERF_COUNT_HW_CACHE_##_x
  75
  76 #define CACHE_OP_UNSUPPORTED            0xFFFF
  77
  78 static int
  79 armpmu_map_cache_event(const unsigned (*cache_map)
  80                                       [PERF_COUNT_HW_CACHE_MAX]
  81                                       [PERF_COUNT_HW_CACHE_OP_MAX]
  82                                       [PERF_COUNT_HW_CACHE_RESULT_MAX],
  83                        u64 config)
  84 {
  85         unsigned int cache_type, cache_op, cache_result, ret;
  86
  87         cache_type = (config >>  0) & 0xff;
  88         if (cache_type >= PERF_COUNT_HW_CACHE_MAX)
  89                 return -EINVAL;
  90
  91         cache_op = (config >>  8) & 0xff;
  92         if (cache_op >= PERF_COUNT_HW_CACHE_OP_MAX)
  93                 return -EINVAL;
  94
  95         cache_result = (config >> 16) & 0xff;
  96         if (cache_result >= PERF_COUNT_HW_CACHE_RESULT_MAX)
  97                 return -EINVAL;
  98
  99         ret = (int)(*cache_map)[cache_type][cache_op][cache_result];
 100
 101         if (ret == CACHE_OP_UNSUPPORTED)
 102                 return -ENOENT;
 103
 104         return ret;
 105 }
 106
 107 static int
 108 armpmu_map_event(const unsigned (*event_map)[PERF_COUNT_HW_MAX], u64 config)
 109 {
 110         int mapping = (*event_map)[config];
 111         return mapping == HW_OP_UNSUPPORTED ? -ENOENT : mapping;
 112 }
 113
 114 static int
 115 armpmu_map_raw_event(u32 raw_event_mask, u64 config)
 116 {
 117         return (int)(config & raw_event_mask);
 118 }
 119
 120 static int map_cpu_event(struct perf_event *event,
 121                          const unsigned (*event_map)[PERF_COUNT_HW_MAX],
 122                          const unsigned (*cache_map)
 123                                         [PERF_COUNT_HW_CACHE_MAX]
 124                                         [PERF_COUNT_HW_CACHE_OP_MAX]
 125                                         [PERF_COUNT_HW_CACHE_RESULT_MAX],
 126                          u32 raw_event_mask)
 127 {
 128         u64 config = event->attr.config;
 129
 130         switch (event->attr.type) {
 131         case PERF_TYPE_HARDWARE:
 132                 return armpmu_map_event(event_map, config);
 133         case PERF_TYPE_HW_CACHE:
 134                 return armpmu_map_cache_event(cache_map, config);
 135         case PERF_TYPE_RAW:
 136                 return armpmu_map_raw_event(raw_event_mask, config);
 137         }
 138
 139         return -ENOENT;
 140 }
 141
 142 int
 143 armpmu_event_set_period(struct perf_event *event,
 144                         struct hw_perf_event *hwc,
 145                         int idx)
 146 {
 147         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
 148         s64 left = local64_read(&hwc->period_left);
 149         s64 period = hwc->sample_period;
 150         int ret = 0;
 151
 152         if (unlikely(left <= -period)) {
 153                 left = period;
 154                 local64_set(&hwc->period_left, left);
 155                 hwc->last_period = period;
 156                 ret = 1;
 157         }
 158
 159         if (unlikely(left <= 0)) {
 160                 left += period;
 161                 local64_set(&hwc->period_left, left);
 162                 hwc->last_period = period;
 163                 ret = 1;
 164         }
 165
 166         if (left > (s64)armpmu->max_period)
 167                 left = armpmu->max_period;
 168
 169         local64_set(&hwc->prev_count, (u64)-left);
 170
 171         armpmu->write_counter(idx, (u64)(-left) & 0xffffffff);
 172
 173         perf_event_update_userpage(event);
 174
 175         return ret;
 176 }
 177
 178 u64
 179 armpmu_event_update(struct perf_event *event,
 180                     struct hw_perf_event *hwc,
 181                     int idx)
 182 {
 183         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
 184         u64 delta, prev_raw_count, new_raw_count;
 185
 186 again:
 187         prev_raw_count = local64_read(&hwc->prev_count);
 188         new_raw_count = armpmu->read_counter(idx);
 189
 190         if (local64_cmpxchg(&hwc->prev_count, prev_raw_count,
 191                              new_raw_count) != prev_raw_count)
 192                 goto again;
 193
 194         delta = (new_raw_count - prev_raw_count) & armpmu->max_period;
 195
 196         local64_add(delta, &event->count);
 197         local64_sub(delta, &hwc->period_left);
 198
 199         return new_raw_count;
 200 }
 201
 202 static void
 203 armpmu_read(struct perf_event *event)
 204 {
 205         struct hw_perf_event *hwc = &event->hw;
 206
 207         /* Don't read disabled counters! */
 208         if (hwc->idx < 0)
 209                 return;
 210
 211         armpmu_event_update(event, hwc, hwc->idx);
 212 }
 213
 214 static void
 215 armpmu_stop(struct perf_event *event, int flags)
 216 {
 217         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
 218         struct hw_perf_event *hwc = &event->hw;
 219
 220         /*
 221          * ARM pmu always has to update the counter, so ignore
 222          * PERF_EF_UPDATE, see comments in armpmu_start().
 223          */
 224         if (!(hwc->state & PERF_HES_STOPPED)) {
 225                 armpmu->disable(hwc, hwc->idx);
 226                 barrier(); /* why? */
 227                 armpmu_event_update(event, hwc, hwc->idx);
 228                 hwc->state |= PERF_HES_STOPPED | PERF_HES_UPTODATE;
 229         }
 230 }
 231
 232 static void
 233 armpmu_start(struct perf_event *event, int flags)
 234 {
 235         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
 236         struct hw_perf_event *hwc = &event->hw;
 237
 238         /*
 239          * ARM pmu always has to reprogram the period, so ignore
 240          * PERF_EF_RELOAD, see the comment below.
 241          */
 242         if (flags & PERF_EF_RELOAD)
 243                 WARN_ON_ONCE(!(hwc->state & PERF_HES_UPTODATE));
 244
 245         hwc->state = 0;
 246         /*
 247          * Set the period again. Some counters can't be stopped, so when we
 248          * were stopped we simply disabled the IRQ source and the counter
 249          * may have been left counting. If we don't do this step then we may
 250          * get an interrupt too soon or *way* too late if the overflow has
 251          * happened since disabling.
 252          */
 253         armpmu_event_set_period(event, hwc, hwc->idx);
 254         armpmu->enable(hwc, hwc->idx);
 255 }
 256
 257 static void
 258 armpmu_del(struct perf_event *event, int flags)
 259 {
 260         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
 261         struct pmu_hw_events *hw_events = armpmu->get_hw_events();
 262         struct hw_perf_event *hwc = &event->hw;
 263         int idx = hwc->idx;
 264
 265         WARN_ON(idx < 0);
 266
 267         armpmu_stop(event, PERF_EF_UPDATE);
 268         hw_events->events[idx] = NULL;
 269         clear_bit(idx, hw_events->used_mask);
 270
 271         perf_event_update_userpage(event);
 272 }
 273
 274 static int
 275 armpmu_add(struct perf_event *event, int flags)
 276 {
 277         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
 278         struct pmu_hw_events *hw_events = armpmu->get_hw_events();
 279         struct hw_perf_event *hwc = &event->hw;
 280         int idx;
 281         int err = 0;
 282
 283         perf_pmu_disable(event->pmu);
 284
 285         /* If we don't have a space for the counter then finish early. */
 286         idx = armpmu->get_event_idx(hw_events, hwc);
 287         if (idx < 0) {
 288                 err = idx;
 289                 goto out;
 290         }
 291
 292         /*
 293          * If there is an event in the counter we are going to use then make
 294          * sure it is disabled.
 295          */
 296         event->hw.idx = idx;
 297         armpmu->disable(hwc, idx);
 298         hw_events->events[idx] = event;
 299
 300         hwc->state = PERF_HES_STOPPED | PERF_HES_UPTODATE;
 301         if (flags & PERF_EF_START)
 302                 armpmu_start(event, PERF_EF_RELOAD);
 303
 304         /* Propagate our changes to the userspace mapping. */
 305         perf_event_update_userpage(event);
 306
 307 out:
 308         perf_pmu_enable(event->pmu);
 309         return err;
 310 }
 311
 312 static int
 313 validate_event(struct pmu_hw_events *hw_events,
 314                struct perf_event *event)
 315 {
 316         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
 317         struct hw_perf_event fake_event = event->hw;
 318         struct pmu *leader_pmu = event->group_leader->pmu;
 319
 320         if (event->pmu != leader_pmu || event->state <= PERF_EVENT_STATE_OFF)
 321                 return 1;
 322
 323         return armpmu->get_event_idx(hw_events, &fake_event) >= 0;
 324 }
 325
 326 static int
 327 validate_group(struct perf_event *event)
 328 {
 329         struct perf_event *sibling, *leader = event->group_leader;
 330         struct pmu_hw_events fake_pmu;
 331         DECLARE_BITMAP(fake_used_mask, ARMPMU_MAX_HWEVENTS);
 332
 333         /*
 334          * Initialise the fake PMU. We only need to populate the
 335          * used_mask for the purposes of validation.
 336          */
 337         memset(fake_used_mask, 0, sizeof(fake_used_mask));
 338         fake_pmu.used_mask = fake_used_mask;
 339
 340         if (!validate_event(&fake_pmu, leader))
 341                 return -EINVAL;
 342
 343         list_for_each_entry(sibling, &leader->sibling_list, group_entry) {
 344                 if (!validate_event(&fake_pmu, sibling))
 345                         return -EINVAL;
 346         }
 347
 348         if (!validate_event(&fake_pmu, event))
 349                 return -EINVAL;
 350
 351         return 0;
 352 }
 353
 354 static irqreturn_t armpmu_platform_irq(int irq, void *dev)
 355 {
 356         struct arm_pmu *armpmu = (struct arm_pmu *) dev;
 357         struct platform_device *plat_device = armpmu->plat_device;
 358         struct arm_pmu_platdata *plat = dev_get_platdata(&plat_device->dev);
 359
 360         return plat->handle_irq(irq, dev, armpmu->handle_irq);
 361 }
 362
 363 static void
 364 armpmu_release_hardware(struct arm_pmu *armpmu)
 365 {
 366         int i, irq, irqs;
 367         struct platform_device *pmu_device = armpmu->plat_device;
 368
 369         irqs = min(pmu_device->num_resources, num_possible_cpus());
 370
 371         for (i = 0; i < irqs; ++i) {
 372                 if (!cpumask_test_and_clear_cpu(i, &armpmu->active_irqs))
 373                         continue;
 374                 irq = platform_get_irq(pmu_device, i);
 375                 if (irq >= 0)
 376                         free_irq(irq, armpmu);
 377         }
 378
 379         pm_runtime_put_sync(&pmu_device->dev);
 380         release_pmu(armpmu->type);
 381 }
 382
 383 static int
 384 armpmu_reserve_hardware(struct arm_pmu *armpmu)
 385 {
 386         struct arm_pmu_platdata *plat;
 387         irq_handler_t handle_irq;
 388         int i, err, irq, irqs;
 389         struct platform_device *pmu_device = armpmu->plat_device;
 390
 391         if (!pmu_device)
 392                 return -ENODEV;
 393
 394         err = reserve_pmu(armpmu->type);
 395         if (err) {
 396                 pr_warning("unable to reserve pmu\n");
 397                 return err;
 398         }
 399
 400         plat = dev_get_platdata(&pmu_device->dev);
 401         if (plat && plat->handle_irq)
 402                 handle_irq = armpmu_platform_irq;
 403         else
 404                 handle_irq = armpmu->handle_irq;
 405
 406         irqs = min(pmu_device->num_resources, num_possible_cpus());
 407         if (irqs < 1) {
 408                 pr_err("no irqs for PMUs defined\n");
 409                 return -ENODEV;
 410         }
 411
 412         pm_runtime_get_sync(&pmu_device->dev);
 413
 414         for (i = 0; i < irqs; ++i) {
 415                 err = 0;
 416                 irq = platform_get_irq(pmu_device, i);
 417                 if (irq < 0)
 418                         continue;
 419
 420                 /*
 421                  * If we have a single PMU interrupt that we can't shift,
 422                  * assume that we're running on a uniprocessor machine and
 423                  * continue. Otherwise, continue without this interrupt.
 424                  */
 425                 if (irq_set_affinity(irq, cpumask_of(i)) && irqs > 1) {
 426                         pr_warning("unable to set irq affinity (irq=%d, cpu=%u)\n",
 427                                     irq, i);
 428                         continue;
 429                 }
 430
 431                 err = request_irq(irq, handle_irq,
 432                                   IRQF_DISABLED | IRQF_NOBALANCING,
 433                                   "arm-pmu", armpmu);
 434                 if (err) {
 435                         pr_err("unable to request IRQ%d for ARM PMU counters\n",
 436                                 irq);
 437                         armpmu_release_hardware(armpmu);
 438                         return err;
 439                 }
 440
 441                 cpumask_set_cpu(i, &armpmu->active_irqs);
 442         }
 443
 444         return 0;
 445 }
 446
 447 static void
 448 hw_perf_event_destroy(struct perf_event *event)
 449 {
 450         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
 451         atomic_t *active_events  = &armpmu->active_events;
 452         struct mutex *pmu_reserve_mutex = &armpmu->reserve_mutex;
 453
 454         if (atomic_dec_and_mutex_lock(active_events, pmu_reserve_mutex)) {
 455                 armpmu_release_hardware(armpmu);
 456                 mutex_unlock(pmu_reserve_mutex);
 457         }
 458 }
 459
 460 static int
 461 event_requires_mode_exclusion(struct perf_event_attr *attr)
 462 {
 463         return attr->exclude_idle || attr->exclude_user ||
 464                attr->exclude_kernel || attr->exclude_hv;
 465 }
 466
 467 static int
 468 __hw_perf_event_init(struct perf_event *event)
 469 {
 470         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
 471         struct hw_perf_event *hwc = &event->hw;
 472         int mapping, err;
 473
 474         mapping = armpmu->map_event(event);
 475
 476         if (mapping < 0) {
 477                 pr_debug("event %x:%llx not supported\n", event->attr.type,
 478                          event->attr.config);
 479                 return mapping;
 480         }
 481
 482         /*
 483          * We don't assign an index until we actually place the event onto
 484          * hardware. Use -1 to signify that we haven't decided where to put it
 485          * yet. For SMP systems, each core has it's own PMU so we can't do any
 486          * clever allocation or constraints checking at this point.
 487          */
 488         hwc->idx                = -1;
 489         hwc->config_base        = 0;
 490         hwc->config             = 0;
 491         hwc->event_base         = 0;
 492
 493         /*
 494          * Check whether we need to exclude the counter from certain modes.
 495          */
 496         if ((!armpmu->set_event_filter ||
 497              armpmu->set_event_filter(hwc, &event->attr)) &&
 498              event_requires_mode_exclusion(&event->attr)) {
 499                 pr_debug("ARM performance counters do not support "
 500                          "mode exclusion\n");
 501                 return -EOPNOTSUPP;
 502         }
 503
 504         /*
 505          * Store the event encoding into the config_base field.
 506          */
 507         hwc->config_base            |= (unsigned long)mapping;
 508
 509         if (!hwc->sample_period) {
 510                 /*
 511                  * For non-sampling runs, limit the sample_period to half
 512                  * of the counter width. That way, the new counter value
 513                  * is far less likely to overtake the previous one unless
 514                  * you have some serious IRQ latency issues.
 515                  */
 516                 hwc->sample_period  = armpmu->max_period >> 1;
 517                 hwc->last_period    = hwc->sample_period;
 518                 local64_set(&hwc->period_left, hwc->sample_period);
 519         }
 520
 521         err = 0;
 522         if (event->group_leader != event) {
 523                 err = validate_group(event);
 524                 if (err)
 525                         return -EINVAL;
 526         }
 527
 528         return err;
 529 }
 530
 531 static int armpmu_event_init(struct perf_event *event)
 532 {
 533         struct arm_pmu *armpmu = to_arm_pmu(event->pmu);
 534         int err = 0;
 535         atomic_t *active_events = &armpmu->active_events;
 536
 537         /* does not support taken branch sampling */
 538         if (has_branch_stack(event))
 539                 return -EOPNOTSUPP;
 540
 541         if (armpmu->map_event(event) == -ENOENT)
 542                 return -ENOENT;
 543
 544         event->destroy = hw_perf_event_destroy;
 545
 546         if (!atomic_inc_not_zero(active_events)) {
 547                 mutex_lock(&armpmu->reserve_mutex);
 548                 if (atomic_read(active_events) == 0)
 549                         err = armpmu_reserve_hardware(armpmu);
 550
 551                 if (!err)
 552                         atomic_inc(active_events);
 553                 mutex_unlock(&armpmu->reserve_mutex);
 554         }
 555
 556         if (err)
 557                 return err;
 558
 559         err = __hw_perf_event_init(event);
 560         if (err)
 561                 hw_perf_event_destroy(event);
 562
 563         return err;
 564 }
 565
 566 static void armpmu_enable(struct pmu *pmu)
 567 {
 568         struct arm_pmu *armpmu = to_arm_pmu(pmu);
 569         struct pmu_hw_events *hw_events = armpmu->get_hw_events();
 570         int enabled = bitmap_weight(hw_events->used_mask, armpmu->num_events);
 571
 572         if (enabled)
 573                 armpmu->start();
 574 }
 575
 576 static void armpmu_disable(struct pmu *pmu)
 577 {
 578         struct arm_pmu *armpmu = to_arm_pmu(pmu);
 579         armpmu->stop();
 580 }
 581
 582 #ifdef CONFIG_PM_RUNTIME
 583 static int armpmu_runtime_resume(struct device *dev)
 584 {
 585         struct arm_pmu_platdata *plat = dev_get_platdata(dev);
 586
 587         if (plat && plat->runtime_resume)
 588                 return plat->runtime_resume(dev);
 589
 590         return 0;
 591 }
 592
 593 static int armpmu_runtime_suspend(struct device *dev)
 594 {
 595         struct arm_pmu_platdata *plat = dev_get_platdata(dev);
 596
 597         if (plat && plat->runtime_suspend)
 598                 return plat->runtime_suspend(dev);
 599
 600         return 0;
 601 }
 602 #endif
 603
 604 static void __init armpmu_init(struct arm_pmu *armpmu)
 605 {
 606         atomic_set(&armpmu->active_events, 0);
 607         mutex_init(&armpmu->reserve_mutex);
 608
 609         armpmu->pmu = (struct pmu) {
 610                 .pmu_enable     = armpmu_enable,
 611                 .pmu_disable    = armpmu_disable,
 612                 .event_init     = armpmu_event_init,
 613                 .add            = armpmu_add,
 614                 .del            = armpmu_del,
 615                 .start          = armpmu_start,
 616                 .stop           = armpmu_stop,
 617                 .read           = armpmu_read,
 618         };
 619 }
 620
 621 int __init armpmu_register(struct arm_pmu *armpmu, char *name, int type)
 622 {
 623         armpmu_init(armpmu);
 624         return perf_pmu_register(&armpmu->pmu, name, type);
 625 }
 626
 627 /* Include the PMU-specific implementations. */
 628 #include "perf_event_xscale.c"
 629 #include "perf_event_v6.c"
 630 #include "perf_event_v7.c"
 631
 632 /*
 633  * Ensure the PMU has sane values out of reset.
 634  * This requires SMP to be available, so exists as a separate initcall.
 635  */
 636 static int __init
 637 cpu_pmu_reset(void)
 638 {
 639         if (cpu_pmu && cpu_pmu->reset)
 640                 return on_each_cpu(cpu_pmu->reset, NULL, 1);
 641         return 0;
 642 }
 643 arch_initcall(cpu_pmu_reset);
 644
 645 /*
 646  * PMU platform driver and devicetree bindings.
 647  */
 648 static struct of_device_id armpmu_of_device_ids[] = {
 649         {.compatible = "arm,cortex-a9-pmu"},
 650         {.compatible = "arm,cortex-a8-pmu"},
 651         {.compatible = "arm,arm1136-pmu"},
 652         {.compatible = "arm,arm1176-pmu"},
 653         {},
 654 };
 655
 656 static struct platform_device_id armpmu_plat_device_ids[] = {
 657         {.name = "arm-pmu"},
 658         {},
 659 };
 660
 661 static int __devinit armpmu_device_probe(struct platform_device *pdev)
 662 {
 663         if (!cpu_pmu)
 664                 return -ENODEV;
 665
 666         cpu_pmu->plat_device = pdev;
 667         return 0;
 668 }
 669
 670 static const struct dev_pm_ops armpmu_dev_pm_ops = {
 671         SET_RUNTIME_PM_OPS(armpmu_runtime_suspend, armpmu_runtime_resume, NULL)
 672 };
 673
 674 static struct platform_driver armpmu_driver = {
 675         .driver         = {
 676                 .name   = "arm-pmu",
 677                 .pm     = &armpmu_dev_pm_ops,
 678                 .of_match_table = armpmu_of_device_ids,
 679         },
 680         .probe          = armpmu_device_probe,
 681         .id_table       = armpmu_plat_device_ids,
 682 };
 683
 684 static int __init register_pmu_driver(void)
 685 {
 686         return platform_driver_register(&armpmu_driver);
 687 }
 688 device_initcall(register_pmu_driver);
 689
 690 static struct pmu_hw_events *armpmu_get_cpu_events(void)
 691 {
 692         return &__get_cpu_var(cpu_hw_events);
 693 }
 694
 695 static void __init cpu_pmu_init(struct arm_pmu *armpmu)
 696 {
 697         int cpu;
 698         for_each_possible_cpu(cpu) {
 699                 struct pmu_hw_events *events = &per_cpu(cpu_hw_events, cpu);
 700                 events->events = per_cpu(hw_events, cpu);
 701                 events->used_mask = per_cpu(used_mask, cpu);
 702                 raw_spin_lock_init(&events->pmu_lock);
 703         }
 704         armpmu->get_hw_events = armpmu_get_cpu_events;
 705         armpmu->type = ARM_PMU_DEVICE_CPU;
 706 }
 707
 708 /*
 709  * PMU hardware loses all context when a CPU goes offline.
 710  * When a CPU is hotplugged back in, since some hardware registers are
 711  * UNKNOWN at reset, the PMU must be explicitly reset to avoid reading
 712  * junk values out of them.
 713  */
 714 static int __cpuinit pmu_cpu_notify(struct notifier_block *b,
 715                                         unsigned long action, void *hcpu)
 716 {
 717         if ((action & ~CPU_TASKS_FROZEN) != CPU_STARTING)
 718                 return NOTIFY_DONE;
 719
 720         if (cpu_pmu && cpu_pmu->reset)
 721                 cpu_pmu->reset(NULL);
 722
 723         return NOTIFY_OK;
 724 }
 725
 726 static struct notifier_block __cpuinitdata pmu_cpu_notifier = {
 727         .notifier_call = pmu_cpu_notify,
 728 };
 729
 730 /*
 731  * CPU PMU identification and registration.
 732  */
 733 static int __init
 734 init_hw_perf_events(void)
 735 {
 736         unsigned long cpuid = read_cpuid_id();
 737         unsigned long implementor = (cpuid & 0xFF000000) >> 24;
 738         unsigned long part_number = (cpuid & 0xFFF0);
 739
 740         /* ARM Ltd CPUs. */
 741         if (0x41 == implementor) {
 742                 switch (part_number) {
 743                 case 0xB360:    /* ARM1136 */
 744                 case 0xB560:    /* ARM1156 */
 745                 case 0xB760:    /* ARM1176 */
 746                         cpu_pmu = armv6pmu_init();
 747                         break;
 748                 case 0xB020:    /* ARM11mpcore */
 749                         cpu_pmu = armv6mpcore_pmu_init();
 750                         break;
 751                 case 0xC080:    /* Cortex-A8 */
 752                         cpu_pmu = armv7_a8_pmu_init();
 753                         break;
 754                 case 0xC090:    /* Cortex-A9 */
 755                         cpu_pmu = armv7_a9_pmu_init();
 756                         break;
 757                 case 0xC050:    /* Cortex-A5 */
 758                         cpu_pmu = armv7_a5_pmu_init();
 759                         break;
 760                 case 0xC0F0:    /* Cortex-A15 */
 761                         cpu_pmu = armv7_a15_pmu_init();
 762                         break;
 763                 case 0xC070:    /* Cortex-A7 */
 764                         cpu_pmu = armv7_a7_pmu_init();
 765                         break;
 766                 }
 767         /* Intel CPUs [xscale]. */
 768         } else if (0x69 == implementor) {
 769                 part_number = (cpuid >> 13) & 0x7;
 770                 switch (part_number) {
 771                 case 1:
 772                         cpu_pmu = xscale1pmu_init();
 773                         break;
 774                 case 2:
 775                         cpu_pmu = xscale2pmu_init();
 776                         break;
 777                 }
 778         }
 779
 780         if (cpu_pmu) {
 781                 pr_info("enabled with %s PMU driver, %d counters available\n",
 782                         cpu_pmu->name, cpu_pmu->num_events);
 783                 cpu_pmu_init(cpu_pmu);
 784                 register_cpu_notifier(&pmu_cpu_notifier);
 785                 armpmu_register(cpu_pmu, cpu_pmu->name, PERF_TYPE_RAW);
 786         } else {
 787                 pr_info("no hardware support available\n");
 788         }
 789
 790         return 0;
 791 }
 792 early_initcall(init_hw_perf_events);
 793
 794 /*
 795  * Callchain handling code.
 796  */
 797
 798 /*
 799  * The registers we're interested in are at the end of the variable
 800  * length saved register structure. The fp points at the end of this
 801  * structure so the address of this struct is:
 802  * (struct frame_tail *)(xxx->fp)-1
 803  *
 804  * This code has been adapted from the ARM OProfile support.
 805  */
 806 struct frame_tail {
 807         struct frame_tail __user *fp;
 808         unsigned long sp;
 809         unsigned long lr;
 810 } __attribute__((packed));
 811
 812 /*
 813  * Get the return address for a single stackframe and return a pointer to the
 814  * next frame tail.
 815  */
 816 static struct frame_tail __user *
 817 user_backtrace(struct frame_tail __user *tail,
 818                struct perf_callchain_entry *entry)
 819 {
 820         struct frame_tail buftail;
 821
 822         /* Also check accessibility of one struct frame_tail beyond */
 823         if (!access_ok(VERIFY_READ, tail, sizeof(buftail)))
 824                 return NULL;
 825         if (__copy_from_user_inatomic(&buftail, tail, sizeof(buftail)))
 826                 return NULL;
 827
 828         perf_callchain_store(entry, buftail.lr);
 829
 830         /*
 831          * Frame pointers should strictly progress back up the stack
 832          * (towards higher addresses).
 833          */
 834         if (tail + 1 >= buftail.fp)
 835                 return NULL;
 836
 837         return buftail.fp - 1;
 838 }
 839
 840 void
 841 perf_callchain_user(struct perf_callchain_entry *entry, struct pt_regs *regs)
 842 {
 843         struct frame_tail __user *tail;
 844
 845
 846         tail = (struct frame_tail __user *)regs->ARM_fp - 1;
 847
 848         while ((entry->nr < PERF_MAX_STACK_DEPTH) &&
 849                tail && !((unsigned long)tail & 0x3))
 850                 tail = user_backtrace(tail, entry);
 851 }
 852
 853 /*
 854  * Gets called by walk_stackframe() for every stackframe. This will be called
 855  * whist unwinding the stackframe and is like a subroutine return so we use
 856  * the PC.
 857  */
 858 static int
 859 callchain_trace(struct stackframe *fr,
 860                 void *data)
 861 {
 862         struct perf_callchain_entry *entry = data;
 863         perf_callchain_store(entry, fr->pc);
 864         return 0;
 865 }
 866
 867 void
 868 perf_callchain_kernel(struct perf_callchain_entry *entry, struct pt_regs *regs)
 869 {
 870         struct stackframe fr;
 871
 872         fr.fp = regs->ARM_fp;
 873         fr.sp = regs->ARM_sp;
 874         fr.lr = regs->ARM_lr;
 875         fr.pc = regs->ARM_pc;
 876         walk_stackframe(&fr, callchain_trace, entry);
 877 }