Pileus Git - ~andy/linux/blob - arch/arm/kernel/kprobes-thumb.c

   1 /*
   2  * arch/arm/kernel/kprobes-thumb.c
   3  *
   4  * Copyright (C) 2011 Jon Medhurst <tixy@yxit.co.uk>.
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2 as
   8  * published by the Free Software Foundation.
   9  */
  10
  11 #include <linux/kernel.h>
  12 #include <linux/kprobes.h>
  13
  14 #include "kprobes.h"
  15
  16
  17 /*
  18  * True if current instruction is in an IT block.
  19  */
  20 #define in_it_block(cpsr)       ((cpsr & 0x06000c00) != 0x00000000)
  21
  22 /*
  23  * Return the condition code to check for the currently executing instruction.
  24  * This is in ITSTATE<7:4> which is in CPSR<15:12> but is only valid if
  25  * in_it_block returns true.
  26  */
  27 #define current_cond(cpsr)      ((cpsr >> 12) & 0xf)
  28
  29 /*
  30  * Return the PC value for a probe in thumb code.
  31  * This is the address of the probed instruction plus 4.
  32  * We subtract one because the address will have bit zero set to indicate
  33  * a pointer to thumb code.
  34  */
  35 static inline unsigned long __kprobes thumb_probe_pc(struct kprobe *p)
  36 {
  37         return (unsigned long)p->addr - 1 + 4;
  38 }
  39
  40 static void __kprobes
  41 t32_simulate_table_branch(struct kprobe *p, struct pt_regs *regs)
  42 {
  43         kprobe_opcode_t insn = p->opcode;
  44         unsigned long pc = thumb_probe_pc(p);
  45         int rn = (insn >> 16) & 0xf;
  46         int rm = insn & 0xf;
  47
  48         unsigned long rnv = (rn == 15) ? pc : regs->uregs[rn];
  49         unsigned long rmv = regs->uregs[rm];
  50         unsigned int halfwords;
  51
  52         if (insn & 0x10) /* TBH */
  53                 halfwords = ((u16 *)rnv)[rmv];
  54         else /* TBB */
  55                 halfwords = ((u8 *)rnv)[rmv];
  56
  57         regs->ARM_pc = pc + 2 * halfwords;
  58 }
  59
  60 static void __kprobes
  61 t32_simulate_mrs(struct kprobe *p, struct pt_regs *regs)
  62 {
  63         kprobe_opcode_t insn = p->opcode;
  64         int rd = (insn >> 8) & 0xf;
  65         unsigned long mask = 0xf8ff03df; /* Mask out execution state */
  66         regs->uregs[rd] = regs->ARM_cpsr & mask;
  67 }
  68
  69 static void __kprobes
  70 t32_simulate_cond_branch(struct kprobe *p, struct pt_regs *regs)
  71 {
  72         kprobe_opcode_t insn = p->opcode;
  73         unsigned long pc = thumb_probe_pc(p);
  74
  75         long offset = insn & 0x7ff;             /* imm11 */
  76         offset += (insn & 0x003f0000) >> 5;     /* imm6 */
  77         offset += (insn & 0x00002000) << 4;     /* J1 */
  78         offset += (insn & 0x00000800) << 7;     /* J2 */
  79         offset -= (insn & 0x04000000) >> 7;     /* Apply sign bit */
  80
  81         regs->ARM_pc = pc + (offset * 2);
  82 }
  83
  84 static enum kprobe_insn __kprobes
  85 t32_decode_cond_branch(kprobe_opcode_t insn, struct arch_specific_insn *asi)
  86 {
  87         int cc = (insn >> 22) & 0xf;
  88         asi->insn_check_cc = kprobe_condition_checks[cc];
  89         asi->insn_handler = t32_simulate_cond_branch;
  90         return INSN_GOOD_NO_SLOT;
  91 }
  92
  93 static void __kprobes
  94 t32_simulate_branch(struct kprobe *p, struct pt_regs *regs)
  95 {
  96         kprobe_opcode_t insn = p->opcode;
  97         unsigned long pc = thumb_probe_pc(p);
  98
  99         long offset = insn & 0x7ff;             /* imm11 */
 100         offset += (insn & 0x03ff0000) >> 5;     /* imm10 */
 101         offset += (insn & 0x00002000) << 9;     /* J1 */
 102         offset += (insn & 0x00000800) << 10;    /* J2 */
 103         if (insn & 0x04000000)
 104                 offset -= 0x00800000; /* Apply sign bit */
 105         else
 106                 offset ^= 0x00600000; /* Invert J1 and J2 */
 107
 108         if (insn & (1 << 14)) {
 109                 /* BL or BLX */
 110                 regs->ARM_lr = (unsigned long)p->addr + 4;
 111                 if (!(insn & (1 << 12))) {
 112                         /* BLX so switch to ARM mode */
 113                         regs->ARM_cpsr &= ~PSR_T_BIT;
 114                         pc &= ~3;
 115                 }
 116         }
 117
 118         regs->ARM_pc = pc + (offset * 2);
 119 }
 120
 121 static void __kprobes
 122 t32_simulate_ldr_literal(struct kprobe *p, struct pt_regs *regs)
 123 {
 124         kprobe_opcode_t insn = p->opcode;
 125         unsigned long addr = thumb_probe_pc(p) & ~3;
 126         int rt = (insn >> 12) & 0xf;
 127         unsigned long rtv;
 128
 129         long offset = insn & 0xfff;
 130         if (insn & 0x00800000)
 131                 addr += offset;
 132         else
 133                 addr -= offset;
 134
 135         if (insn & 0x00400000) {
 136                 /* LDR */
 137                 rtv = *(unsigned long *)addr;
 138                 if (rt == 15) {
 139                         bx_write_pc(rtv, regs);
 140                         return;
 141                 }
 142         } else if (insn & 0x00200000) {
 143                 /* LDRH */
 144                 if (insn & 0x01000000)
 145                         rtv = *(s16 *)addr;
 146                 else
 147                         rtv = *(u16 *)addr;
 148         } else {
 149                 /* LDRB */
 150                 if (insn & 0x01000000)
 151                         rtv = *(s8 *)addr;
 152                 else
 153                         rtv = *(u8 *)addr;
 154         }
 155
 156         regs->uregs[rt] = rtv;
 157 }
 158
 159 static enum kprobe_insn __kprobes
 160 t32_decode_ldmstm(kprobe_opcode_t insn, struct arch_specific_insn *asi)
 161 {
 162         enum kprobe_insn ret = kprobe_decode_ldmstm(insn, asi);
 163
 164         /* Fixup modified instruction to have halfwords in correct order...*/
 165         insn = asi->insn[0];
 166         ((u16 *)asi->insn)[0] = insn >> 16;
 167         ((u16 *)asi->insn)[1] = insn & 0xffff;
 168
 169         return ret;
 170 }
 171
 172 static void __kprobes
 173 t32_emulate_ldrdstrd(struct kprobe *p, struct pt_regs *regs)
 174 {
 175         kprobe_opcode_t insn = p->opcode;
 176         unsigned long pc = thumb_probe_pc(p) & ~3;
 177         int rt1 = (insn >> 12) & 0xf;
 178         int rt2 = (insn >> 8) & 0xf;
 179         int rn = (insn >> 16) & 0xf;
 180
 181         register unsigned long rt1v asm("r0") = regs->uregs[rt1];
 182         register unsigned long rt2v asm("r1") = regs->uregs[rt2];
 183         register unsigned long rnv asm("r2") = (rn == 15) ? pc
 184                                                           : regs->uregs[rn];
 185
 186         __asm__ __volatile__ (
 187                 "blx    %[fn]"
 188                 : "=r" (rt1v), "=r" (rt2v), "=r" (rnv)
 189                 : "0" (rt1v), "1" (rt2v), "2" (rnv), [fn] "r" (p->ainsn.insn_fn)
 190                 : "lr", "memory", "cc"
 191         );
 192
 193         if (rn != 15)
 194                 regs->uregs[rn] = rnv; /* Writeback base register */
 195         regs->uregs[rt1] = rt1v;
 196         regs->uregs[rt2] = rt2v;
 197 }
 198
 199 static void __kprobes
 200 t32_emulate_ldrstr(struct kprobe *p, struct pt_regs *regs)
 201 {
 202         kprobe_opcode_t insn = p->opcode;
 203         int rt = (insn >> 12) & 0xf;
 204         int rn = (insn >> 16) & 0xf;
 205         int rm = insn & 0xf;
 206
 207         register unsigned long rtv asm("r0") = regs->uregs[rt];
 208         register unsigned long rnv asm("r2") = regs->uregs[rn];
 209         register unsigned long rmv asm("r3") = regs->uregs[rm];
 210
 211         __asm__ __volatile__ (
 212                 "blx    %[fn]"
 213                 : "=r" (rtv), "=r" (rnv)
 214                 : "0" (rtv), "1" (rnv), "r" (rmv), [fn] "r" (p->ainsn.insn_fn)
 215                 : "lr", "memory", "cc"
 216         );
 217
 218         regs->uregs[rn] = rnv; /* Writeback base register */
 219         if (rt == 15) /* Can't be true for a STR as they aren't allowed */
 220                 bx_write_pc(rtv, regs);
 221         else
 222                 regs->uregs[rt] = rtv;
 223 }
 224
 225 static void __kprobes
 226 t32_emulate_rd8rn16rm0_rwflags(struct kprobe *p, struct pt_regs *regs)
 227 {
 228         kprobe_opcode_t insn = p->opcode;
 229         int rd = (insn >> 8) & 0xf;
 230         int rn = (insn >> 16) & 0xf;
 231         int rm = insn & 0xf;
 232
 233         register unsigned long rdv asm("r1") = regs->uregs[rd];
 234         register unsigned long rnv asm("r2") = regs->uregs[rn];
 235         register unsigned long rmv asm("r3") = regs->uregs[rm];
 236         unsigned long cpsr = regs->ARM_cpsr;
 237
 238         __asm__ __volatile__ (
 239                 "msr    cpsr_fs, %[cpsr]        \n\t"
 240                 "blx    %[fn]                   \n\t"
 241                 "mrs    %[cpsr], cpsr           \n\t"
 242                 : "=r" (rdv), [cpsr] "=r" (cpsr)
 243                 : "0" (rdv), "r" (rnv), "r" (rmv),
 244                   "1" (cpsr), [fn] "r" (p->ainsn.insn_fn)
 245                 : "lr", "memory", "cc"
 246         );
 247
 248         regs->uregs[rd] = rdv;
 249         regs->ARM_cpsr = (regs->ARM_cpsr & ~APSR_MASK) | (cpsr & APSR_MASK);
 250 }
 251
 252 static void __kprobes
 253 t32_emulate_rd8pc16_noflags(struct kprobe *p, struct pt_regs *regs)
 254 {
 255         kprobe_opcode_t insn = p->opcode;
 256         unsigned long pc = thumb_probe_pc(p);
 257         int rd = (insn >> 8) & 0xf;
 258
 259         register unsigned long rdv asm("r1") = regs->uregs[rd];
 260         register unsigned long rnv asm("r2") = pc & ~3;
 261
 262         __asm__ __volatile__ (
 263                 "blx    %[fn]"
 264                 : "=r" (rdv)
 265                 : "0" (rdv), "r" (rnv), [fn] "r" (p->ainsn.insn_fn)
 266                 : "lr", "memory", "cc"
 267         );
 268
 269         regs->uregs[rd] = rdv;
 270 }
 271
 272 static void __kprobes
 273 t32_emulate_rd8rn16_noflags(struct kprobe *p, struct pt_regs *regs)
 274 {
 275         kprobe_opcode_t insn = p->opcode;
 276         int rd = (insn >> 8) & 0xf;
 277         int rn = (insn >> 16) & 0xf;
 278
 279         register unsigned long rdv asm("r1") = regs->uregs[rd];
 280         register unsigned long rnv asm("r2") = regs->uregs[rn];
 281
 282         __asm__ __volatile__ (
 283                 "blx    %[fn]"
 284                 : "=r" (rdv)
 285                 : "0" (rdv), "r" (rnv), [fn] "r" (p->ainsn.insn_fn)
 286                 : "lr", "memory", "cc"
 287         );
 288
 289         regs->uregs[rd] = rdv;
 290 }
 291
 292 static const union decode_item t32_table_1110_100x_x0xx[] = {
 293         /* Load/store multiple instructions */
 294
 295         /* Rn is PC             1110 100x x0xx 1111 xxxx xxxx xxxx xxxx */
 296         DECODE_REJECT   (0xfe4f0000, 0xe80f0000),
 297
 298         /* SRS                  1110 1000 00x0 xxxx xxxx xxxx xxxx xxxx */
 299         /* RFE                  1110 1000 00x1 xxxx xxxx xxxx xxxx xxxx */
 300         DECODE_REJECT   (0xffc00000, 0xe8000000),
 301         /* SRS                  1110 1001 10x0 xxxx xxxx xxxx xxxx xxxx */
 302         /* RFE                  1110 1001 10x1 xxxx xxxx xxxx xxxx xxxx */
 303         DECODE_REJECT   (0xffc00000, 0xe9800000),
 304
 305         /* STM Rn, {...pc}      1110 100x x0x0 xxxx 1xxx xxxx xxxx xxxx */
 306         DECODE_REJECT   (0xfe508000, 0xe8008000),
 307         /* LDM Rn, {...lr,pc}   1110 100x x0x1 xxxx 11xx xxxx xxxx xxxx */
 308         DECODE_REJECT   (0xfe50c000, 0xe810c000),
 309         /* LDM/STM Rn, {...sp}  1110 100x x0xx xxxx xx1x xxxx xxxx xxxx */
 310         DECODE_REJECT   (0xfe402000, 0xe8002000),
 311
 312         /* STMIA                1110 1000 10x0 xxxx xxxx xxxx xxxx xxxx */
 313         /* LDMIA                1110 1000 10x1 xxxx xxxx xxxx xxxx xxxx */
 314         /* STMDB                1110 1001 00x0 xxxx xxxx xxxx xxxx xxxx */
 315         /* LDMDB                1110 1001 00x1 xxxx xxxx xxxx xxxx xxxx */
 316         DECODE_CUSTOM   (0xfe400000, 0xe8000000, t32_decode_ldmstm),
 317
 318         DECODE_END
 319 };
 320
 321 static const union decode_item t32_table_1110_100x_x1xx[] = {
 322         /* Load/store dual, load/store exclusive, table branch */
 323
 324         /* STRD (immediate)     1110 1000 x110 xxxx xxxx xxxx xxxx xxxx */
 325         /* LDRD (immediate)     1110 1000 x111 xxxx xxxx xxxx xxxx xxxx */
 326         DECODE_OR       (0xff600000, 0xe8600000),
 327         /* STRD (immediate)     1110 1001 x1x0 xxxx xxxx xxxx xxxx xxxx */
 328         /* LDRD (immediate)     1110 1001 x1x1 xxxx xxxx xxxx xxxx xxxx */
 329         DECODE_EMULATEX (0xff400000, 0xe9400000, t32_emulate_ldrdstrd,
 330                                                  REGS(NOPCWB, NOSPPC, NOSPPC, 0, 0)),
 331
 332         /* TBB                  1110 1000 1101 xxxx xxxx xxxx 0000 xxxx */
 333         /* TBH                  1110 1000 1101 xxxx xxxx xxxx 0001 xxxx */
 334         DECODE_SIMULATEX(0xfff000e0, 0xe8d00000, t32_simulate_table_branch,
 335                                                  REGS(NOSP, 0, 0, 0, NOSPPC)),
 336
 337         /* STREX                1110 1000 0100 xxxx xxxx xxxx xxxx xxxx */
 338         /* LDREX                1110 1000 0101 xxxx xxxx xxxx xxxx xxxx */
 339         /* STREXB               1110 1000 1100 xxxx xxxx xxxx 0100 xxxx */
 340         /* STREXH               1110 1000 1100 xxxx xxxx xxxx 0101 xxxx */
 341         /* STREXD               1110 1000 1100 xxxx xxxx xxxx 0111 xxxx */
 342         /* LDREXB               1110 1000 1101 xxxx xxxx xxxx 0100 xxxx */
 343         /* LDREXH               1110 1000 1101 xxxx xxxx xxxx 0101 xxxx */
 344         /* LDREXD               1110 1000 1101 xxxx xxxx xxxx 0111 xxxx */
 345         /* And unallocated instructions...                              */
 346         DECODE_END
 347 };
 348
 349 static const union decode_item t32_table_1110_101x[] = {
 350         /* Data-processing (shifted register)                           */
 351
 352         /* TST                  1110 1010 0001 xxxx xxxx 1111 xxxx xxxx */
 353         /* TEQ                  1110 1010 1001 xxxx xxxx 1111 xxxx xxxx */
 354         DECODE_EMULATEX (0xff700f00, 0xea100f00, t32_emulate_rd8rn16rm0_rwflags,
 355                                                  REGS(NOSPPC, 0, 0, 0, NOSPPC)),
 356
 357         /* CMN                  1110 1011 0001 xxxx xxxx 1111 xxxx xxxx */
 358         DECODE_OR       (0xfff00f00, 0xeb100f00),
 359         /* CMP                  1110 1011 1011 xxxx xxxx 1111 xxxx xxxx */
 360         DECODE_EMULATEX (0xfff00f00, 0xebb00f00, t32_emulate_rd8rn16rm0_rwflags,
 361                                                  REGS(NOPC, 0, 0, 0, NOSPPC)),
 362
 363         /* MOV                  1110 1010 010x 1111 xxxx xxxx xxxx xxxx */
 364         /* MVN                  1110 1010 011x 1111 xxxx xxxx xxxx xxxx */
 365         DECODE_EMULATEX (0xffcf0000, 0xea4f0000, t32_emulate_rd8rn16rm0_rwflags,
 366                                                  REGS(0, 0, NOSPPC, 0, NOSPPC)),
 367
 368         /* ???                  1110 1010 101x xxxx xxxx xxxx xxxx xxxx */
 369         /* ???                  1110 1010 111x xxxx xxxx xxxx xxxx xxxx */
 370         DECODE_REJECT   (0xffa00000, 0xeaa00000),
 371         /* ???                  1110 1011 001x xxxx xxxx xxxx xxxx xxxx */
 372         DECODE_REJECT   (0xffe00000, 0xeb200000),
 373         /* ???                  1110 1011 100x xxxx xxxx xxxx xxxx xxxx */
 374         DECODE_REJECT   (0xffe00000, 0xeb800000),
 375         /* ???                  1110 1011 111x xxxx xxxx xxxx xxxx xxxx */
 376         DECODE_REJECT   (0xffe00000, 0xebe00000),
 377
 378         /* ADD/SUB SP, SP, Rm, LSL #0..3                                */
 379         /*                      1110 1011 x0xx 1101 x000 1101 xx00 xxxx */
 380         DECODE_EMULATEX (0xff4f7f30, 0xeb0d0d00, t32_emulate_rd8rn16rm0_rwflags,
 381                                                  REGS(SP, 0, SP, 0, NOSPPC)),
 382
 383         /* ADD/SUB SP, SP, Rm, shift                                    */
 384         /*                      1110 1011 x0xx 1101 xxxx 1101 xxxx xxxx */
 385         DECODE_REJECT   (0xff4f0f00, 0xeb0d0d00),
 386
 387         /* ADD/SUB Rd, SP, Rm, shift                                    */
 388         /*                      1110 1011 x0xx 1101 xxxx xxxx xxxx xxxx */
 389         DECODE_EMULATEX (0xff4f0000, 0xeb0d0000, t32_emulate_rd8rn16rm0_rwflags,
 390                                                  REGS(SP, 0, NOPC, 0, NOSPPC)),
 391
 392         /* AND                  1110 1010 000x xxxx xxxx xxxx xxxx xxxx */
 393         /* BIC                  1110 1010 001x xxxx xxxx xxxx xxxx xxxx */
 394         /* ORR                  1110 1010 010x xxxx xxxx xxxx xxxx xxxx */
 395         /* ORN                  1110 1010 011x xxxx xxxx xxxx xxxx xxxx */
 396         /* EOR                  1110 1010 100x xxxx xxxx xxxx xxxx xxxx */
 397         /* PKH                  1110 1010 110x xxxx xxxx xxxx xxxx xxxx */
 398         /* ADD                  1110 1011 000x xxxx xxxx xxxx xxxx xxxx */
 399         /* ADC                  1110 1011 010x xxxx xxxx xxxx xxxx xxxx */
 400         /* SBC                  1110 1011 011x xxxx xxxx xxxx xxxx xxxx */
 401         /* SUB                  1110 1011 101x xxxx xxxx xxxx xxxx xxxx */
 402         /* RSB                  1110 1011 110x xxxx xxxx xxxx xxxx xxxx */
 403         DECODE_EMULATEX (0xfe000000, 0xea000000, t32_emulate_rd8rn16rm0_rwflags,
 404                                                  REGS(NOSPPC, 0, NOSPPC, 0, NOSPPC)),
 405
 406         DECODE_END
 407 };
 408
 409 static const union decode_item t32_table_1111_0x0x___0[] = {
 410         /* Data-processing (modified immediate)                         */
 411
 412         /* TST                  1111 0x00 0001 xxxx 0xxx 1111 xxxx xxxx */
 413         /* TEQ                  1111 0x00 1001 xxxx 0xxx 1111 xxxx xxxx */
 414         DECODE_EMULATEX (0xfb708f00, 0xf0100f00, t32_emulate_rd8rn16rm0_rwflags,
 415                                                  REGS(NOSPPC, 0, 0, 0, 0)),
 416
 417         /* CMN                  1111 0x01 0001 xxxx 0xxx 1111 xxxx xxxx */
 418         DECODE_OR       (0xfbf08f00, 0xf1100f00),
 419         /* CMP                  1111 0x01 1011 xxxx 0xxx 1111 xxxx xxxx */
 420         DECODE_EMULATEX (0xfbf08f00, 0xf1b00f00, t32_emulate_rd8rn16rm0_rwflags,
 421                                                  REGS(NOPC, 0, 0, 0, 0)),
 422
 423         /* MOV                  1111 0x00 010x 1111 0xxx xxxx xxxx xxxx */
 424         /* MVN                  1111 0x00 011x 1111 0xxx xxxx xxxx xxxx */
 425         DECODE_EMULATEX (0xfbcf8000, 0xf04f0000, t32_emulate_rd8rn16rm0_rwflags,
 426                                                  REGS(0, 0, NOSPPC, 0, 0)),
 427
 428         /* ???                  1111 0x00 101x xxxx 0xxx xxxx xxxx xxxx */
 429         DECODE_REJECT   (0xfbe08000, 0xf0a00000),
 430         /* ???                  1111 0x00 110x xxxx 0xxx xxxx xxxx xxxx */
 431         /* ???                  1111 0x00 111x xxxx 0xxx xxxx xxxx xxxx */
 432         DECODE_REJECT   (0xfbc08000, 0xf0c00000),
 433         /* ???                  1111 0x01 001x xxxx 0xxx xxxx xxxx xxxx */
 434         DECODE_REJECT   (0xfbe08000, 0xf1200000),
 435         /* ???                  1111 0x01 100x xxxx 0xxx xxxx xxxx xxxx */
 436         DECODE_REJECT   (0xfbe08000, 0xf1800000),
 437         /* ???                  1111 0x01 111x xxxx 0xxx xxxx xxxx xxxx */
 438         DECODE_REJECT   (0xfbe08000, 0xf1e00000),
 439
 440         /* ADD Rd, SP, #imm     1111 0x01 000x 1101 0xxx xxxx xxxx xxxx */
 441         /* SUB Rd, SP, #imm     1111 0x01 101x 1101 0xxx xxxx xxxx xxxx */
 442         DECODE_EMULATEX (0xfb4f8000, 0xf10d0000, t32_emulate_rd8rn16rm0_rwflags,
 443                                                  REGS(SP, 0, NOPC, 0, 0)),
 444
 445         /* AND                  1111 0x00 000x xxxx 0xxx xxxx xxxx xxxx */
 446         /* BIC                  1111 0x00 001x xxxx 0xxx xxxx xxxx xxxx */
 447         /* ORR                  1111 0x00 010x xxxx 0xxx xxxx xxxx xxxx */
 448         /* ORN                  1111 0x00 011x xxxx 0xxx xxxx xxxx xxxx */
 449         /* EOR                  1111 0x00 100x xxxx 0xxx xxxx xxxx xxxx */
 450         /* ADD                  1111 0x01 000x xxxx 0xxx xxxx xxxx xxxx */
 451         /* ADC                  1111 0x01 010x xxxx 0xxx xxxx xxxx xxxx */
 452         /* SBC                  1111 0x01 011x xxxx 0xxx xxxx xxxx xxxx */
 453         /* SUB                  1111 0x01 101x xxxx 0xxx xxxx xxxx xxxx */
 454         /* RSB                  1111 0x01 110x xxxx 0xxx xxxx xxxx xxxx */
 455         DECODE_EMULATEX (0xfa008000, 0xf0000000, t32_emulate_rd8rn16rm0_rwflags,
 456                                                  REGS(NOSPPC, 0, NOSPPC, 0, 0)),
 457
 458         DECODE_END
 459 };
 460
 461 static const union decode_item t32_table_1111_0x1x___0[] = {
 462         /* Data-processing (plain binary immediate)                     */
 463
 464         /* ADDW Rd, PC, #imm    1111 0x10 0000 1111 0xxx xxxx xxxx xxxx */
 465         DECODE_OR       (0xfbff8000, 0xf20f0000),
 466         /* SUBW Rd, PC, #imm    1111 0x10 1010 1111 0xxx xxxx xxxx xxxx */
 467         DECODE_EMULATEX (0xfbff8000, 0xf2af0000, t32_emulate_rd8pc16_noflags,
 468                                                  REGS(PC, 0, NOSPPC, 0, 0)),
 469
 470         /* ADDW SP, SP, #imm    1111 0x10 0000 1101 0xxx 1101 xxxx xxxx */
 471         DECODE_OR       (0xfbff8f00, 0xf20d0d00),
 472         /* SUBW SP, SP, #imm    1111 0x10 1010 1101 0xxx 1101 xxxx xxxx */
 473         DECODE_EMULATEX (0xfbff8f00, 0xf2ad0d00, t32_emulate_rd8rn16_noflags,
 474                                                  REGS(SP, 0, SP, 0, 0)),
 475
 476         /* ADDW                 1111 0x10 0000 xxxx 0xxx xxxx xxxx xxxx */
 477         DECODE_OR       (0xfbf08000, 0xf2000000),
 478         /* SUBW                 1111 0x10 1010 xxxx 0xxx xxxx xxxx xxxx */
 479         DECODE_EMULATEX (0xfbf08000, 0xf2a00000, t32_emulate_rd8rn16_noflags,
 480                                                  REGS(NOPCX, 0, NOSPPC, 0, 0)),
 481
 482         /* MOVW                 1111 0x10 0100 xxxx 0xxx xxxx xxxx xxxx */
 483         /* MOVT                 1111 0x10 1100 xxxx 0xxx xxxx xxxx xxxx */
 484         DECODE_EMULATEX (0xfb708000, 0xf2400000, t32_emulate_rd8rn16_noflags,
 485                                                  REGS(0, 0, NOSPPC, 0, 0)),
 486
 487         /* SSAT16               1111 0x11 0010 xxxx 0000 xxxx 00xx xxxx */
 488         /* SSAT                 1111 0x11 00x0 xxxx 0xxx xxxx xxxx xxxx */
 489         /* USAT16               1111 0x11 1010 xxxx 0000 xxxx 00xx xxxx */
 490         /* USAT                 1111 0x11 10x0 xxxx 0xxx xxxx xxxx xxxx */
 491         DECODE_EMULATEX (0xfb508000, 0xf3000000, t32_emulate_rd8rn16rm0_rwflags,
 492                                                  REGS(NOSPPC, 0, NOSPPC, 0, 0)),
 493
 494         /* SFBX                 1111 0x11 0100 xxxx 0xxx xxxx xxxx xxxx */
 495         /* UFBX                 1111 0x11 1100 xxxx 0xxx xxxx xxxx xxxx */
 496         DECODE_EMULATEX (0xfb708000, 0xf3400000, t32_emulate_rd8rn16_noflags,
 497                                                  REGS(NOSPPC, 0, NOSPPC, 0, 0)),
 498
 499         /* BFC                  1111 0x11 0110 1111 0xxx xxxx xxxx xxxx */
 500         DECODE_EMULATEX (0xfbff8000, 0xf36f0000, t32_emulate_rd8rn16_noflags,
 501                                                  REGS(0, 0, NOSPPC, 0, 0)),
 502
 503         /* BFI                  1111 0x11 0110 xxxx 0xxx xxxx xxxx xxxx */
 504         DECODE_EMULATEX (0xfbf08000, 0xf3600000, t32_emulate_rd8rn16_noflags,
 505                                                  REGS(NOSPPCX, 0, NOSPPC, 0, 0)),
 506
 507         DECODE_END
 508 };
 509
 510 static const union decode_item t32_table_1111_0xxx___1[] = {
 511         /* Branches and miscellaneous control                           */
 512
 513         /* YIELD                1111 0011 1010 xxxx 10x0 x000 0000 0001 */
 514         DECODE_OR       (0xfff0d7ff, 0xf3a08001),
 515         /* SEV                  1111 0011 1010 xxxx 10x0 x000 0000 0100 */
 516         DECODE_EMULATE  (0xfff0d7ff, 0xf3a08004, kprobe_emulate_none),
 517         /* NOP                  1111 0011 1010 xxxx 10x0 x000 0000 0000 */
 518         /* WFE                  1111 0011 1010 xxxx 10x0 x000 0000 0010 */
 519         /* WFI                  1111 0011 1010 xxxx 10x0 x000 0000 0011 */
 520         DECODE_SIMULATE (0xfff0d7fc, 0xf3a08000, kprobe_simulate_nop),
 521
 522         /* MRS Rd, CPSR         1111 0011 1110 xxxx 10x0 xxxx xxxx xxxx */
 523         DECODE_SIMULATEX(0xfff0d000, 0xf3e08000, t32_simulate_mrs,
 524                                                  REGS(0, 0, NOSPPC, 0, 0)),
 525
 526         /*
 527          * Unsupported instructions
 528          *                      1111 0x11 1xxx xxxx 10x0 xxxx xxxx xxxx
 529          *
 530          * MSR                  1111 0011 100x xxxx 10x0 xxxx xxxx xxxx
 531          * DBG hint             1111 0011 1010 xxxx 10x0 x000 1111 xxxx
 532          * Unallocated hints    1111 0011 1010 xxxx 10x0 x000 xxxx xxxx
 533          * CPS                  1111 0011 1010 xxxx 10x0 xxxx xxxx xxxx
 534          * CLREX/DSB/DMB/ISB    1111 0011 1011 xxxx 10x0 xxxx xxxx xxxx
 535          * BXJ                  1111 0011 1100 xxxx 10x0 xxxx xxxx xxxx
 536          * SUBS PC,LR,#<imm8>   1111 0011 1101 xxxx 10x0 xxxx xxxx xxxx
 537          * MRS Rd, SPSR         1111 0011 1111 xxxx 10x0 xxxx xxxx xxxx
 538          * SMC                  1111 0111 1111 xxxx 1000 xxxx xxxx xxxx
 539          * UNDEFINED            1111 0111 1111 xxxx 1010 xxxx xxxx xxxx
 540          * ???                  1111 0111 1xxx xxxx 1010 xxxx xxxx xxxx
 541          */
 542         DECODE_REJECT   (0xfb80d000, 0xf3808000),
 543
 544         /* Bcc                  1111 0xxx xxxx xxxx 10x0 xxxx xxxx xxxx */
 545         DECODE_CUSTOM   (0xf800d000, 0xf0008000, t32_decode_cond_branch),
 546
 547         /* BLX                  1111 0xxx xxxx xxxx 11x0 xxxx xxxx xxx0 */
 548         DECODE_OR       (0xf800d001, 0xf000c000),
 549         /* B                    1111 0xxx xxxx xxxx 10x1 xxxx xxxx xxxx */
 550         /* BL                   1111 0xxx xxxx xxxx 11x1 xxxx xxxx xxxx */
 551         DECODE_SIMULATE (0xf8009000, 0xf0009000, t32_simulate_branch),
 552
 553         DECODE_END
 554 };
 555
 556 static const union decode_item t32_table_1111_100x_x0x1__1111[] = {
 557         /* Memory hints                                                 */
 558
 559         /* PLD (literal)        1111 1000 x001 1111 1111 xxxx xxxx xxxx */
 560         /* PLI (literal)        1111 1001 x001 1111 1111 xxxx xxxx xxxx */
 561         DECODE_SIMULATE (0xfe7ff000, 0xf81ff000, kprobe_simulate_nop),
 562
 563         /* PLD{W} (immediate)   1111 1000 10x1 xxxx 1111 xxxx xxxx xxxx */
 564         DECODE_OR       (0xffd0f000, 0xf890f000),
 565         /* PLD{W} (immediate)   1111 1000 00x1 xxxx 1111 1100 xxxx xxxx */
 566         DECODE_OR       (0xffd0ff00, 0xf810fc00),
 567         /* PLI (immediate)      1111 1001 1001 xxxx 1111 xxxx xxxx xxxx */
 568         DECODE_OR       (0xfff0f000, 0xf990f000),
 569         /* PLI (immediate)      1111 1001 0001 xxxx 1111 1100 xxxx xxxx */
 570         DECODE_SIMULATEX(0xfff0ff00, 0xf910fc00, kprobe_simulate_nop,
 571                                                  REGS(NOPCX, 0, 0, 0, 0)),
 572
 573         /* PLD{W} (register)    1111 1000 00x1 xxxx 1111 0000 00xx xxxx */
 574         DECODE_OR       (0xffd0ffc0, 0xf810f000),
 575         /* PLI (register)       1111 1001 0001 xxxx 1111 0000 00xx xxxx */
 576         DECODE_SIMULATEX(0xfff0ffc0, 0xf910f000, kprobe_simulate_nop,
 577                                                  REGS(NOPCX, 0, 0, 0, NOSPPC)),
 578
 579         /* Other unallocated instructions...                            */
 580         DECODE_END
 581 };
 582
 583 static const union decode_item t32_table_1111_100x[] = {
 584         /* Store/Load single data item                                  */
 585
 586         /* ???                  1111 100x x11x xxxx xxxx xxxx xxxx xxxx */
 587         DECODE_REJECT   (0xfe600000, 0xf8600000),
 588
 589         /* ???                  1111 1001 0101 xxxx xxxx xxxx xxxx xxxx */
 590         DECODE_REJECT   (0xfff00000, 0xf9500000),
 591
 592         /* ???                  1111 100x 0xxx xxxx xxxx 10x0 xxxx xxxx */
 593         DECODE_REJECT   (0xfe800d00, 0xf8000800),
 594
 595         /* STRBT                1111 1000 0000 xxxx xxxx 1110 xxxx xxxx */
 596         /* STRHT                1111 1000 0010 xxxx xxxx 1110 xxxx xxxx */
 597         /* STRT                 1111 1000 0100 xxxx xxxx 1110 xxxx xxxx */
 598         /* LDRBT                1111 1000 0001 xxxx xxxx 1110 xxxx xxxx */
 599         /* LDRSBT               1111 1001 0001 xxxx xxxx 1110 xxxx xxxx */
 600         /* LDRHT                1111 1000 0011 xxxx xxxx 1110 xxxx xxxx */
 601         /* LDRSHT               1111 1001 0011 xxxx xxxx 1110 xxxx xxxx */
 602         /* LDRT                 1111 1000 0101 xxxx xxxx 1110 xxxx xxxx */
 603         DECODE_REJECT   (0xfe800f00, 0xf8000e00),
 604
 605         /* STR{,B,H} Rn,[PC...] 1111 1000 xxx0 1111 xxxx xxxx xxxx xxxx */
 606         DECODE_REJECT   (0xff1f0000, 0xf80f0000),
 607
 608         /* STR{,B,H} PC,[Rn...] 1111 1000 xxx0 xxxx 1111 xxxx xxxx xxxx */
 609         DECODE_REJECT   (0xff10f000, 0xf800f000),
 610
 611         /* LDR (literal)        1111 1000 x101 1111 xxxx xxxx xxxx xxxx */
 612         DECODE_SIMULATEX(0xff7f0000, 0xf85f0000, t32_simulate_ldr_literal,
 613                                                  REGS(PC, ANY, 0, 0, 0)),
 614
 615         /* STR (immediate)      1111 1000 0100 xxxx xxxx 1xxx xxxx xxxx */
 616         /* LDR (immediate)      1111 1000 0101 xxxx xxxx 1xxx xxxx xxxx */
 617         DECODE_OR       (0xffe00800, 0xf8400800),
 618         /* STR (immediate)      1111 1000 1100 xxxx xxxx xxxx xxxx xxxx */
 619         /* LDR (immediate)      1111 1000 1101 xxxx xxxx xxxx xxxx xxxx */
 620         DECODE_EMULATEX (0xffe00000, 0xf8c00000, t32_emulate_ldrstr,
 621                                                  REGS(NOPCX, ANY, 0, 0, 0)),
 622
 623         /* STR (register)       1111 1000 0100 xxxx xxxx 0000 00xx xxxx */
 624         /* LDR (register)       1111 1000 0101 xxxx xxxx 0000 00xx xxxx */
 625         DECODE_EMULATEX (0xffe00fc0, 0xf8400000, t32_emulate_ldrstr,
 626                                                  REGS(NOPCX, ANY, 0, 0, NOSPPC)),
 627
 628         /* LDRB (literal)       1111 1000 x001 1111 xxxx xxxx xxxx xxxx */
 629         /* LDRSB (literal)      1111 1001 x001 1111 xxxx xxxx xxxx xxxx */
 630         /* LDRH (literal)       1111 1000 x011 1111 xxxx xxxx xxxx xxxx */
 631         /* LDRSH (literal)      1111 1001 x011 1111 xxxx xxxx xxxx xxxx */
 632         DECODE_EMULATEX (0xfe5f0000, 0xf81f0000, t32_simulate_ldr_literal,
 633                                                  REGS(PC, NOSPPCX, 0, 0, 0)),
 634
 635         /* STRB (immediate)     1111 1000 0000 xxxx xxxx 1xxx xxxx xxxx */
 636         /* STRH (immediate)     1111 1000 0010 xxxx xxxx 1xxx xxxx xxxx */
 637         /* LDRB (immediate)     1111 1000 0001 xxxx xxxx 1xxx xxxx xxxx */
 638         /* LDRSB (immediate)    1111 1001 0001 xxxx xxxx 1xxx xxxx xxxx */
 639         /* LDRH (immediate)     1111 1000 0011 xxxx xxxx 1xxx xxxx xxxx */
 640         /* LDRSH (immediate)    1111 1001 0011 xxxx xxxx 1xxx xxxx xxxx */
 641         DECODE_OR       (0xfec00800, 0xf8000800),
 642         /* STRB (immediate)     1111 1000 1000 xxxx xxxx xxxx xxxx xxxx */
 643         /* STRH (immediate)     1111 1000 1010 xxxx xxxx xxxx xxxx xxxx */
 644         /* LDRB (immediate)     1111 1000 1001 xxxx xxxx xxxx xxxx xxxx */
 645         /* LDRSB (immediate)    1111 1001 1001 xxxx xxxx xxxx xxxx xxxx */
 646         /* LDRH (immediate)     1111 1000 1011 xxxx xxxx xxxx xxxx xxxx */
 647         /* LDRSH (immediate)    1111 1001 1011 xxxx xxxx xxxx xxxx xxxx */
 648         DECODE_EMULATEX (0xfec00000, 0xf8800000, t32_emulate_ldrstr,
 649                                                  REGS(NOPCX, NOSPPCX, 0, 0, 0)),
 650
 651         /* STRB (register)      1111 1000 0000 xxxx xxxx 0000 00xx xxxx */
 652         /* STRH (register)      1111 1000 0010 xxxx xxxx 0000 00xx xxxx */
 653         /* LDRB (register)      1111 1000 0001 xxxx xxxx 0000 00xx xxxx */
 654         /* LDRSB (register)     1111 1001 0001 xxxx xxxx 0000 00xx xxxx */
 655         /* LDRH (register)      1111 1000 0011 xxxx xxxx 0000 00xx xxxx */
 656         /* LDRSH (register)     1111 1001 0011 xxxx xxxx 0000 00xx xxxx */
 657         DECODE_EMULATEX (0xfe800fc0, 0xf8000000, t32_emulate_ldrstr,
 658                                                  REGS(NOPCX, NOSPPCX, 0, 0, NOSPPC)),
 659
 660         /* Other unallocated instructions...                            */
 661         DECODE_END
 662 };
 663
 664 const union decode_item kprobe_decode_thumb32_table[] = {
 665
 666         /*
 667          * Load/store multiple instructions
 668          *                      1110 100x x0xx xxxx xxxx xxxx xxxx xxxx
 669          */
 670         DECODE_TABLE    (0xfe400000, 0xe8000000, t32_table_1110_100x_x0xx),
 671
 672         /*
 673          * Load/store dual, load/store exclusive, table branch
 674          *                      1110 100x x1xx xxxx xxxx xxxx xxxx xxxx
 675          */
 676         DECODE_TABLE    (0xfe400000, 0xe8400000, t32_table_1110_100x_x1xx),
 677
 678         /*
 679          * Data-processing (shifted register)
 680          *                      1110 101x xxxx xxxx xxxx xxxx xxxx xxxx
 681          */
 682         DECODE_TABLE    (0xfe000000, 0xea000000, t32_table_1110_101x),
 683
 684         /*
 685          * Coprocessor instructions
 686          *                      1110 11xx xxxx xxxx xxxx xxxx xxxx xxxx
 687          */
 688         DECODE_REJECT   (0xfc000000, 0xec000000),
 689
 690         /*
 691          * Data-processing (modified immediate)
 692          *                      1111 0x0x xxxx xxxx 0xxx xxxx xxxx xxxx
 693          */
 694         DECODE_TABLE    (0xfa008000, 0xf0000000, t32_table_1111_0x0x___0),
 695
 696         /*
 697          * Data-processing (plain binary immediate)
 698          *                      1111 0x1x xxxx xxxx 0xxx xxxx xxxx xxxx
 699          */
 700         DECODE_TABLE    (0xfa008000, 0xf2000000, t32_table_1111_0x1x___0),
 701
 702         /*
 703          * Branches and miscellaneous control
 704          *                      1111 0xxx xxxx xxxx 1xxx xxxx xxxx xxxx
 705          */
 706         DECODE_TABLE    (0xf8008000, 0xf0008000, t32_table_1111_0xxx___1),
 707
 708         /*
 709          * Advanced SIMD element or structure load/store instructions
 710          *                      1111 1001 xxx0 xxxx xxxx xxxx xxxx xxxx
 711          */
 712         DECODE_REJECT   (0xff100000, 0xf9000000),
 713
 714         /*
 715          * Memory hints
 716          *                      1111 100x x0x1 xxxx 1111 xxxx xxxx xxxx
 717          */
 718         DECODE_TABLE    (0xfe50f000, 0xf810f000, t32_table_1111_100x_x0x1__1111),
 719
 720         /*
 721          * Store single data item
 722          *                      1111 1000 xxx0 xxxx xxxx xxxx xxxx xxxx
 723          * Load single data items
 724          *                      1111 100x xxx1 xxxx xxxx xxxx xxxx xxxx
 725          */
 726         DECODE_TABLE    (0xfe000000, 0xf8000000, t32_table_1111_100x),
 727
 728         /*
 729          * Coprocessor instructions
 730          *                      1111 11xx xxxx xxxx xxxx xxxx xxxx xxxx
 731          */
 732         DECODE_END
 733 };
 734
 735 static void __kprobes
 736 t16_simulate_bxblx(struct kprobe *p, struct pt_regs *regs)
 737 {
 738         kprobe_opcode_t insn = p->opcode;
 739         unsigned long pc = thumb_probe_pc(p);
 740         int rm = (insn >> 3) & 0xf;
 741         unsigned long rmv = (rm == 15) ? pc : regs->uregs[rm];
 742
 743         if (insn & (1 << 7)) /* BLX ? */
 744                 regs->ARM_lr = (unsigned long)p->addr + 2;
 745
 746         bx_write_pc(rmv, regs);
 747 }
 748
 749 static void __kprobes
 750 t16_simulate_ldr_literal(struct kprobe *p, struct pt_regs *regs)
 751 {
 752         kprobe_opcode_t insn = p->opcode;
 753         unsigned long* base = (unsigned long *)(thumb_probe_pc(p) & ~3);
 754         long index = insn & 0xff;
 755         int rt = (insn >> 8) & 0x7;
 756         regs->uregs[rt] = base[index];
 757 }
 758
 759 static void __kprobes
 760 t16_simulate_ldrstr_sp_relative(struct kprobe *p, struct pt_regs *regs)
 761 {
 762         kprobe_opcode_t insn = p->opcode;
 763         unsigned long* base = (unsigned long *)regs->ARM_sp;
 764         long index = insn & 0xff;
 765         int rt = (insn >> 8) & 0x7;
 766         if (insn & 0x800) /* LDR */
 767                 regs->uregs[rt] = base[index];
 768         else /* STR */
 769                 base[index] = regs->uregs[rt];
 770 }
 771
 772 static void __kprobes
 773 t16_simulate_reladr(struct kprobe *p, struct pt_regs *regs)
 774 {
 775         kprobe_opcode_t insn = p->opcode;
 776         unsigned long base = (insn & 0x800) ? regs->ARM_sp
 777                                             : (thumb_probe_pc(p) & ~3);
 778         long offset = insn & 0xff;
 779         int rt = (insn >> 8) & 0x7;
 780         regs->uregs[rt] = base + offset * 4;
 781 }
 782
 783 static void __kprobes
 784 t16_simulate_add_sp_imm(struct kprobe *p, struct pt_regs *regs)
 785 {
 786         kprobe_opcode_t insn = p->opcode;
 787         long imm = insn & 0x7f;
 788         if (insn & 0x80) /* SUB */
 789                 regs->ARM_sp -= imm * 4;
 790         else /* ADD */
 791                 regs->ARM_sp += imm * 4;
 792 }
 793
 794 static void __kprobes
 795 t16_simulate_cbz(struct kprobe *p, struct pt_regs *regs)
 796 {
 797         kprobe_opcode_t insn = p->opcode;
 798         int rn = insn & 0x7;
 799         kprobe_opcode_t nonzero = regs->uregs[rn] ? insn : ~insn;
 800         if (nonzero & 0x800) {
 801                 long i = insn & 0x200;
 802                 long imm5 = insn & 0xf8;
 803                 unsigned long pc = thumb_probe_pc(p);
 804                 regs->ARM_pc = pc + (i >> 3) + (imm5 >> 2);
 805         }
 806 }
 807
 808 static void __kprobes
 809 t16_simulate_it(struct kprobe *p, struct pt_regs *regs)
 810 {
 811         /*
 812          * The 8 IT state bits are split into two parts in CPSR:
 813          *      ITSTATE<1:0> are in CPSR<26:25>
 814          *      ITSTATE<7:2> are in CPSR<15:10>
 815          * The new IT state is in the lower byte of insn.
 816          */
 817         kprobe_opcode_t insn = p->opcode;
 818         unsigned long cpsr = regs->ARM_cpsr;
 819         cpsr &= ~PSR_IT_MASK;
 820         cpsr |= (insn & 0xfc) << 8;
 821         cpsr |= (insn & 0x03) << 25;
 822         regs->ARM_cpsr = cpsr;
 823 }
 824
 825 static void __kprobes
 826 t16_singlestep_it(struct kprobe *p, struct pt_regs *regs)
 827 {
 828         regs->ARM_pc += 2;
 829         t16_simulate_it(p, regs);
 830 }
 831
 832 static enum kprobe_insn __kprobes
 833 t16_decode_it(kprobe_opcode_t insn, struct arch_specific_insn *asi)
 834 {
 835         asi->insn_singlestep = t16_singlestep_it;
 836         return INSN_GOOD_NO_SLOT;
 837 }
 838
 839 static void __kprobes
 840 t16_simulate_cond_branch(struct kprobe *p, struct pt_regs *regs)
 841 {
 842         kprobe_opcode_t insn = p->opcode;
 843         unsigned long pc = thumb_probe_pc(p);
 844         long offset = insn & 0x7f;
 845         offset -= insn & 0x80; /* Apply sign bit */
 846         regs->ARM_pc = pc + (offset * 2);
 847 }
 848
 849 static enum kprobe_insn __kprobes
 850 t16_decode_cond_branch(kprobe_opcode_t insn, struct arch_specific_insn *asi)
 851 {
 852         int cc = (insn >> 8) & 0xf;
 853         asi->insn_check_cc = kprobe_condition_checks[cc];
 854         asi->insn_handler = t16_simulate_cond_branch;
 855         return INSN_GOOD_NO_SLOT;
 856 }
 857
 858 static void __kprobes
 859 t16_simulate_branch(struct kprobe *p, struct pt_regs *regs)
 860 {
 861         kprobe_opcode_t insn = p->opcode;
 862         unsigned long pc = thumb_probe_pc(p);
 863         long offset = insn & 0x3ff;
 864         offset -= insn & 0x400; /* Apply sign bit */
 865         regs->ARM_pc = pc + (offset * 2);
 866 }
 867
 868 static unsigned long __kprobes
 869 t16_emulate_loregs(struct kprobe *p, struct pt_regs *regs)
 870 {
 871         unsigned long oldcpsr = regs->ARM_cpsr;
 872         unsigned long newcpsr;
 873
 874         __asm__ __volatile__ (
 875                 "msr    cpsr_fs, %[oldcpsr]     \n\t"
 876                 "ldmia  %[regs], {r0-r7}        \n\t"
 877                 "blx    %[fn]                   \n\t"
 878                 "stmia  %[regs], {r0-r7}        \n\t"
 879                 "mrs    %[newcpsr], cpsr        \n\t"
 880                 : [newcpsr] "=r" (newcpsr)
 881                 : [oldcpsr] "r" (oldcpsr), [regs] "r" (regs),
 882                   [fn] "r" (p->ainsn.insn_fn)
 883                 : "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7",
 884                   "lr", "memory", "cc"
 885                 );
 886
 887         return (oldcpsr & ~APSR_MASK) | (newcpsr & APSR_MASK);
 888 }
 889
 890 static void __kprobes
 891 t16_emulate_loregs_rwflags(struct kprobe *p, struct pt_regs *regs)
 892 {
 893         regs->ARM_cpsr = t16_emulate_loregs(p, regs);
 894 }
 895
 896 static void __kprobes
 897 t16_emulate_loregs_noitrwflags(struct kprobe *p, struct pt_regs *regs)
 898 {
 899         unsigned long cpsr = t16_emulate_loregs(p, regs);
 900         if (!in_it_block(cpsr))
 901                 regs->ARM_cpsr = cpsr;
 902 }
 903
 904 static void __kprobes
 905 t16_emulate_hiregs(struct kprobe *p, struct pt_regs *regs)
 906 {
 907         kprobe_opcode_t insn = p->opcode;
 908         unsigned long pc = thumb_probe_pc(p);
 909         int rdn = (insn & 0x7) | ((insn & 0x80) >> 4);
 910         int rm = (insn >> 3) & 0xf;
 911
 912         register unsigned long rdnv asm("r1");
 913         register unsigned long rmv asm("r0");
 914         unsigned long cpsr = regs->ARM_cpsr;
 915
 916         rdnv = (rdn == 15) ? pc : regs->uregs[rdn];
 917         rmv = (rm == 15) ? pc : regs->uregs[rm];
 918
 919         __asm__ __volatile__ (
 920                 "msr    cpsr_fs, %[cpsr]        \n\t"
 921                 "blx    %[fn]                   \n\t"
 922                 "mrs    %[cpsr], cpsr           \n\t"
 923                 : "=r" (rdnv), [cpsr] "=r" (cpsr)
 924                 : "0" (rdnv), "r" (rmv), "1" (cpsr), [fn] "r" (p->ainsn.insn_fn)
 925                 : "lr", "memory", "cc"
 926         );
 927
 928         if (rdn == 15)
 929                 rdnv &= ~1;
 930
 931         regs->uregs[rdn] = rdnv;
 932         regs->ARM_cpsr = (regs->ARM_cpsr & ~APSR_MASK) | (cpsr & APSR_MASK);
 933 }
 934
 935 static enum kprobe_insn __kprobes
 936 t16_decode_hiregs(kprobe_opcode_t insn, struct arch_specific_insn *asi)
 937 {
 938         insn &= ~0x00ff;
 939         insn |= 0x001; /* Set Rdn = R1 and Rm = R0 */
 940         ((u16 *)asi->insn)[0] = insn;
 941         asi->insn_handler = t16_emulate_hiregs;
 942         return INSN_GOOD;
 943 }
 944
 945 static void __kprobes
 946 t16_emulate_push(struct kprobe *p, struct pt_regs *regs)
 947 {
 948         __asm__ __volatile__ (
 949                 "ldr    r9, [%[regs], #13*4]    \n\t"
 950                 "ldr    r8, [%[regs], #14*4]    \n\t"
 951                 "ldmia  %[regs], {r0-r7}        \n\t"
 952                 "blx    %[fn]                   \n\t"
 953                 "str    r9, [%[regs], #13*4]    \n\t"
 954                 :
 955                 : [regs] "r" (regs), [fn] "r" (p->ainsn.insn_fn)
 956                 : "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r8", "r9",
 957                   "lr", "memory", "cc"
 958                 );
 959 }
 960
 961 static enum kprobe_insn __kprobes
 962 t16_decode_push(kprobe_opcode_t insn, struct arch_specific_insn *asi)
 963 {
 964         /*
 965          * To simulate a PUSH we use a Thumb-2 "STMDB R9!, {registers}"
 966          * and call it with R9=SP and LR in the register list represented
 967          * by R8.
 968          */
 969         ((u16 *)asi->insn)[0] = 0xe929;         /* 1st half STMDB R9!,{} */
 970         ((u16 *)asi->insn)[1] = insn & 0x1ff;   /* 2nd half (register list) */
 971         asi->insn_handler = t16_emulate_push;
 972         return INSN_GOOD;
 973 }
 974
 975 static void __kprobes
 976 t16_emulate_pop_nopc(struct kprobe *p, struct pt_regs *regs)
 977 {
 978         __asm__ __volatile__ (
 979                 "ldr    r9, [%[regs], #13*4]    \n\t"
 980                 "ldmia  %[regs], {r0-r7}        \n\t"
 981                 "blx    %[fn]                   \n\t"
 982                 "stmia  %[regs], {r0-r7}        \n\t"
 983                 "str    r9, [%[regs], #13*4]    \n\t"
 984                 :
 985                 : [regs] "r" (regs), [fn] "r" (p->ainsn.insn_fn)
 986                 : "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r9",
 987                   "lr", "memory", "cc"
 988                 );
 989 }
 990
 991 static void __kprobes
 992 t16_emulate_pop_pc(struct kprobe *p, struct pt_regs *regs)
 993 {
 994         register unsigned long pc asm("r8");
 995
 996         __asm__ __volatile__ (
 997                 "ldr    r9, [%[regs], #13*4]    \n\t"
 998                 "ldmia  %[regs], {r0-r7}        \n\t"
 999                 "blx    %[fn]                   \n\t"
1000                 "stmia  %[regs], {r0-r7}        \n\t"
1001                 "str    r9, [%[regs], #13*4]    \n\t"
1002                 : "=r" (pc)
1003                 : [regs] "r" (regs), [fn] "r" (p->ainsn.insn_fn)
1004                 : "r0", "r1", "r2", "r3", "r4", "r5", "r6", "r7", "r9",
1005                   "lr", "memory", "cc"
1006                 );
1007
1008         bx_write_pc(pc, regs);
1009 }
1010
1011 static enum kprobe_insn __kprobes
1012 t16_decode_pop(kprobe_opcode_t insn, struct arch_specific_insn *asi)
1013 {
1014         /*
1015          * To simulate a POP we use a Thumb-2 "LDMDB R9!, {registers}"
1016          * and call it with R9=SP and PC in the register list represented
1017          * by R8.
1018          */
1019         ((u16 *)asi->insn)[0] = 0xe8b9;         /* 1st half LDMIA R9!,{} */
1020         ((u16 *)asi->insn)[1] = insn & 0x1ff;   /* 2nd half (register list) */
1021         asi->insn_handler = insn & 0x100 ? t16_emulate_pop_pc
1022                                          : t16_emulate_pop_nopc;
1023         return INSN_GOOD;
1024 }
1025
1026 static const union decode_item t16_table_1011[] = {
1027         /* Miscellaneous 16-bit instructions                */
1028
1029         /* ADD (SP plus immediate)      1011 0000 0xxx xxxx */
1030         /* SUB (SP minus immediate)     1011 0000 1xxx xxxx */
1031         DECODE_SIMULATE (0xff00, 0xb000, t16_simulate_add_sp_imm),
1032
1033         /* CBZ                          1011 00x1 xxxx xxxx */
1034         /* CBNZ                         1011 10x1 xxxx xxxx */
1035         DECODE_SIMULATE (0xf500, 0xb100, t16_simulate_cbz),
1036
1037         /* SXTH                         1011 0010 00xx xxxx */
1038         /* SXTB                         1011 0010 01xx xxxx */
1039         /* UXTH                         1011 0010 10xx xxxx */
1040         /* UXTB                         1011 0010 11xx xxxx */
1041         /* REV                          1011 1010 00xx xxxx */
1042         /* REV16                        1011 1010 01xx xxxx */
1043         /* ???                          1011 1010 10xx xxxx */
1044         /* REVSH                        1011 1010 11xx xxxx */
1045         DECODE_REJECT   (0xffc0, 0xba80),
1046         DECODE_EMULATE  (0xf500, 0xb000, t16_emulate_loregs_rwflags),
1047
1048         /* PUSH                         1011 010x xxxx xxxx */
1049         DECODE_CUSTOM   (0xfe00, 0xb400, t16_decode_push),
1050         /* POP                          1011 110x xxxx xxxx */
1051         DECODE_CUSTOM   (0xfe00, 0xbc00, t16_decode_pop),
1052
1053         /*
1054          * If-Then, and hints
1055          *                              1011 1111 xxxx xxxx
1056          */
1057
1058         /* YIELD                        1011 1111 0001 0000 */
1059         DECODE_OR       (0xffff, 0xbf10),
1060         /* SEV                          1011 1111 0100 0000 */
1061         DECODE_EMULATE  (0xffff, 0xbf40, kprobe_emulate_none),
1062         /* NOP                          1011 1111 0000 0000 */
1063         /* WFE                          1011 1111 0010 0000 */
1064         /* WFI                          1011 1111 0011 0000 */
1065         DECODE_SIMULATE (0xffcf, 0xbf00, kprobe_simulate_nop),
1066         /* Unassigned hints             1011 1111 xxxx 0000 */
1067         DECODE_REJECT   (0xff0f, 0xbf00),
1068         /* IT                           1011 1111 xxxx xxxx */
1069         DECODE_CUSTOM   (0xff00, 0xbf00, t16_decode_it),
1070
1071         /* SETEND                       1011 0110 010x xxxx */
1072         /* CPS                          1011 0110 011x xxxx */
1073         /* BKPT                         1011 1110 xxxx xxxx */
1074         /* And unallocated instructions...                  */
1075         DECODE_END
1076 };
1077
1078 const union decode_item kprobe_decode_thumb16_table[] = {
1079
1080         /*
1081          * Shift (immediate), add, subtract, move, and compare
1082          *                              00xx xxxx xxxx xxxx
1083          */
1084
1085         /* CMP (immediate)              0010 1xxx xxxx xxxx */
1086         DECODE_EMULATE  (0xf800, 0x2800, t16_emulate_loregs_rwflags),
1087
1088         /* ADD (register)               0001 100x xxxx xxxx */
1089         /* SUB (register)               0001 101x xxxx xxxx */
1090         /* LSL (immediate)              0000 0xxx xxxx xxxx */
1091         /* LSR (immediate)              0000 1xxx xxxx xxxx */
1092         /* ASR (immediate)              0001 0xxx xxxx xxxx */
1093         /* ADD (immediate, Thumb)       0001 110x xxxx xxxx */
1094         /* SUB (immediate, Thumb)       0001 111x xxxx xxxx */
1095         /* MOV (immediate)              0010 0xxx xxxx xxxx */
1096         /* ADD (immediate, Thumb)       0011 0xxx xxxx xxxx */
1097         /* SUB (immediate, Thumb)       0011 1xxx xxxx xxxx */
1098         DECODE_EMULATE  (0xc000, 0x0000, t16_emulate_loregs_noitrwflags),
1099
1100         /*
1101          * 16-bit Thumb data-processing instructions
1102          *                              0100 00xx xxxx xxxx
1103          */
1104
1105         /* TST (register)               0100 0010 00xx xxxx */
1106         DECODE_EMULATE  (0xffc0, 0x4200, t16_emulate_loregs_rwflags),
1107         /* CMP (register)               0100 0010 10xx xxxx */
1108         /* CMN (register)               0100 0010 11xx xxxx */
1109         DECODE_EMULATE  (0xff80, 0x4280, t16_emulate_loregs_rwflags),
1110         /* AND (register)               0100 0000 00xx xxxx */
1111         /* EOR (register)               0100 0000 01xx xxxx */
1112         /* LSL (register)               0100 0000 10xx xxxx */
1113         /* LSR (register)               0100 0000 11xx xxxx */
1114         /* ASR (register)               0100 0001 00xx xxxx */
1115         /* ADC (register)               0100 0001 01xx xxxx */
1116         /* SBC (register)               0100 0001 10xx xxxx */
1117         /* ROR (register)               0100 0001 11xx xxxx */
1118         /* RSB (immediate)              0100 0010 01xx xxxx */
1119         /* ORR (register)               0100 0011 00xx xxxx */
1120         /* MUL                          0100 0011 00xx xxxx */
1121         /* BIC (register)               0100 0011 10xx xxxx */
1122         /* MVN (register)               0100 0011 10xx xxxx */
1123         DECODE_EMULATE  (0xfc00, 0x4000, t16_emulate_loregs_noitrwflags),
1124
1125         /*
1126          * Special data instructions and branch and exchange
1127          *                              0100 01xx xxxx xxxx
1128          */
1129
1130         /* BLX pc                       0100 0111 1111 1xxx */
1131         DECODE_REJECT   (0xfff8, 0x47f8),
1132
1133         /* BX (register)                0100 0111 0xxx xxxx */
1134         /* BLX (register)               0100 0111 1xxx xxxx */
1135         DECODE_SIMULATE (0xff00, 0x4700, t16_simulate_bxblx),
1136
1137         /* ADD pc, pc                   0100 0100 1111 1111 */
1138         DECODE_REJECT   (0xffff, 0x44ff),
1139
1140         /* ADD (register)               0100 0100 xxxx xxxx */
1141         /* CMP (register)               0100 0101 xxxx xxxx */
1142         /* MOV (register)               0100 0110 xxxx xxxx */
1143         DECODE_CUSTOM   (0xfc00, 0x4400, t16_decode_hiregs),
1144
1145         /*
1146          * Load from Literal Pool
1147          * LDR (literal)                0100 1xxx xxxx xxxx
1148          */
1149         DECODE_SIMULATE (0xf800, 0x4800, t16_simulate_ldr_literal),
1150
1151         /*
1152          * 16-bit Thumb Load/store instructions
1153          *                              0101 xxxx xxxx xxxx
1154          *                              011x xxxx xxxx xxxx
1155          *                              100x xxxx xxxx xxxx
1156          */
1157
1158         /* STR (register)               0101 000x xxxx xxxx */
1159         /* STRH (register)              0101 001x xxxx xxxx */
1160         /* STRB (register)              0101 010x xxxx xxxx */
1161         /* LDRSB (register)             0101 011x xxxx xxxx */
1162         /* LDR (register)               0101 100x xxxx xxxx */
1163         /* LDRH (register)              0101 101x xxxx xxxx */
1164         /* LDRB (register)              0101 110x xxxx xxxx */
1165         /* LDRSH (register)             0101 111x xxxx xxxx */
1166         /* STR (immediate, Thumb)       0110 0xxx xxxx xxxx */
1167         /* LDR (immediate, Thumb)       0110 1xxx xxxx xxxx */
1168         /* STRB (immediate, Thumb)      0111 0xxx xxxx xxxx */
1169         /* LDRB (immediate, Thumb)      0111 1xxx xxxx xxxx */
1170         DECODE_EMULATE  (0xc000, 0x4000, t16_emulate_loregs_rwflags),
1171         /* STRH (immediate, Thumb)      1000 0xxx xxxx xxxx */
1172         /* LDRH (immediate, Thumb)      1000 1xxx xxxx xxxx */
1173         DECODE_EMULATE  (0xf000, 0x8000, t16_emulate_loregs_rwflags),
1174         /* STR (immediate, Thumb)       1001 0xxx xxxx xxxx */
1175         /* LDR (immediate, Thumb)       1001 1xxx xxxx xxxx */
1176         DECODE_SIMULATE (0xf000, 0x9000, t16_simulate_ldrstr_sp_relative),
1177
1178         /*
1179          * Generate PC-/SP-relative address
1180          * ADR (literal)                1010 0xxx xxxx xxxx
1181          * ADD (SP plus immediate)      1010 1xxx xxxx xxxx
1182          */
1183         DECODE_SIMULATE (0xf000, 0xa000, t16_simulate_reladr),
1184
1185         /*
1186          * Miscellaneous 16-bit instructions
1187          *                              1011 xxxx xxxx xxxx
1188          */
1189         DECODE_TABLE    (0xf000, 0xb000, t16_table_1011),
1190
1191         /* STM                          1100 0xxx xxxx xxxx */
1192         /* LDM                          1100 1xxx xxxx xxxx */
1193         DECODE_EMULATE  (0xf000, 0xc000, t16_emulate_loregs_rwflags),
1194
1195         /*
1196          * Conditional branch, and Supervisor Call
1197          */
1198
1199         /* Permanently UNDEFINED        1101 1110 xxxx xxxx */
1200         /* SVC                          1101 1111 xxxx xxxx */
1201         DECODE_REJECT   (0xfe00, 0xde00),
1202
1203         /* Conditional branch           1101 xxxx xxxx xxxx */
1204         DECODE_CUSTOM   (0xf000, 0xd000, t16_decode_cond_branch),
1205
1206         /*
1207          * Unconditional branch
1208          * B                            1110 0xxx xxxx xxxx
1209          */
1210         DECODE_SIMULATE (0xf800, 0xe000, t16_simulate_branch),
1211
1212         DECODE_END
1213 };
1214
1215 static unsigned long __kprobes thumb_check_cc(unsigned long cpsr)
1216 {
1217         if (unlikely(in_it_block(cpsr)))
1218                 return kprobe_condition_checks[current_cond(cpsr)](cpsr);
1219         return true;
1220 }
1221
1222 static void __kprobes thumb16_singlestep(struct kprobe *p, struct pt_regs *regs)
1223 {
1224         regs->ARM_pc += 2;
1225         p->ainsn.insn_handler(p, regs);
1226         regs->ARM_cpsr = it_advance(regs->ARM_cpsr);
1227 }
1228
1229 static void __kprobes thumb32_singlestep(struct kprobe *p, struct pt_regs *regs)
1230 {
1231         regs->ARM_pc += 4;
1232         p->ainsn.insn_handler(p, regs);
1233         regs->ARM_cpsr = it_advance(regs->ARM_cpsr);
1234 }
1235
1236 enum kprobe_insn __kprobes
1237 thumb16_kprobe_decode_insn(kprobe_opcode_t insn, struct arch_specific_insn *asi)
1238 {
1239         asi->insn_singlestep = thumb16_singlestep;
1240         asi->insn_check_cc = thumb_check_cc;
1241         return kprobe_decode_insn(insn, asi, kprobe_decode_thumb16_table, true);
1242 }
1243
1244 enum kprobe_insn __kprobes
1245 thumb32_kprobe_decode_insn(kprobe_opcode_t insn, struct arch_specific_insn *asi)
1246 {
1247         asi->insn_singlestep = thumb32_singlestep;
1248         asi->insn_check_cc = thumb_check_cc;
1249         return kprobe_decode_insn(insn, asi, kprobe_decode_thumb32_table, true);
1250 }