Pileus Git - ~andy/linux/blob - arch/arm/include/asm/atomic.h

   1 /*
   2  *  arch/arm/include/asm/atomic.h
   3  *
   4  *  Copyright (C) 1996 Russell King.
   5  *  Copyright (C) 2002 Deep Blue Solutions Ltd.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License version 2 as
   9  * published by the Free Software Foundation.
  10  */
  11 #ifndef __ASM_ARM_ATOMIC_H
  12 #define __ASM_ARM_ATOMIC_H
  13
  14 #include <linux/compiler.h>
  15 #include <linux/types.h>
  16 #include <linux/irqflags.h>
  17 #include <asm/barrier.h>
  18 #include <asm/cmpxchg.h>
  19
  20 #define ATOMIC_INIT(i)  { (i) }
  21
  22 #ifdef __KERNEL__
  23
  24 /*
  25  * On ARM, ordinary assignment (str instruction) doesn't clear the local
  26  * strex/ldrex monitor on some implementations. The reason we can use it for
  27  * atomic_set() is the clrex or dummy strex done on every exception return.
  28  */
  29 #define atomic_read(v)  (*(volatile int *)&(v)->counter)
  30 #define atomic_set(v,i) (((v)->counter) = (i))
  31
  32 #if __LINUX_ARM_ARCH__ >= 6
  33
  34 /*
  35  * ARMv6 UP and SMP safe atomic ops.  We use load exclusive and
  36  * store exclusive to ensure that these are atomic.  We may loop
  37  * to ensure that the update happens.
  38  */
  39 static inline void atomic_add(int i, atomic_t *v)
  40 {
  41         unsigned long tmp;
  42         int result;
  43
  44         __asm__ __volatile__("@ atomic_add\n"
  45 "1:     ldrex   %0, [%3]\n"
  46 "       add     %0, %0, %4\n"
  47 "       strex   %1, %0, [%3]\n"
  48 "       teq     %1, #0\n"
  49 "       bne     1b"
  50         : "=&r" (result), "=&r" (tmp), "+Qo" (v->counter)
  51         : "r" (&v->counter), "Ir" (i)
  52         : "cc");
  53 }
  54
  55 static inline int atomic_add_return(int i, atomic_t *v)
  56 {
  57         unsigned long tmp;
  58         int result;
  59
  60         smp_mb();
  61
  62         __asm__ __volatile__("@ atomic_add_return\n"
  63 "1:     ldrex   %0, [%3]\n"
  64 "       add     %0, %0, %4\n"
  65 "       strex   %1, %0, [%3]\n"
  66 "       teq     %1, #0\n"
  67 "       bne     1b"
  68         : "=&r" (result), "=&r" (tmp), "+Qo" (v->counter)
  69         : "r" (&v->counter), "Ir" (i)
  70         : "cc");
  71
  72         smp_mb();
  73
  74         return result;
  75 }
  76
  77 static inline void atomic_sub(int i, atomic_t *v)
  78 {
  79         unsigned long tmp;
  80         int result;
  81
  82         __asm__ __volatile__("@ atomic_sub\n"
  83 "1:     ldrex   %0, [%3]\n"
  84 "       sub     %0, %0, %4\n"
  85 "       strex   %1, %0, [%3]\n"
  86 "       teq     %1, #0\n"
  87 "       bne     1b"
  88         : "=&r" (result), "=&r" (tmp), "+Qo" (v->counter)
  89         : "r" (&v->counter), "Ir" (i)
  90         : "cc");
  91 }
  92
  93 static inline int atomic_sub_return(int i, atomic_t *v)
  94 {
  95         unsigned long tmp;
  96         int result;
  97
  98         smp_mb();
  99
 100         __asm__ __volatile__("@ atomic_sub_return\n"
 101 "1:     ldrex   %0, [%3]\n"
 102 "       sub     %0, %0, %4\n"
 103 "       strex   %1, %0, [%3]\n"
 104 "       teq     %1, #0\n"
 105 "       bne     1b"
 106         : "=&r" (result), "=&r" (tmp), "+Qo" (v->counter)
 107         : "r" (&v->counter), "Ir" (i)
 108         : "cc");
 109
 110         smp_mb();
 111
 112         return result;
 113 }
 114
 115 static inline int atomic_cmpxchg(atomic_t *ptr, int old, int new)
 116 {
 117         int oldval;
 118         unsigned long res;
 119
 120         smp_mb();
 121
 122         do {
 123                 __asm__ __volatile__("@ atomic_cmpxchg\n"
 124                 "ldrex  %1, [%3]\n"
 125                 "mov    %0, #0\n"
 126                 "teq    %1, %4\n"
 127                 "strexeq %0, %5, [%3]\n"
 128                     : "=&r" (res), "=&r" (oldval), "+Qo" (ptr->counter)
 129                     : "r" (&ptr->counter), "Ir" (old), "r" (new)
 130                     : "cc");
 131         } while (res);
 132
 133         smp_mb();
 134
 135         return oldval;
 136 }
 137
 138 #else /* ARM_ARCH_6 */
 139
 140 #ifdef CONFIG_SMP
 141 #error SMP not supported on pre-ARMv6 CPUs
 142 #endif
 143
 144 static inline int atomic_add_return(int i, atomic_t *v)
 145 {
 146         unsigned long flags;
 147         int val;
 148
 149         raw_local_irq_save(flags);
 150         val = v->counter;
 151         v->counter = val += i;
 152         raw_local_irq_restore(flags);
 153
 154         return val;
 155 }
 156 #define atomic_add(i, v)        (void) atomic_add_return(i, v)
 157
 158 static inline int atomic_sub_return(int i, atomic_t *v)
 159 {
 160         unsigned long flags;
 161         int val;
 162
 163         raw_local_irq_save(flags);
 164         val = v->counter;
 165         v->counter = val -= i;
 166         raw_local_irq_restore(flags);
 167
 168         return val;
 169 }
 170 #define atomic_sub(i, v)        (void) atomic_sub_return(i, v)
 171
 172 static inline int atomic_cmpxchg(atomic_t *v, int old, int new)
 173 {
 174         int ret;
 175         unsigned long flags;
 176
 177         raw_local_irq_save(flags);
 178         ret = v->counter;
 179         if (likely(ret == old))
 180                 v->counter = new;
 181         raw_local_irq_restore(flags);
 182
 183         return ret;
 184 }
 185
 186 #endif /* __LINUX_ARM_ARCH__ */
 187
 188 #define atomic_xchg(v, new) (xchg(&((v)->counter), new))
 189
 190 static inline int __atomic_add_unless(atomic_t *v, int a, int u)
 191 {
 192         int c, old;
 193
 194         c = atomic_read(v);
 195         while (c != u && (old = atomic_cmpxchg((v), c, c + a)) != c)
 196                 c = old;
 197         return c;
 198 }
 199
 200 #define atomic_inc(v)           atomic_add(1, v)
 201 #define atomic_dec(v)           atomic_sub(1, v)
 202
 203 #define atomic_inc_and_test(v)  (atomic_add_return(1, v) == 0)
 204 #define atomic_dec_and_test(v)  (atomic_sub_return(1, v) == 0)
 205 #define atomic_inc_return(v)    (atomic_add_return(1, v))
 206 #define atomic_dec_return(v)    (atomic_sub_return(1, v))
 207 #define atomic_sub_and_test(i, v) (atomic_sub_return(i, v) == 0)
 208
 209 #define atomic_add_negative(i,v) (atomic_add_return(i, v) < 0)
 210
 211 #define smp_mb__before_atomic_dec()     smp_mb()
 212 #define smp_mb__after_atomic_dec()      smp_mb()
 213 #define smp_mb__before_atomic_inc()     smp_mb()
 214 #define smp_mb__after_atomic_inc()      smp_mb()
 215
 216 #ifndef CONFIG_GENERIC_ATOMIC64
 217 typedef struct {
 218         long long counter;
 219 } atomic64_t;
 220
 221 #define ATOMIC64_INIT(i) { (i) }
 222
 223 #ifdef CONFIG_ARM_LPAE
 224 static inline long long atomic64_read(const atomic64_t *v)
 225 {
 226         long long result;
 227
 228         __asm__ __volatile__("@ atomic64_read\n"
 229 "       ldrd    %0, %H0, [%1]"
 230         : "=&r" (result)
 231         : "r" (&v->counter), "Qo" (v->counter)
 232         );
 233
 234         return result;
 235 }
 236
 237 static inline void atomic64_set(atomic64_t *v, long long i)
 238 {
 239         __asm__ __volatile__("@ atomic64_set\n"
 240 "       strd    %2, %H2, [%1]"
 241         : "=Qo" (v->counter)
 242         : "r" (&v->counter), "r" (i)
 243         );
 244 }
 245 #else
 246 static inline long long atomic64_read(const atomic64_t *v)
 247 {
 248         long long result;
 249
 250         __asm__ __volatile__("@ atomic64_read\n"
 251 "       ldrexd  %0, %H0, [%1]"
 252         : "=&r" (result)
 253         : "r" (&v->counter), "Qo" (v->counter)
 254         );
 255
 256         return result;
 257 }
 258
 259 static inline void atomic64_set(atomic64_t *v, long long i)
 260 {
 261         long long tmp;
 262
 263         __asm__ __volatile__("@ atomic64_set\n"
 264 "1:     ldrexd  %0, %H0, [%2]\n"
 265 "       strexd  %0, %3, %H3, [%2]\n"
 266 "       teq     %0, #0\n"
 267 "       bne     1b"
 268         : "=&r" (tmp), "=Qo" (v->counter)
 269         : "r" (&v->counter), "r" (i)
 270         : "cc");
 271 }
 272 #endif
 273
 274 static inline void atomic64_add(long long i, atomic64_t *v)
 275 {
 276         long long result;
 277         unsigned long tmp;
 278
 279         __asm__ __volatile__("@ atomic64_add\n"
 280 "1:     ldrexd  %0, %H0, [%3]\n"
 281 "       adds    %0, %0, %4\n"
 282 "       adc     %H0, %H0, %H4\n"
 283 "       strexd  %1, %0, %H0, [%3]\n"
 284 "       teq     %1, #0\n"
 285 "       bne     1b"
 286         : "=&r" (result), "=&r" (tmp), "+Qo" (v->counter)
 287         : "r" (&v->counter), "r" (i)
 288         : "cc");
 289 }
 290
 291 static inline long long atomic64_add_return(long long i, atomic64_t *v)
 292 {
 293         long long result;
 294         unsigned long tmp;
 295
 296         smp_mb();
 297
 298         __asm__ __volatile__("@ atomic64_add_return\n"
 299 "1:     ldrexd  %0, %H0, [%3]\n"
 300 "       adds    %0, %0, %4\n"
 301 "       adc     %H0, %H0, %H4\n"
 302 "       strexd  %1, %0, %H0, [%3]\n"
 303 "       teq     %1, #0\n"
 304 "       bne     1b"
 305         : "=&r" (result), "=&r" (tmp), "+Qo" (v->counter)
 306         : "r" (&v->counter), "r" (i)
 307         : "cc");
 308
 309         smp_mb();
 310
 311         return result;
 312 }
 313
 314 static inline void atomic64_sub(long long i, atomic64_t *v)
 315 {
 316         long long result;
 317         unsigned long tmp;
 318
 319         __asm__ __volatile__("@ atomic64_sub\n"
 320 "1:     ldrexd  %0, %H0, [%3]\n"
 321 "       subs    %0, %0, %4\n"
 322 "       sbc     %H0, %H0, %H4\n"
 323 "       strexd  %1, %0, %H0, [%3]\n"
 324 "       teq     %1, #0\n"
 325 "       bne     1b"
 326         : "=&r" (result), "=&r" (tmp), "+Qo" (v->counter)
 327         : "r" (&v->counter), "r" (i)
 328         : "cc");
 329 }
 330
 331 static inline long long atomic64_sub_return(long long i, atomic64_t *v)
 332 {
 333         long long result;
 334         unsigned long tmp;
 335
 336         smp_mb();
 337
 338         __asm__ __volatile__("@ atomic64_sub_return\n"
 339 "1:     ldrexd  %0, %H0, [%3]\n"
 340 "       subs    %0, %0, %4\n"
 341 "       sbc     %H0, %H0, %H4\n"
 342 "       strexd  %1, %0, %H0, [%3]\n"
 343 "       teq     %1, #0\n"
 344 "       bne     1b"
 345         : "=&r" (result), "=&r" (tmp), "+Qo" (v->counter)
 346         : "r" (&v->counter), "r" (i)
 347         : "cc");
 348
 349         smp_mb();
 350
 351         return result;
 352 }
 353
 354 static inline long long atomic64_cmpxchg(atomic64_t *ptr, long long old,
 355                                         long long new)
 356 {
 357         long long oldval;
 358         unsigned long res;
 359
 360         smp_mb();
 361
 362         do {
 363                 __asm__ __volatile__("@ atomic64_cmpxchg\n"
 364                 "ldrexd         %1, %H1, [%3]\n"
 365                 "mov            %0, #0\n"
 366                 "teq            %1, %4\n"
 367                 "teqeq          %H1, %H4\n"
 368                 "strexdeq       %0, %5, %H5, [%3]"
 369                 : "=&r" (res), "=&r" (oldval), "+Qo" (ptr->counter)
 370                 : "r" (&ptr->counter), "r" (old), "r" (new)
 371                 : "cc");
 372         } while (res);
 373
 374         smp_mb();
 375
 376         return oldval;
 377 }
 378
 379 static inline long long atomic64_xchg(atomic64_t *ptr, long long new)
 380 {
 381         long long result;
 382         unsigned long tmp;
 383
 384         smp_mb();
 385
 386         __asm__ __volatile__("@ atomic64_xchg\n"
 387 "1:     ldrexd  %0, %H0, [%3]\n"
 388 "       strexd  %1, %4, %H4, [%3]\n"
 389 "       teq     %1, #0\n"
 390 "       bne     1b"
 391         : "=&r" (result), "=&r" (tmp), "+Qo" (ptr->counter)
 392         : "r" (&ptr->counter), "r" (new)
 393         : "cc");
 394
 395         smp_mb();
 396
 397         return result;
 398 }
 399
 400 static inline long long atomic64_dec_if_positive(atomic64_t *v)
 401 {
 402         long long result;
 403         unsigned long tmp;
 404
 405         smp_mb();
 406
 407         __asm__ __volatile__("@ atomic64_dec_if_positive\n"
 408 "1:     ldrexd  %0, %H0, [%3]\n"
 409 "       subs    %0, %0, #1\n"
 410 "       sbc     %H0, %H0, #0\n"
 411 "       teq     %H0, #0\n"
 412 "       bmi     2f\n"
 413 "       strexd  %1, %0, %H0, [%3]\n"
 414 "       teq     %1, #0\n"
 415 "       bne     1b\n"
 416 "2:"
 417         : "=&r" (result), "=&r" (tmp), "+Qo" (v->counter)
 418         : "r" (&v->counter)
 419         : "cc");
 420
 421         smp_mb();
 422
 423         return result;
 424 }
 425
 426 static inline int atomic64_add_unless(atomic64_t *v, long long a, long long u)
 427 {
 428         long long val;
 429         unsigned long tmp;
 430         int ret = 1;
 431
 432         smp_mb();
 433
 434         __asm__ __volatile__("@ atomic64_add_unless\n"
 435 "1:     ldrexd  %0, %H0, [%4]\n"
 436 "       teq     %0, %5\n"
 437 "       teqeq   %H0, %H5\n"
 438 "       moveq   %1, #0\n"
 439 "       beq     2f\n"
 440 "       adds    %0, %0, %6\n"
 441 "       adc     %H0, %H0, %H6\n"
 442 "       strexd  %2, %0, %H0, [%4]\n"
 443 "       teq     %2, #0\n"
 444 "       bne     1b\n"
 445 "2:"
 446         : "=&r" (val), "+r" (ret), "=&r" (tmp), "+Qo" (v->counter)
 447         : "r" (&v->counter), "r" (u), "r" (a)
 448         : "cc");
 449
 450         if (ret)
 451                 smp_mb();
 452
 453         return ret;
 454 }
 455
 456 #define atomic64_add_negative(a, v)     (atomic64_add_return((a), (v)) < 0)
 457 #define atomic64_inc(v)                 atomic64_add(1LL, (v))
 458 #define atomic64_inc_return(v)          atomic64_add_return(1LL, (v))
 459 #define atomic64_inc_and_test(v)        (atomic64_inc_return(v) == 0)
 460 #define atomic64_sub_and_test(a, v)     (atomic64_sub_return((a), (v)) == 0)
 461 #define atomic64_dec(v)                 atomic64_sub(1LL, (v))
 462 #define atomic64_dec_return(v)          atomic64_sub_return(1LL, (v))
 463 #define atomic64_dec_and_test(v)        (atomic64_dec_return((v)) == 0)
 464 #define atomic64_inc_not_zero(v)        atomic64_add_unless((v), 1LL, 0LL)
 465
 466 #endif /* !CONFIG_GENERIC_ATOMIC64 */
 467 #endif
 468 #endif