Pileus Git - ~andy/linux/blob - arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
   5         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   6         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
   7         select ARCH_HAVE_CUSTOM_GPIO_H
   8         select ARCH_MIGHT_HAVE_PC_PARPORT
   9         select ARCH_USE_BUILTIN_BSWAP
  10         select ARCH_USE_CMPXCHG_LOCKREF
  11         select ARCH_WANT_IPC_PARSE_VERSION
  12         select BUILDTIME_EXTABLE_SORT if MMU
  13         select CLONE_BACKWARDS
  14         select CPU_PM if (SUSPEND || CPU_IDLE)
  15         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  16         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  17         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  18         select GENERIC_IDLE_POLL_SETUP
  19         select GENERIC_IRQ_PROBE
  20         select GENERIC_IRQ_SHOW
  21         select GENERIC_PCI_IOMAP
  22         select GENERIC_SCHED_CLOCK
  23         select GENERIC_SMP_IDLE_THREAD
  24         select GENERIC_STRNCPY_FROM_USER
  25         select GENERIC_STRNLEN_USER
  26         select HARDIRQS_SW_RESEND
  27         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
  28         select HAVE_ARCH_KGDB
  29         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  30         select HAVE_ARCH_TRACEHOOK
  31         select HAVE_BPF_JIT
  32         select HAVE_CONTEXT_TRACKING
  33         select HAVE_C_RECORDMCOUNT
  34         select HAVE_CC_STACKPROTECTOR
  35         select HAVE_DEBUG_KMEMLEAK
  36         select HAVE_DMA_API_DEBUG
  37         select HAVE_DMA_ATTRS
  38         select HAVE_DMA_CONTIGUOUS if MMU
  39         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
  40         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  41         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  42         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  43         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  44         select HAVE_GENERIC_DMA_COHERENT
  45         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  46         select HAVE_IDE if PCI || ISA || PCMCIA
  47         select HAVE_IRQ_TIME_ACCOUNTING
  48         select HAVE_KERNEL_GZIP
  49         select HAVE_KERNEL_LZ4
  50         select HAVE_KERNEL_LZMA
  51         select HAVE_KERNEL_LZO
  52         select HAVE_KERNEL_XZ
  53         select HAVE_KPROBES if !XIP_KERNEL
  54         select HAVE_KRETPROBES if (HAVE_KPROBES)
  55         select HAVE_MEMBLOCK
  56         select HAVE_MOD_ARCH_SPECIFIC if ARM_UNWIND
  57         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  58         select HAVE_PERF_EVENTS
  59         select HAVE_PERF_REGS
  60         select HAVE_PERF_USER_STACK_DUMP
  61         select HAVE_REGS_AND_STACK_ACCESS_API
  62         select HAVE_SYSCALL_TRACEPOINTS
  63         select HAVE_UID16
  64         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  65         select IRQ_FORCED_THREADING
  66         select KTIME_SCALAR
  67         select MODULES_USE_ELF_REL
  68         select NO_BOOTMEM
  69         select OLD_SIGACTION
  70         select OLD_SIGSUSPEND3
  71         select PERF_USE_VMALLOC
  72         select RTC_LIB
  73         select SYS_SUPPORTS_APM_EMULATION
  74         # Above selects are sorted alphabetically; please add new ones
  75         # according to that.  Thanks.
  76         help
  77           The ARM series is a line of low-power-consumption RISC chip designs
  78           licensed by ARM Ltd and targeted at embedded applications and
  79           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  80           manufactured, but legacy ARM-based PC hardware remains popular in
  81           Europe.  There is an ARM Linux project with a web page at
  82           <http://www.arm.linux.org.uk/>.
  83
  84 config ARM_HAS_SG_CHAIN
  85         bool
  86
  87 config NEED_SG_DMA_LENGTH
  88         bool
  89
  90 config ARM_DMA_USE_IOMMU
  91         bool
  92         select ARM_HAS_SG_CHAIN
  93         select NEED_SG_DMA_LENGTH
  94
  95 if ARM_DMA_USE_IOMMU
  96
  97 config ARM_DMA_IOMMU_ALIGNMENT
  98         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
  99         range 4 9
 100         default 8
 101         help
 102           DMA mapping framework by default aligns all buffers to the smallest
 103           PAGE_SIZE order which is greater than or equal to the requested buffer
 104           size. This works well for buffers up to a few hundreds kilobytes, but
 105           for larger buffers it just a waste of address space. Drivers which has
 106           relatively small addressing window (like 64Mib) might run out of
 107           virtual space with just a few allocations.
 108
 109           With this parameter you can specify the maximum PAGE_SIZE order for
 110           DMA IOMMU buffers. Larger buffers will be aligned only to this
 111           specified order. The order is expressed as a power of two multiplied
 112           by the PAGE_SIZE.
 113
 114 endif
 115
 116 config HAVE_PWM
 117         bool
 118
 119 config MIGHT_HAVE_PCI
 120         bool
 121
 122 config SYS_SUPPORTS_APM_EMULATION
 123         bool
 124
 125 config HAVE_TCM
 126         bool
 127         select GENERIC_ALLOCATOR
 128
 129 config HAVE_PROC_CPU
 130         bool
 131
 132 config NO_IOPORT
 133         bool
 134
 135 config EISA
 136         bool
 137         ---help---
 138           The Extended Industry Standard Architecture (EISA) bus was
 139           developed as an open alternative to the IBM MicroChannel bus.
 140
 141           The EISA bus provided some of the features of the IBM MicroChannel
 142           bus while maintaining backward compatibility with cards made for
 143           the older ISA bus.  The EISA bus saw limited use between 1988 and
 144           1995 when it was made obsolete by the PCI bus.
 145
 146           Say Y here if you are building a kernel for an EISA-based machine.
 147
 148           Otherwise, say N.
 149
 150 config SBUS
 151         bool
 152
 153 config STACKTRACE_SUPPORT
 154         bool
 155         default y
 156
 157 config HAVE_LATENCYTOP_SUPPORT
 158         bool
 159         depends on !SMP
 160         default y
 161
 162 config LOCKDEP_SUPPORT
 163         bool
 164         default y
 165
 166 config TRACE_IRQFLAGS_SUPPORT
 167         bool
 168         default y
 169
 170 config RWSEM_GENERIC_SPINLOCK
 171         bool
 172         default y
 173
 174 config RWSEM_XCHGADD_ALGORITHM
 175         bool
 176
 177 config ARCH_HAS_ILOG2_U32
 178         bool
 179
 180 config ARCH_HAS_ILOG2_U64
 181         bool
 182
 183 config ARCH_HAS_CPUFREQ
 184         bool
 185         help
 186           Internal node to signify that the ARCH has CPUFREQ support
 187           and that the relevant menu configurations are displayed for
 188           it.
 189
 190 config ARCH_HAS_BANDGAP
 191         bool
 192
 193 config GENERIC_HWEIGHT
 194         bool
 195         default y
 196
 197 config GENERIC_CALIBRATE_DELAY
 198         bool
 199         default y
 200
 201 config ARCH_MAY_HAVE_PC_FDC
 202         bool
 203
 204 config ZONE_DMA
 205         bool
 206
 207 config NEED_DMA_MAP_STATE
 208        def_bool y
 209
 210 config ARCH_HAS_DMA_SET_COHERENT_MASK
 211         bool
 212
 213 config GENERIC_ISA_DMA
 214         bool
 215
 216 config FIQ
 217         bool
 218
 219 config NEED_RET_TO_USER
 220         bool
 221
 222 config ARCH_MTD_XIP
 223         bool
 224
 225 config VECTORS_BASE
 226         hex
 227         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 228         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 229         default 0x00000000
 230         help
 231           The base address of exception vectors.  This must be two pages
 232           in size.
 233
 234 config ARM_PATCH_PHYS_VIRT
 235         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 236         default y
 237         depends on !XIP_KERNEL && MMU
 238         depends on !ARCH_REALVIEW || !SPARSEMEM
 239         help
 240           Patch phys-to-virt and virt-to-phys translation functions at
 241           boot and module load time according to the position of the
 242           kernel in system memory.
 243
 244           This can only be used with non-XIP MMU kernels where the base
 245           of physical memory is at a 16MB boundary.
 246
 247           Only disable this option if you know that you do not require
 248           this feature (eg, building a kernel for a single machine) and
 249           you need to shrink the kernel to the minimal size.
 250
 251 config NEED_MACH_GPIO_H
 252         bool
 253         help
 254           Select this when mach/gpio.h is required to provide special
 255           definitions for this platform. The need for mach/gpio.h should
 256           be avoided when possible.
 257
 258 config NEED_MACH_IO_H
 259         bool
 260         help
 261           Select this when mach/io.h is required to provide special
 262           definitions for this platform.  The need for mach/io.h should
 263           be avoided when possible.
 264
 265 config NEED_MACH_MEMORY_H
 266         bool
 267         help
 268           Select this when mach/memory.h is required to provide special
 269           definitions for this platform.  The need for mach/memory.h should
 270           be avoided when possible.
 271
 272 config PHYS_OFFSET
 273         hex "Physical address of main memory" if MMU
 274         depends on !ARM_PATCH_PHYS_VIRT && !NEED_MACH_MEMORY_H
 275         default DRAM_BASE if !MMU
 276         help
 277           Please provide the physical address corresponding to the
 278           location of main memory in your system.
 279
 280 config GENERIC_BUG
 281         def_bool y
 282         depends on BUG
 283
 284 source "init/Kconfig"
 285
 286 source "kernel/Kconfig.freezer"
 287
 288 menu "System Type"
 289
 290 config MMU
 291         bool "MMU-based Paged Memory Management Support"
 292         default y
 293         help
 294           Select if you want MMU-based virtualised addressing space
 295           support by paged memory management. If unsure, say 'Y'.
 296
 297 #
 298 # The "ARM system type" choice list is ordered alphabetically by option
 299 # text.  Please add new entries in the option alphabetic order.
 300 #
 301 choice
 302         prompt "ARM system type"
 303         default ARCH_VERSATILE if !MMU
 304         default ARCH_MULTIPLATFORM if MMU
 305
 306 config ARCH_MULTIPLATFORM
 307         bool "Allow multiple platforms to be selected"
 308         depends on MMU
 309         select ARM_PATCH_PHYS_VIRT
 310         select AUTO_ZRELADDR
 311         select COMMON_CLK
 312         select MULTI_IRQ_HANDLER
 313         select SPARSE_IRQ
 314         select USE_OF
 315
 316 config ARCH_INTEGRATOR
 317         bool "ARM Ltd. Integrator family"
 318         select ARCH_HAS_CPUFREQ
 319         select ARM_AMBA
 320         select COMMON_CLK
 321         select COMMON_CLK_VERSATILE
 322         select GENERIC_CLOCKEVENTS
 323         select HAVE_TCM
 324         select ICST
 325         select MULTI_IRQ_HANDLER
 326         select NEED_MACH_MEMORY_H
 327         select PLAT_VERSATILE
 328         select SPARSE_IRQ
 329         select USE_OF
 330         select VERSATILE_FPGA_IRQ
 331         help
 332           Support for ARM's Integrator platform.
 333
 334 config ARCH_REALVIEW
 335         bool "ARM Ltd. RealView family"
 336         select ARCH_WANT_OPTIONAL_GPIOLIB
 337         select ARM_AMBA
 338         select ARM_TIMER_SP804
 339         select COMMON_CLK
 340         select COMMON_CLK_VERSATILE
 341         select GENERIC_CLOCKEVENTS
 342         select GPIO_PL061 if GPIOLIB
 343         select ICST
 344         select NEED_MACH_MEMORY_H
 345         select PLAT_VERSATILE
 346         select PLAT_VERSATILE_CLCD
 347         help
 348           This enables support for ARM Ltd RealView boards.
 349
 350 config ARCH_VERSATILE
 351         bool "ARM Ltd. Versatile family"
 352         select ARCH_WANT_OPTIONAL_GPIOLIB
 353         select ARM_AMBA
 354         select ARM_TIMER_SP804
 355         select ARM_VIC
 356         select CLKDEV_LOOKUP
 357         select GENERIC_CLOCKEVENTS
 358         select HAVE_MACH_CLKDEV
 359         select ICST
 360         select PLAT_VERSATILE
 361         select PLAT_VERSATILE_CLCD
 362         select PLAT_VERSATILE_CLOCK
 363         select VERSATILE_FPGA_IRQ
 364         help
 365           This enables support for ARM Ltd Versatile board.
 366
 367 config ARCH_AT91
 368         bool "Atmel AT91"
 369         select ARCH_REQUIRE_GPIOLIB
 370         select CLKDEV_LOOKUP
 371         select IRQ_DOMAIN
 372         select NEED_MACH_GPIO_H
 373         select NEED_MACH_IO_H if PCCARD
 374         select PINCTRL
 375         select PINCTRL_AT91 if USE_OF
 376         help
 377           This enables support for systems based on Atmel
 378           AT91RM9200 and AT91SAM9* processors.
 379
 380 config ARCH_CLPS711X
 381         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 382         select ARCH_REQUIRE_GPIOLIB
 383         select AUTO_ZRELADDR
 384         select CLKSRC_MMIO
 385         select COMMON_CLK
 386         select CPU_ARM720T
 387         select GENERIC_CLOCKEVENTS
 388         select MFD_SYSCON
 389         select MULTI_IRQ_HANDLER
 390         select SPARSE_IRQ
 391         help
 392           Support for Cirrus Logic 711x/721x/731x based boards.
 393
 394 config ARCH_GEMINI
 395         bool "Cortina Systems Gemini"
 396         select ARCH_REQUIRE_GPIOLIB
 397         select CLKSRC_MMIO
 398         select CPU_FA526
 399         select GENERIC_CLOCKEVENTS
 400         help
 401           Support for the Cortina Systems Gemini family SoCs
 402
 403 config ARCH_EBSA110
 404         bool "EBSA-110"
 405         select ARCH_USES_GETTIMEOFFSET
 406         select CPU_SA110
 407         select ISA
 408         select NEED_MACH_IO_H
 409         select NEED_MACH_MEMORY_H
 410         select NO_IOPORT
 411         help
 412           This is an evaluation board for the StrongARM processor available
 413           from Digital. It has limited hardware on-board, including an
 414           Ethernet interface, two PCMCIA sockets, two serial ports and a
 415           parallel port.
 416
 417 config ARCH_EP93XX
 418         bool "EP93xx-based"
 419         select ARCH_HAS_HOLES_MEMORYMODEL
 420         select ARCH_REQUIRE_GPIOLIB
 421         select ARCH_USES_GETTIMEOFFSET
 422         select ARM_AMBA
 423         select ARM_VIC
 424         select CLKDEV_LOOKUP
 425         select CPU_ARM920T
 426         select NEED_MACH_MEMORY_H
 427         help
 428           This enables support for the Cirrus EP93xx series of CPUs.
 429
 430 config ARCH_FOOTBRIDGE
 431         bool "FootBridge"
 432         select CPU_SA110
 433         select FOOTBRIDGE
 434         select GENERIC_CLOCKEVENTS
 435         select HAVE_IDE
 436         select NEED_MACH_IO_H if !MMU
 437         select NEED_MACH_MEMORY_H
 438         help
 439           Support for systems based on the DC21285 companion chip
 440           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 441
 442 config ARCH_NETX
 443         bool "Hilscher NetX based"
 444         select ARM_VIC
 445         select CLKSRC_MMIO
 446         select CPU_ARM926T
 447         select GENERIC_CLOCKEVENTS
 448         help
 449           This enables support for systems based on the Hilscher NetX Soc
 450
 451 config ARCH_IOP13XX
 452         bool "IOP13xx-based"
 453         depends on MMU
 454         select CPU_XSC3
 455         select NEED_MACH_MEMORY_H
 456         select NEED_RET_TO_USER
 457         select PCI
 458         select PLAT_IOP
 459         select VMSPLIT_1G
 460         help
 461           Support for Intel's IOP13XX (XScale) family of processors.
 462
 463 config ARCH_IOP32X
 464         bool "IOP32x-based"
 465         depends on MMU
 466         select ARCH_REQUIRE_GPIOLIB
 467         select CPU_XSCALE
 468         select GPIO_IOP
 469         select NEED_RET_TO_USER
 470         select PCI
 471         select PLAT_IOP
 472         help
 473           Support for Intel's 80219 and IOP32X (XScale) family of
 474           processors.
 475
 476 config ARCH_IOP33X
 477         bool "IOP33x-based"
 478         depends on MMU
 479         select ARCH_REQUIRE_GPIOLIB
 480         select CPU_XSCALE
 481         select GPIO_IOP
 482         select NEED_RET_TO_USER
 483         select PCI
 484         select PLAT_IOP
 485         help
 486           Support for Intel's IOP33X (XScale) family of processors.
 487
 488 config ARCH_IXP4XX
 489         bool "IXP4xx-based"
 490         depends on MMU
 491         select ARCH_HAS_DMA_SET_COHERENT_MASK
 492         select ARCH_SUPPORTS_BIG_ENDIAN
 493         select ARCH_REQUIRE_GPIOLIB
 494         select CLKSRC_MMIO
 495         select CPU_XSCALE
 496         select DMABOUNCE if PCI
 497         select GENERIC_CLOCKEVENTS
 498         select MIGHT_HAVE_PCI
 499         select NEED_MACH_IO_H
 500         select USB_EHCI_BIG_ENDIAN_DESC
 501         select USB_EHCI_BIG_ENDIAN_MMIO
 502         help
 503           Support for Intel's IXP4XX (XScale) family of processors.
 504
 505 config ARCH_DOVE
 506         bool "Marvell Dove"
 507         select ARCH_REQUIRE_GPIOLIB
 508         select CPU_PJ4
 509         select GENERIC_CLOCKEVENTS
 510         select MIGHT_HAVE_PCI
 511         select MVEBU_MBUS
 512         select PINCTRL
 513         select PINCTRL_DOVE
 514         select PLAT_ORION_LEGACY
 515         select USB_ARCH_HAS_EHCI
 516         help
 517           Support for the Marvell Dove SoC 88AP510
 518
 519 config ARCH_KIRKWOOD
 520         bool "Marvell Kirkwood"
 521         select ARCH_HAS_CPUFREQ
 522         select ARCH_REQUIRE_GPIOLIB
 523         select CPU_FEROCEON
 524         select GENERIC_CLOCKEVENTS
 525         select MVEBU_MBUS
 526         select PCI
 527         select PCI_QUIRKS
 528         select PINCTRL
 529         select PINCTRL_KIRKWOOD
 530         select PLAT_ORION_LEGACY
 531         help
 532           Support for the following Marvell Kirkwood series SoCs:
 533           88F6180, 88F6192 and 88F6281.
 534
 535 config ARCH_MV78XX0
 536         bool "Marvell MV78xx0"
 537         select ARCH_REQUIRE_GPIOLIB
 538         select CPU_FEROCEON
 539         select GENERIC_CLOCKEVENTS
 540         select MVEBU_MBUS
 541         select PCI
 542         select PLAT_ORION_LEGACY
 543         help
 544           Support for the following Marvell MV78xx0 series SoCs:
 545           MV781x0, MV782x0.
 546
 547 config ARCH_ORION5X
 548         bool "Marvell Orion"
 549         depends on MMU
 550         select ARCH_REQUIRE_GPIOLIB
 551         select CPU_FEROCEON
 552         select GENERIC_CLOCKEVENTS
 553         select MVEBU_MBUS
 554         select PCI
 555         select PLAT_ORION_LEGACY
 556         help
 557           Support for the following Marvell Orion 5x series SoCs:
 558           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 559           Orion-2 (5281), Orion-1-90 (6183).
 560
 561 config ARCH_MMP
 562         bool "Marvell PXA168/910/MMP2"
 563         depends on MMU
 564         select ARCH_REQUIRE_GPIOLIB
 565         select CLKDEV_LOOKUP
 566         select GENERIC_ALLOCATOR
 567         select GENERIC_CLOCKEVENTS
 568         select GPIO_PXA
 569         select IRQ_DOMAIN
 570         select MULTI_IRQ_HANDLER
 571         select PINCTRL
 572         select PLAT_PXA
 573         select SPARSE_IRQ
 574         help
 575           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 576
 577 config ARCH_KS8695
 578         bool "Micrel/Kendin KS8695"
 579         select ARCH_REQUIRE_GPIOLIB
 580         select CLKSRC_MMIO
 581         select CPU_ARM922T
 582         select GENERIC_CLOCKEVENTS
 583         select NEED_MACH_MEMORY_H
 584         help
 585           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 586           System-on-Chip devices.
 587
 588 config ARCH_W90X900
 589         bool "Nuvoton W90X900 CPU"
 590         select ARCH_REQUIRE_GPIOLIB
 591         select CLKDEV_LOOKUP
 592         select CLKSRC_MMIO
 593         select CPU_ARM926T
 594         select GENERIC_CLOCKEVENTS
 595         help
 596           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 597           At present, the w90x900 has been renamed nuc900, regarding
 598           the ARM series product line, you can login the following
 599           link address to know more.
 600
 601           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 602                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 603
 604 config ARCH_LPC32XX
 605         bool "NXP LPC32XX"
 606         select ARCH_REQUIRE_GPIOLIB
 607         select ARM_AMBA
 608         select CLKDEV_LOOKUP
 609         select CLKSRC_MMIO
 610         select CPU_ARM926T
 611         select GENERIC_CLOCKEVENTS
 612         select HAVE_IDE
 613         select HAVE_PWM
 614         select USB_ARCH_HAS_OHCI
 615         select USE_OF
 616         help
 617           Support for the NXP LPC32XX family of processors
 618
 619 config ARCH_PXA
 620         bool "PXA2xx/PXA3xx-based"
 621         depends on MMU
 622         select ARCH_HAS_CPUFREQ
 623         select ARCH_MTD_XIP
 624         select ARCH_REQUIRE_GPIOLIB
 625         select ARM_CPU_SUSPEND if PM
 626         select AUTO_ZRELADDR
 627         select CLKDEV_LOOKUP
 628         select CLKSRC_MMIO
 629         select GENERIC_CLOCKEVENTS
 630         select GPIO_PXA
 631         select HAVE_IDE
 632         select MULTI_IRQ_HANDLER
 633         select PLAT_PXA
 634         select SPARSE_IRQ
 635         help
 636           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 637
 638 config ARCH_MSM
 639         bool "Qualcomm MSM"
 640         select ARCH_REQUIRE_GPIOLIB
 641         select CLKSRC_OF if OF
 642         select COMMON_CLK
 643         select GENERIC_CLOCKEVENTS
 644         help
 645           Support for Qualcomm MSM/QSD based systems.  This runs on the
 646           apps processor of the MSM/QSD and depends on a shared memory
 647           interface to the modem processor which runs the baseband
 648           stack and controls some vital subsystems
 649           (clock and power control, etc).
 650
 651 config ARCH_SHMOBILE
 652         bool "Renesas SH-Mobile / R-Mobile"
 653         select ARM_PATCH_PHYS_VIRT
 654         select CLKDEV_LOOKUP
 655         select GENERIC_CLOCKEVENTS
 656         select HAVE_ARM_SCU if SMP
 657         select HAVE_ARM_TWD if SMP
 658         select HAVE_MACH_CLKDEV
 659         select HAVE_SMP
 660         select MIGHT_HAVE_CACHE_L2X0
 661         select MULTI_IRQ_HANDLER
 662         select NO_IOPORT
 663         select PINCTRL
 664         select PM_GENERIC_DOMAINS if PM
 665         select SPARSE_IRQ
 666         help
 667           Support for Renesas's SH-Mobile and R-Mobile ARM platforms.
 668
 669 config ARCH_RPC
 670         bool "RiscPC"
 671         select ARCH_ACORN
 672         select ARCH_MAY_HAVE_PC_FDC
 673         select ARCH_SPARSEMEM_ENABLE
 674         select ARCH_USES_GETTIMEOFFSET
 675         select FIQ
 676         select HAVE_IDE
 677         select HAVE_PATA_PLATFORM
 678         select ISA_DMA_API
 679         select NEED_MACH_IO_H
 680         select NEED_MACH_MEMORY_H
 681         select NO_IOPORT
 682         select VIRT_TO_BUS
 683         help
 684           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 685           CD-ROM interface, serial and parallel port, and the floppy drive.
 686
 687 config ARCH_SA1100
 688         bool "SA1100-based"
 689         select ARCH_HAS_CPUFREQ
 690         select ARCH_MTD_XIP
 691         select ARCH_REQUIRE_GPIOLIB
 692         select ARCH_SPARSEMEM_ENABLE
 693         select CLKDEV_LOOKUP
 694         select CLKSRC_MMIO
 695         select CPU_FREQ
 696         select CPU_SA1100
 697         select GENERIC_CLOCKEVENTS
 698         select HAVE_IDE
 699         select ISA
 700         select NEED_MACH_MEMORY_H
 701         select SPARSE_IRQ
 702         help
 703           Support for StrongARM 11x0 based boards.
 704
 705 config ARCH_S3C24XX
 706         bool "Samsung S3C24XX SoCs"
 707         select ARCH_HAS_CPUFREQ
 708         select ARCH_REQUIRE_GPIOLIB
 709         select CLKDEV_LOOKUP
 710         select CLKSRC_SAMSUNG_PWM
 711         select GENERIC_CLOCKEVENTS
 712         select GPIO_SAMSUNG
 713         select HAVE_S3C2410_I2C if I2C
 714         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 715         select HAVE_S3C_RTC if RTC_CLASS
 716         select MULTI_IRQ_HANDLER
 717         select NEED_MACH_IO_H
 718         select SAMSUNG_ATAGS
 719         help
 720           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 721           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 722           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 723           Samsung SMDK2410 development board (and derivatives).
 724
 725 config ARCH_S3C64XX
 726         bool "Samsung S3C64XX"
 727         select ARCH_HAS_CPUFREQ
 728         select ARCH_REQUIRE_GPIOLIB
 729         select ARM_AMBA
 730         select ARM_VIC
 731         select CLKDEV_LOOKUP
 732         select CLKSRC_SAMSUNG_PWM
 733         select COMMON_CLK
 734         select CPU_V6
 735         select GENERIC_CLOCKEVENTS
 736         select GPIO_SAMSUNG
 737         select HAVE_S3C2410_I2C if I2C
 738         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 739         select HAVE_TCM
 740         select NO_IOPORT
 741         select PLAT_SAMSUNG
 742         select PM_GENERIC_DOMAINS
 743         select S3C_DEV_NAND
 744         select S3C_GPIO_TRACK
 745         select SAMSUNG_ATAGS
 746         select SAMSUNG_WAKEMASK
 747         select SAMSUNG_WDT_RESET
 748         select USB_ARCH_HAS_OHCI
 749         help
 750           Samsung S3C64XX series based systems
 751
 752 config ARCH_S5P64X0
 753         bool "Samsung S5P6440 S5P6450"
 754         select CLKDEV_LOOKUP
 755         select CLKSRC_SAMSUNG_PWM
 756         select CPU_V6
 757         select GENERIC_CLOCKEVENTS
 758         select GPIO_SAMSUNG
 759         select HAVE_S3C2410_I2C if I2C
 760         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 761         select HAVE_S3C_RTC if RTC_CLASS
 762         select NEED_MACH_GPIO_H
 763         select SAMSUNG_ATAGS
 764         select SAMSUNG_WDT_RESET
 765         help
 766           Samsung S5P64X0 CPU based systems, such as the Samsung SMDK6440,
 767           SMDK6450.
 768
 769 config ARCH_S5PC100
 770         bool "Samsung S5PC100"
 771         select ARCH_REQUIRE_GPIOLIB
 772         select CLKDEV_LOOKUP
 773         select CLKSRC_SAMSUNG_PWM
 774         select CPU_V7
 775         select GENERIC_CLOCKEVENTS
 776         select GPIO_SAMSUNG
 777         select HAVE_S3C2410_I2C if I2C
 778         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 779         select HAVE_S3C_RTC if RTC_CLASS
 780         select NEED_MACH_GPIO_H
 781         select SAMSUNG_ATAGS
 782         select SAMSUNG_WDT_RESET
 783         help
 784           Samsung S5PC100 series based systems
 785
 786 config ARCH_S5PV210
 787         bool "Samsung S5PV210/S5PC110"
 788         select ARCH_HAS_CPUFREQ
 789         select ARCH_HAS_HOLES_MEMORYMODEL
 790         select ARCH_SPARSEMEM_ENABLE
 791         select CLKDEV_LOOKUP
 792         select CLKSRC_SAMSUNG_PWM
 793         select CPU_V7
 794         select GENERIC_CLOCKEVENTS
 795         select GPIO_SAMSUNG
 796         select HAVE_S3C2410_I2C if I2C
 797         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 798         select HAVE_S3C_RTC if RTC_CLASS
 799         select NEED_MACH_GPIO_H
 800         select NEED_MACH_MEMORY_H
 801         select SAMSUNG_ATAGS
 802         help
 803           Samsung S5PV210/S5PC110 series based systems
 804
 805 config ARCH_EXYNOS
 806         bool "Samsung EXYNOS"
 807         select ARCH_HAS_CPUFREQ
 808         select ARCH_HAS_HOLES_MEMORYMODEL
 809         select ARCH_REQUIRE_GPIOLIB
 810         select ARCH_SPARSEMEM_ENABLE
 811         select ARM_GIC
 812         select COMMON_CLK
 813         select CPU_V7
 814         select GENERIC_CLOCKEVENTS
 815         select HAVE_S3C2410_I2C if I2C
 816         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 817         select HAVE_S3C_RTC if RTC_CLASS
 818         select NEED_MACH_MEMORY_H
 819         select SPARSE_IRQ
 820         select USE_OF
 821         help
 822           Support for SAMSUNG's EXYNOS SoCs (EXYNOS4/5)
 823
 824 config ARCH_DAVINCI
 825         bool "TI DaVinci"
 826         select ARCH_HAS_HOLES_MEMORYMODEL
 827         select ARCH_REQUIRE_GPIOLIB
 828         select CLKDEV_LOOKUP
 829         select GENERIC_ALLOCATOR
 830         select GENERIC_CLOCKEVENTS
 831         select GENERIC_IRQ_CHIP
 832         select HAVE_IDE
 833         select TI_PRIV_EDMA
 834         select USE_OF
 835         select ZONE_DMA
 836         help
 837           Support for TI's DaVinci platform.
 838
 839 config ARCH_OMAP1
 840         bool "TI OMAP1"
 841         depends on MMU
 842         select ARCH_HAS_CPUFREQ
 843         select ARCH_HAS_HOLES_MEMORYMODEL
 844         select ARCH_OMAP
 845         select ARCH_REQUIRE_GPIOLIB
 846         select CLKDEV_LOOKUP
 847         select CLKSRC_MMIO
 848         select GENERIC_CLOCKEVENTS
 849         select GENERIC_IRQ_CHIP
 850         select HAVE_IDE
 851         select IRQ_DOMAIN
 852         select NEED_MACH_IO_H if PCCARD
 853         select NEED_MACH_MEMORY_H
 854         help
 855           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 856
 857 endchoice
 858
 859 menu "Multiple platform selection"
 860         depends on ARCH_MULTIPLATFORM
 861
 862 comment "CPU Core family selection"
 863
 864 config ARCH_MULTI_V4T
 865         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 866         depends on !ARCH_MULTI_V6_V7
 867         select ARCH_MULTI_V4_V5
 868         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 869                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 870                 CPU_ARM925T || CPU_ARM940T)
 871
 872 config ARCH_MULTI_V5
 873         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 874         depends on !ARCH_MULTI_V6_V7
 875         select ARCH_MULTI_V4_V5
 876         select CPU_ARM926T if (!CPU_ARM946E || CPU_ARM1020 || \
 877                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 878                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 879
 880 config ARCH_MULTI_V4_V5
 881         bool
 882
 883 config ARCH_MULTI_V6
 884         bool "ARMv6 based platforms (ARM11)"
 885         select ARCH_MULTI_V6_V7
 886         select CPU_V6
 887
 888 config ARCH_MULTI_V7
 889         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 890         default y
 891         select ARCH_MULTI_V6_V7
 892         select CPU_V7
 893
 894 config ARCH_MULTI_V6_V7
 895         bool
 896
 897 config ARCH_MULTI_CPU_AUTO
 898         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 899         select ARCH_MULTI_V5
 900
 901 endmenu
 902
 903 #
 904 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 905 # Kconfigs may be included either alphabetically (according to the
 906 # plat- suffix) or along side the corresponding mach-* source.
 907 #
 908 source "arch/arm/mach-mvebu/Kconfig"
 909
 910 source "arch/arm/mach-at91/Kconfig"
 911
 912 source "arch/arm/mach-bcm/Kconfig"
 913
 914 source "arch/arm/mach-bcm2835/Kconfig"
 915
 916 source "arch/arm/mach-clps711x/Kconfig"
 917
 918 source "arch/arm/mach-cns3xxx/Kconfig"
 919
 920 source "arch/arm/mach-davinci/Kconfig"
 921
 922 source "arch/arm/mach-dove/Kconfig"
 923
 924 source "arch/arm/mach-ep93xx/Kconfig"
 925
 926 source "arch/arm/mach-footbridge/Kconfig"
 927
 928 source "arch/arm/mach-gemini/Kconfig"
 929
 930 source "arch/arm/mach-highbank/Kconfig"
 931
 932 source "arch/arm/mach-integrator/Kconfig"
 933
 934 source "arch/arm/mach-iop32x/Kconfig"
 935
 936 source "arch/arm/mach-iop33x/Kconfig"
 937
 938 source "arch/arm/mach-iop13xx/Kconfig"
 939
 940 source "arch/arm/mach-ixp4xx/Kconfig"
 941
 942 source "arch/arm/mach-keystone/Kconfig"
 943
 944 source "arch/arm/mach-kirkwood/Kconfig"
 945
 946 source "arch/arm/mach-ks8695/Kconfig"
 947
 948 source "arch/arm/mach-msm/Kconfig"
 949
 950 source "arch/arm/mach-mv78xx0/Kconfig"
 951
 952 source "arch/arm/mach-imx/Kconfig"
 953
 954 source "arch/arm/mach-mxs/Kconfig"
 955
 956 source "arch/arm/mach-netx/Kconfig"
 957
 958 source "arch/arm/mach-nomadik/Kconfig"
 959
 960 source "arch/arm/mach-nspire/Kconfig"
 961
 962 source "arch/arm/plat-omap/Kconfig"
 963
 964 source "arch/arm/mach-omap1/Kconfig"
 965
 966 source "arch/arm/mach-omap2/Kconfig"
 967
 968 source "arch/arm/mach-orion5x/Kconfig"
 969
 970 source "arch/arm/mach-picoxcell/Kconfig"
 971
 972 source "arch/arm/mach-pxa/Kconfig"
 973 source "arch/arm/plat-pxa/Kconfig"
 974
 975 source "arch/arm/mach-mmp/Kconfig"
 976
 977 source "arch/arm/mach-realview/Kconfig"
 978
 979 source "arch/arm/mach-rockchip/Kconfig"
 980
 981 source "arch/arm/mach-sa1100/Kconfig"
 982
 983 source "arch/arm/plat-samsung/Kconfig"
 984
 985 source "arch/arm/mach-socfpga/Kconfig"
 986
 987 source "arch/arm/mach-spear/Kconfig"
 988
 989 source "arch/arm/mach-sti/Kconfig"
 990
 991 source "arch/arm/mach-s3c24xx/Kconfig"
 992
 993 source "arch/arm/mach-s3c64xx/Kconfig"
 994
 995 source "arch/arm/mach-s5p64x0/Kconfig"
 996
 997 source "arch/arm/mach-s5pc100/Kconfig"
 998
 999 source "arch/arm/mach-s5pv210/Kconfig"
1000
1001 source "arch/arm/mach-exynos/Kconfig"
1002
1003 source "arch/arm/mach-shmobile/Kconfig"
1004
1005 source "arch/arm/mach-sunxi/Kconfig"
1006
1007 source "arch/arm/mach-prima2/Kconfig"
1008
1009 source "arch/arm/mach-tegra/Kconfig"
1010
1011 source "arch/arm/mach-u300/Kconfig"
1012
1013 source "arch/arm/mach-ux500/Kconfig"
1014
1015 source "arch/arm/mach-versatile/Kconfig"
1016
1017 source "arch/arm/mach-vexpress/Kconfig"
1018 source "arch/arm/plat-versatile/Kconfig"
1019
1020 source "arch/arm/mach-virt/Kconfig"
1021
1022 source "arch/arm/mach-vt8500/Kconfig"
1023
1024 source "arch/arm/mach-w90x900/Kconfig"
1025
1026 source "arch/arm/mach-zynq/Kconfig"
1027
1028 # Definitions to make life easier
1029 config ARCH_ACORN
1030         bool
1031
1032 config PLAT_IOP
1033         bool
1034         select GENERIC_CLOCKEVENTS
1035
1036 config PLAT_ORION
1037         bool
1038         select CLKSRC_MMIO
1039         select COMMON_CLK
1040         select GENERIC_IRQ_CHIP
1041         select IRQ_DOMAIN
1042
1043 config PLAT_ORION_LEGACY
1044         bool
1045         select PLAT_ORION
1046
1047 config PLAT_PXA
1048         bool
1049
1050 config PLAT_VERSATILE
1051         bool
1052
1053 config ARM_TIMER_SP804
1054         bool
1055         select CLKSRC_MMIO
1056         select CLKSRC_OF if OF
1057
1058 source arch/arm/mm/Kconfig
1059
1060 config ARM_NR_BANKS
1061         int
1062         default 16 if ARCH_EP93XX
1063         default 8
1064
1065 config IWMMXT
1066         bool "Enable iWMMXt support" if !CPU_PJ4
1067         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4
1068         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4
1069         help
1070           Enable support for iWMMXt context switching at run time if
1071           running on a CPU that supports it.
1072
1073 config MULTI_IRQ_HANDLER
1074         bool
1075         help
1076           Allow each machine to specify it's own IRQ handler at run time.
1077
1078 if !MMU
1079 source "arch/arm/Kconfig-nommu"
1080 endif
1081
1082 config PJ4B_ERRATA_4742
1083         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1084         depends on CPU_PJ4B && MACH_ARMADA_370
1085         default y
1086         help
1087           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1088           Event (WFE) IDLE states, a specific timing sensitivity exists between
1089           the retiring WFI/WFE instructions and the newly issued subsequent
1090           instructions.  This sensitivity can result in a CPU hang scenario.
1091           Workaround:
1092           The software must insert either a Data Synchronization Barrier (DSB)
1093           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1094           instruction
1095
1096 config ARM_ERRATA_326103
1097         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1098         depends on CPU_V6
1099         help
1100           Executing a SWP instruction to read-only memory does not set bit 11
1101           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1102           treat the access as a read, preventing a COW from occurring and
1103           causing the faulting task to livelock.
1104
1105 config ARM_ERRATA_411920
1106         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1107         depends on CPU_V6 || CPU_V6K
1108         help
1109           Invalidation of the Instruction Cache operation can
1110           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1111           It does not affect the MPCore. This option enables the ARM Ltd.
1112           recommended workaround.
1113
1114 config ARM_ERRATA_430973
1115         bool "ARM errata: Stale prediction on replaced interworking branch"
1116         depends on CPU_V7
1117         help
1118           This option enables the workaround for the 430973 Cortex-A8
1119           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1120           interworking branch is replaced with another code sequence at the
1121           same virtual address, whether due to self-modifying code or virtual
1122           to physical address re-mapping, Cortex-A8 does not recover from the
1123           stale interworking branch prediction. This results in Cortex-A8
1124           executing the new code sequence in the incorrect ARM or Thumb state.
1125           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1126           and also flushes the branch target cache at every context switch.
1127           Note that setting specific bits in the ACTLR register may not be
1128           available in non-secure mode.
1129
1130 config ARM_ERRATA_458693
1131         bool "ARM errata: Processor deadlock when a false hazard is created"
1132         depends on CPU_V7
1133         depends on !ARCH_MULTIPLATFORM
1134         help
1135           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1136           erratum. For very specific sequences of memory operations, it is
1137           possible for a hazard condition intended for a cache line to instead
1138           be incorrectly associated with a different cache line. This false
1139           hazard might then cause a processor deadlock. The workaround enables
1140           the L1 caching of the NEON accesses and disables the PLD instruction
1141           in the ACTLR register. Note that setting specific bits in the ACTLR
1142           register may not be available in non-secure mode.
1143
1144 config ARM_ERRATA_460075
1145         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1146         depends on CPU_V7
1147         depends on !ARCH_MULTIPLATFORM
1148         help
1149           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1150           erratum. Any asynchronous access to the L2 cache may encounter a
1151           situation in which recent store transactions to the L2 cache are lost
1152           and overwritten with stale memory contents from external memory. The
1153           workaround disables the write-allocate mode for the L2 cache via the
1154           ACTLR register. Note that setting specific bits in the ACTLR register
1155           may not be available in non-secure mode.
1156
1157 config ARM_ERRATA_742230
1158         bool "ARM errata: DMB operation may be faulty"
1159         depends on CPU_V7 && SMP
1160         depends on !ARCH_MULTIPLATFORM
1161         help
1162           This option enables the workaround for the 742230 Cortex-A9
1163           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1164           between two write operations may not ensure the correct visibility
1165           ordering of the two writes. This workaround sets a specific bit in
1166           the diagnostic register of the Cortex-A9 which causes the DMB
1167           instruction to behave as a DSB, ensuring the correct behaviour of
1168           the two writes.
1169
1170 config ARM_ERRATA_742231
1171         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1172         depends on CPU_V7 && SMP
1173         depends on !ARCH_MULTIPLATFORM
1174         help
1175           This option enables the workaround for the 742231 Cortex-A9
1176           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1177           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1178           accessing some data located in the same cache line, may get corrupted
1179           data due to bad handling of the address hazard when the line gets
1180           replaced from one of the CPUs at the same time as another CPU is
1181           accessing it. This workaround sets specific bits in the diagnostic
1182           register of the Cortex-A9 which reduces the linefill issuing
1183           capabilities of the processor.
1184
1185 config PL310_ERRATA_588369
1186         bool "PL310 errata: Clean & Invalidate maintenance operations do not invalidate clean lines"
1187         depends on CACHE_L2X0
1188         help
1189            The PL310 L2 cache controller implements three types of Clean &
1190            Invalidate maintenance operations: by Physical Address
1191            (offset 0x7F0), by Index/Way (0x7F8) and by Way (0x7FC).
1192            They are architecturally defined to behave as the execution of a
1193            clean operation followed immediately by an invalidate operation,
1194            both performing to the same memory location. This functionality
1195            is not correctly implemented in PL310 as clean lines are not
1196            invalidated as a result of these operations.
1197
1198 config ARM_ERRATA_643719
1199         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1200         depends on CPU_V7 && SMP
1201         help
1202           This option enables the workaround for the 643719 Cortex-A9 (prior to
1203           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1204           register returns zero when it should return one. The workaround
1205           corrects this value, ensuring cache maintenance operations which use
1206           it behave as intended and avoiding data corruption.
1207
1208 config ARM_ERRATA_720789
1209         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1210         depends on CPU_V7
1211         help
1212           This option enables the workaround for the 720789 Cortex-A9 (prior to
1213           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1214           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1215           As a consequence of this erratum, some TLB entries which should be
1216           invalidated are not, resulting in an incoherency in the system page
1217           tables. The workaround changes the TLB flushing routines to invalidate
1218           entries regardless of the ASID.
1219
1220 config PL310_ERRATA_727915
1221         bool "PL310 errata: Background Clean & Invalidate by Way operation can cause data corruption"
1222         depends on CACHE_L2X0
1223         help
1224           PL310 implements the Clean & Invalidate by Way L2 cache maintenance
1225           operation (offset 0x7FC). This operation runs in background so that
1226           PL310 can handle normal accesses while it is in progress. Under very
1227           rare circumstances, due to this erratum, write data can be lost when
1228           PL310 treats a cacheable write transaction during a Clean &
1229           Invalidate by Way operation.
1230
1231 config ARM_ERRATA_743622
1232         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1233         depends on CPU_V7
1234         depends on !ARCH_MULTIPLATFORM
1235         help
1236           This option enables the workaround for the 743622 Cortex-A9
1237           (r2p*) erratum. Under very rare conditions, a faulty
1238           optimisation in the Cortex-A9 Store Buffer may lead to data
1239           corruption. This workaround sets a specific bit in the diagnostic
1240           register of the Cortex-A9 which disables the Store Buffer
1241           optimisation, preventing the defect from occurring. This has no
1242           visible impact on the overall performance or power consumption of the
1243           processor.
1244
1245 config ARM_ERRATA_751472
1246         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1247         depends on CPU_V7
1248         depends on !ARCH_MULTIPLATFORM
1249         help
1250           This option enables the workaround for the 751472 Cortex-A9 (prior
1251           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1252           completion of a following broadcasted operation if the second
1253           operation is received by a CPU before the ICIALLUIS has completed,
1254           potentially leading to corrupted entries in the cache or TLB.
1255
1256 config PL310_ERRATA_753970
1257         bool "PL310 errata: cache sync operation may be faulty"
1258         depends on CACHE_PL310
1259         help
1260           This option enables the workaround for the 753970 PL310 (r3p0) erratum.
1261
1262           Under some condition the effect of cache sync operation on
1263           the store buffer still remains when the operation completes.
1264           This means that the store buffer is always asked to drain and
1265           this prevents it from merging any further writes. The workaround
1266           is to replace the normal offset of cache sync operation (0x730)
1267           by another offset targeting an unmapped PL310 register 0x740.
1268           This has the same effect as the cache sync operation: store buffer
1269           drain and waiting for all buffers empty.
1270
1271 config ARM_ERRATA_754322
1272         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1273         depends on CPU_V7
1274         help
1275           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1276           r3p*) erratum. A speculative memory access may cause a page table walk
1277           which starts prior to an ASID switch but completes afterwards. This
1278           can populate the micro-TLB with a stale entry which may be hit with
1279           the new ASID. This workaround places two dsb instructions in the mm
1280           switching code so that no page table walks can cross the ASID switch.
1281
1282 config ARM_ERRATA_754327
1283         bool "ARM errata: no automatic Store Buffer drain"
1284         depends on CPU_V7 && SMP
1285         help
1286           This option enables the workaround for the 754327 Cortex-A9 (prior to
1287           r2p0) erratum. The Store Buffer does not have any automatic draining
1288           mechanism and therefore a livelock may occur if an external agent
1289           continuously polls a memory location waiting to observe an update.
1290           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1291           written polling loops from denying visibility of updates to memory.
1292
1293 config ARM_ERRATA_364296
1294         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1295         depends on CPU_V6
1296         help
1297           This options enables the workaround for the 364296 ARM1136
1298           r0p2 erratum (possible cache data corruption with
1299           hit-under-miss enabled). It sets the undocumented bit 31 in
1300           the auxiliary control register and the FI bit in the control
1301           register, thus disabling hit-under-miss without putting the
1302           processor into full low interrupt latency mode. ARM11MPCore
1303           is not affected.
1304
1305 config ARM_ERRATA_764369
1306         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1307         depends on CPU_V7 && SMP
1308         help
1309           This option enables the workaround for erratum 764369
1310           affecting Cortex-A9 MPCore with two or more processors (all
1311           current revisions). Under certain timing circumstances, a data
1312           cache line maintenance operation by MVA targeting an Inner
1313           Shareable memory region may fail to proceed up to either the
1314           Point of Coherency or to the Point of Unification of the
1315           system. This workaround adds a DSB instruction before the
1316           relevant cache maintenance functions and sets a specific bit
1317           in the diagnostic control register of the SCU.
1318
1319 config PL310_ERRATA_769419
1320         bool "PL310 errata: no automatic Store Buffer drain"
1321         depends on CACHE_L2X0
1322         help
1323           On revisions of the PL310 prior to r3p2, the Store Buffer does
1324           not automatically drain. This can cause normal, non-cacheable
1325           writes to be retained when the memory system is idle, leading
1326           to suboptimal I/O performance for drivers using coherent DMA.
1327           This option adds a write barrier to the cpu_idle loop so that,
1328           on systems with an outer cache, the store buffer is drained
1329           explicitly.
1330
1331 config ARM_ERRATA_775420
1332        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1333        depends on CPU_V7
1334        help
1335          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1336          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1337          operation aborts with MMU exception, it might cause the processor
1338          to deadlock. This workaround puts DSB before executing ISB if
1339          an abort may occur on cache maintenance.
1340
1341 config ARM_ERRATA_798181
1342         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1343         depends on CPU_V7 && SMP
1344         help
1345           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1346           adequately shooting down all use of the old entries. This
1347           option enables the Linux kernel workaround for this erratum
1348           which sends an IPI to the CPUs that are running the same ASID
1349           as the one being invalidated.
1350
1351 config ARM_ERRATA_773022
1352         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1353         depends on CPU_V7
1354         help
1355           This option enables the workaround for the 773022 Cortex-A15
1356           (up to r0p4) erratum. In certain rare sequences of code, the
1357           loop buffer may deliver incorrect instructions. This
1358           workaround disables the loop buffer to avoid the erratum.
1359
1360 endmenu
1361
1362 source "arch/arm/common/Kconfig"
1363
1364 menu "Bus support"
1365
1366 config ARM_AMBA
1367         bool
1368
1369 config ISA
1370         bool
1371         help
1372           Find out whether you have ISA slots on your motherboard.  ISA is the
1373           name of a bus system, i.e. the way the CPU talks to the other stuff
1374           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1375           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1376           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1377
1378 # Select ISA DMA controller support
1379 config ISA_DMA
1380         bool
1381         select ISA_DMA_API
1382
1383 # Select ISA DMA interface
1384 config ISA_DMA_API
1385         bool
1386
1387 config PCI
1388         bool "PCI support" if MIGHT_HAVE_PCI
1389         help
1390           Find out whether you have a PCI motherboard. PCI is the name of a
1391           bus system, i.e. the way the CPU talks to the other stuff inside
1392           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1393           VESA. If you have PCI, say Y, otherwise N.
1394
1395 config PCI_DOMAINS
1396         bool
1397         depends on PCI
1398
1399 config PCI_NANOENGINE
1400         bool "BSE nanoEngine PCI support"
1401         depends on SA1100_NANOENGINE
1402         help
1403           Enable PCI on the BSE nanoEngine board.
1404
1405 config PCI_SYSCALL
1406         def_bool PCI
1407
1408 config PCI_HOST_ITE8152
1409         bool
1410         depends on PCI && MACH_ARMCORE
1411         default y
1412         select DMABOUNCE
1413
1414 source "drivers/pci/Kconfig"
1415 source "drivers/pci/pcie/Kconfig"
1416
1417 source "drivers/pcmcia/Kconfig"
1418
1419 endmenu
1420
1421 menu "Kernel Features"
1422
1423 config HAVE_SMP
1424         bool
1425         help
1426           This option should be selected by machines which have an SMP-
1427           capable CPU.
1428
1429           The only effect of this option is to make the SMP-related
1430           options available to the user for configuration.
1431
1432 config SMP
1433         bool "Symmetric Multi-Processing"
1434         depends on CPU_V6K || CPU_V7
1435         depends on GENERIC_CLOCKEVENTS
1436         depends on HAVE_SMP
1437         depends on MMU || ARM_MPU
1438         help
1439           This enables support for systems with more than one CPU. If you have
1440           a system with only one CPU, like most personal computers, say N. If
1441           you have a system with more than one CPU, say Y.
1442
1443           If you say N here, the kernel will run on single and multiprocessor
1444           machines, but will use only one CPU of a multiprocessor machine. If
1445           you say Y here, the kernel will run on many, but not all, single
1446           processor machines. On a single processor machine, the kernel will
1447           run faster if you say N here.
1448
1449           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1450           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1451           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1452
1453           If you don't know what to do here, say N.
1454
1455 config SMP_ON_UP
1456         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1457         depends on SMP && !XIP_KERNEL && MMU
1458         default y
1459         help
1460           SMP kernels contain instructions which fail on non-SMP processors.
1461           Enabling this option allows the kernel to modify itself to make
1462           these instructions safe.  Disabling it allows about 1K of space
1463           savings.
1464
1465           If you don't know what to do here, say Y.
1466
1467 config ARM_CPU_TOPOLOGY
1468         bool "Support cpu topology definition"
1469         depends on SMP && CPU_V7
1470         default y
1471         help
1472           Support ARM cpu topology definition. The MPIDR register defines
1473           affinity between processors which is then used to describe the cpu
1474           topology of an ARM System.
1475
1476 config SCHED_MC
1477         bool "Multi-core scheduler support"
1478         depends on ARM_CPU_TOPOLOGY
1479         help
1480           Multi-core scheduler support improves the CPU scheduler's decision
1481           making when dealing with multi-core CPU chips at a cost of slightly
1482           increased overhead in some places. If unsure say N here.
1483
1484 config SCHED_SMT
1485         bool "SMT scheduler support"
1486         depends on ARM_CPU_TOPOLOGY
1487         help
1488           Improves the CPU scheduler's decision making when dealing with
1489           MultiThreading at a cost of slightly increased overhead in some
1490           places. If unsure say N here.
1491
1492 config HAVE_ARM_SCU
1493         bool
1494         help
1495           This option enables support for the ARM system coherency unit
1496
1497 config HAVE_ARM_ARCH_TIMER
1498         bool "Architected timer support"
1499         depends on CPU_V7
1500         select ARM_ARCH_TIMER
1501         select GENERIC_CLOCKEVENTS
1502         help
1503           This option enables support for the ARM architected timer
1504
1505 config HAVE_ARM_TWD
1506         bool
1507         depends on SMP
1508         select CLKSRC_OF if OF
1509         help
1510           This options enables support for the ARM timer and watchdog unit
1511
1512 config MCPM
1513         bool "Multi-Cluster Power Management"
1514         depends on CPU_V7 && SMP
1515         help
1516           This option provides the common power management infrastructure
1517           for (multi-)cluster based systems, such as big.LITTLE based
1518           systems.
1519
1520 config BIG_LITTLE
1521         bool "big.LITTLE support (Experimental)"
1522         depends on CPU_V7 && SMP
1523         select MCPM
1524         help
1525           This option enables support selections for the big.LITTLE
1526           system architecture.
1527
1528 config BL_SWITCHER
1529         bool "big.LITTLE switcher support"
1530         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU
1531         select CPU_PM
1532         select ARM_CPU_SUSPEND
1533         help
1534           The big.LITTLE "switcher" provides the core functionality to
1535           transparently handle transition between a cluster of A15's
1536           and a cluster of A7's in a big.LITTLE system.
1537
1538 config BL_SWITCHER_DUMMY_IF
1539         tristate "Simple big.LITTLE switcher user interface"
1540         depends on BL_SWITCHER && DEBUG_KERNEL
1541         help
1542           This is a simple and dummy char dev interface to control
1543           the big.LITTLE switcher core code.  It is meant for
1544           debugging purposes only.
1545
1546 choice
1547         prompt "Memory split"
1548         default VMSPLIT_3G
1549         help
1550           Select the desired split between kernel and user memory.
1551
1552           If you are not absolutely sure what you are doing, leave this
1553           option alone!
1554
1555         config VMSPLIT_3G
1556                 bool "3G/1G user/kernel split"
1557         config VMSPLIT_2G
1558                 bool "2G/2G user/kernel split"
1559         config VMSPLIT_1G
1560                 bool "1G/3G user/kernel split"
1561 endchoice
1562
1563 config PAGE_OFFSET
1564         hex
1565         default 0x40000000 if VMSPLIT_1G
1566         default 0x80000000 if VMSPLIT_2G
1567         default 0xC0000000
1568
1569 config NR_CPUS
1570         int "Maximum number of CPUs (2-32)"
1571         range 2 32
1572         depends on SMP
1573         default "4"
1574
1575 config HOTPLUG_CPU
1576         bool "Support for hot-pluggable CPUs"
1577         depends on SMP
1578         help
1579           Say Y here to experiment with turning CPUs off and on.  CPUs
1580           can be controlled through /sys/devices/system/cpu.
1581
1582 config ARM_PSCI
1583         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1584         depends on CPU_V7
1585         help
1586           Say Y here if you want Linux to communicate with system firmware
1587           implementing the PSCI specification for CPU-centric power
1588           management operations described in ARM document number ARM DEN
1589           0022A ("Power State Coordination Interface System Software on
1590           ARM processors").
1591
1592 # The GPIO number here must be sorted by descending number. In case of
1593 # a multiplatform kernel, we just want the highest value required by the
1594 # selected platforms.
1595 config ARCH_NR_GPIO
1596         int
1597         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1598         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX
1599         default 392 if ARCH_U8500
1600         default 352 if ARCH_VT8500
1601         default 288 if ARCH_SUNXI
1602         default 264 if MACH_H4700
1603         default 0
1604         help
1605           Maximum number of GPIOs in the system.
1606
1607           If unsure, leave the default value.
1608
1609 source kernel/Kconfig.preempt
1610
1611 config HZ_FIXED
1612         int
1613         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || ARCH_S5P64X0 || \
1614                 ARCH_S5PV210 || ARCH_EXYNOS4
1615         default AT91_TIMER_HZ if ARCH_AT91
1616         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE
1617         default 0
1618
1619 choice
1620         depends on HZ_FIXED = 0
1621         prompt "Timer frequency"
1622
1623 config HZ_100
1624         bool "100 Hz"
1625
1626 config HZ_200
1627         bool "200 Hz"
1628
1629 config HZ_250
1630         bool "250 Hz"
1631
1632 config HZ_300
1633         bool "300 Hz"
1634
1635 config HZ_500
1636         bool "500 Hz"
1637
1638 config HZ_1000
1639         bool "1000 Hz"
1640
1641 endchoice
1642
1643 config HZ
1644         int
1645         default HZ_FIXED if HZ_FIXED != 0
1646         default 100 if HZ_100
1647         default 200 if HZ_200
1648         default 250 if HZ_250
1649         default 300 if HZ_300
1650         default 500 if HZ_500
1651         default 1000
1652
1653 config SCHED_HRTICK
1654         def_bool HIGH_RES_TIMERS
1655
1656 config THUMB2_KERNEL
1657         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1658         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1659         default y if CPU_THUMBONLY
1660         select AEABI
1661         select ARM_ASM_UNIFIED
1662         select ARM_UNWIND
1663         help
1664           By enabling this option, the kernel will be compiled in
1665           Thumb-2 mode. A compiler/assembler that understand the unified
1666           ARM-Thumb syntax is needed.
1667
1668           If unsure, say N.
1669
1670 config THUMB2_AVOID_R_ARM_THM_JUMP11
1671         bool "Work around buggy Thumb-2 short branch relocations in gas"
1672         depends on THUMB2_KERNEL && MODULES
1673         default y
1674         help
1675           Various binutils versions can resolve Thumb-2 branches to
1676           locally-defined, preemptible global symbols as short-range "b.n"
1677           branch instructions.
1678
1679           This is a problem, because there's no guarantee the final
1680           destination of the symbol, or any candidate locations for a
1681           trampoline, are within range of the branch.  For this reason, the
1682           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1683           relocation in modules at all, and it makes little sense to add
1684           support.
1685
1686           The symptom is that the kernel fails with an "unsupported
1687           relocation" error when loading some modules.
1688
1689           Until fixed tools are available, passing
1690           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1691           code which hits this problem, at the cost of a bit of extra runtime
1692           stack usage in some cases.
1693
1694           The problem is described in more detail at:
1695               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1696
1697           Only Thumb-2 kernels are affected.
1698
1699           Unless you are sure your tools don't have this problem, say Y.
1700
1701 config ARM_ASM_UNIFIED
1702         bool
1703
1704 config AEABI
1705         bool "Use the ARM EABI to compile the kernel"
1706         help
1707           This option allows for the kernel to be compiled using the latest
1708           ARM ABI (aka EABI).  This is only useful if you are using a user
1709           space environment that is also compiled with EABI.
1710
1711           Since there are major incompatibilities between the legacy ABI and
1712           EABI, especially with regard to structure member alignment, this
1713           option also changes the kernel syscall calling convention to
1714           disambiguate both ABIs and allow for backward compatibility support
1715           (selected with CONFIG_OABI_COMPAT).
1716
1717           To use this you need GCC version 4.0.0 or later.
1718
1719 config OABI_COMPAT
1720         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1721         depends on AEABI && !THUMB2_KERNEL
1722         help
1723           This option preserves the old syscall interface along with the
1724           new (ARM EABI) one. It also provides a compatibility layer to
1725           intercept syscalls that have structure arguments which layout
1726           in memory differs between the legacy ABI and the new ARM EABI
1727           (only for non "thumb" binaries). This option adds a tiny
1728           overhead to all syscalls and produces a slightly larger kernel.
1729
1730           The seccomp filter system will not be available when this is
1731           selected, since there is no way yet to sensibly distinguish
1732           between calling conventions during filtering.
1733
1734           If you know you'll be using only pure EABI user space then you
1735           can say N here. If this option is not selected and you attempt
1736           to execute a legacy ABI binary then the result will be
1737           UNPREDICTABLE (in fact it can be predicted that it won't work
1738           at all). If in doubt say N.
1739
1740 config ARCH_HAS_HOLES_MEMORYMODEL
1741         bool
1742
1743 config ARCH_SPARSEMEM_ENABLE
1744         bool
1745
1746 config ARCH_SPARSEMEM_DEFAULT
1747         def_bool ARCH_SPARSEMEM_ENABLE
1748
1749 config ARCH_SELECT_MEMORY_MODEL
1750         def_bool ARCH_SPARSEMEM_ENABLE
1751
1752 config HAVE_ARCH_PFN_VALID
1753         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1754
1755 config HIGHMEM
1756         bool "High Memory Support"
1757         depends on MMU
1758         help
1759           The address space of ARM processors is only 4 Gigabytes large
1760           and it has to accommodate user address space, kernel address
1761           space as well as some memory mapped IO. That means that, if you
1762           have a large amount of physical memory and/or IO, not all of the
1763           memory can be "permanently mapped" by the kernel. The physical
1764           memory that is not permanently mapped is called "high memory".
1765
1766           Depending on the selected kernel/user memory split, minimum
1767           vmalloc space and actual amount of RAM, you may not need this
1768           option which should result in a slightly faster kernel.
1769
1770           If unsure, say n.
1771
1772 config HIGHPTE
1773         bool "Allocate 2nd-level pagetables from highmem"
1774         depends on HIGHMEM
1775
1776 config HW_PERF_EVENTS
1777         bool "Enable hardware performance counter support for perf events"
1778         depends on PERF_EVENTS
1779         default y
1780         help
1781           Enable hardware performance counter support for perf events. If
1782           disabled, perf events will use software events only.
1783
1784 config SYS_SUPPORTS_HUGETLBFS
1785        def_bool y
1786        depends on ARM_LPAE
1787
1788 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1789        def_bool y
1790        depends on ARM_LPAE
1791
1792 config ARCH_WANT_GENERAL_HUGETLB
1793         def_bool y
1794
1795 source "mm/Kconfig"
1796
1797 config FORCE_MAX_ZONEORDER
1798         int "Maximum zone order" if ARCH_SHMOBILE
1799         range 11 64 if ARCH_SHMOBILE
1800         default "12" if SOC_AM33XX
1801         default "9" if SA1111
1802         default "11"
1803         help
1804           The kernel memory allocator divides physically contiguous memory
1805           blocks into "zones", where each zone is a power of two number of
1806           pages.  This option selects the largest power of two that the kernel
1807           keeps in the memory allocator.  If you need to allocate very large
1808           blocks of physically contiguous memory, then you may need to
1809           increase this value.
1810
1811           This config option is actually maximum order plus one. For example,
1812           a value of 11 means that the largest free memory block is 2^10 pages.
1813
1814 config ALIGNMENT_TRAP
1815         bool
1816         depends on CPU_CP15_MMU
1817         default y if !ARCH_EBSA110
1818         select HAVE_PROC_CPU if PROC_FS
1819         help
1820           ARM processors cannot fetch/store information which is not
1821           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1822           address divisible by 4. On 32-bit ARM processors, these non-aligned
1823           fetch/store instructions will be emulated in software if you say
1824           here, which has a severe performance impact. This is necessary for
1825           correct operation of some network protocols. With an IP-only
1826           configuration it is safe to say N, otherwise say Y.
1827
1828 config UACCESS_WITH_MEMCPY
1829         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1830         depends on MMU
1831         default y if CPU_FEROCEON
1832         help
1833           Implement faster copy_to_user and clear_user methods for CPU
1834           cores where a 8-word STM instruction give significantly higher
1835           memory write throughput than a sequence of individual 32bit stores.
1836
1837           A possible side effect is a slight increase in scheduling latency
1838           between threads sharing the same address space if they invoke
1839           such copy operations with large buffers.
1840
1841           However, if the CPU data cache is using a write-allocate mode,
1842           this option is unlikely to provide any performance gain.
1843
1844 config SECCOMP
1845         bool
1846         prompt "Enable seccomp to safely compute untrusted bytecode"
1847         ---help---
1848           This kernel feature is useful for number crunching applications
1849           that may need to compute untrusted bytecode during their
1850           execution. By using pipes or other transports made available to
1851           the process as file descriptors supporting the read/write
1852           syscalls, it's possible to isolate those applications in
1853           their own address space using seccomp. Once seccomp is
1854           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1855           and the task is only allowed to execute a few safe syscalls
1856           defined by each seccomp mode.
1857
1858 config SWIOTLB
1859         def_bool y
1860
1861 config IOMMU_HELPER
1862         def_bool SWIOTLB
1863
1864 config XEN_DOM0
1865         def_bool y
1866         depends on XEN
1867
1868 config XEN
1869         bool "Xen guest support on ARM (EXPERIMENTAL)"
1870         depends on ARM && AEABI && OF
1871         depends on CPU_V7 && !CPU_V6
1872         depends on !GENERIC_ATOMIC64
1873         select ARM_PSCI
1874         select SWIOTLB_XEN
1875         help
1876           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1877
1878 endmenu
1879
1880 menu "Boot options"
1881
1882 config USE_OF
1883         bool "Flattened Device Tree support"
1884         select IRQ_DOMAIN
1885         select OF
1886         select OF_EARLY_FLATTREE
1887         help
1888           Include support for flattened device tree machine descriptions.
1889
1890 config ATAGS
1891         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1892         default y
1893         help
1894           This is the traditional way of passing data to the kernel at boot
1895           time. If you are solely relying on the flattened device tree (or
1896           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1897           to remove ATAGS support from your kernel binary.  If unsure,
1898           leave this to y.
1899
1900 config DEPRECATED_PARAM_STRUCT
1901         bool "Provide old way to pass kernel parameters"
1902         depends on ATAGS
1903         help
1904           This was deprecated in 2001 and announced to live on for 5 years.
1905           Some old boot loaders still use this way.
1906
1907 # Compressed boot loader in ROM.  Yes, we really want to ask about
1908 # TEXT and BSS so we preserve their values in the config files.
1909 config ZBOOT_ROM_TEXT
1910         hex "Compressed ROM boot loader base address"
1911         default "0"
1912         help
1913           The physical address at which the ROM-able zImage is to be
1914           placed in the target.  Platforms which normally make use of
1915           ROM-able zImage formats normally set this to a suitable
1916           value in their defconfig file.
1917
1918           If ZBOOT_ROM is not enabled, this has no effect.
1919
1920 config ZBOOT_ROM_BSS
1921         hex "Compressed ROM boot loader BSS address"
1922         default "0"
1923         help
1924           The base address of an area of read/write memory in the target
1925           for the ROM-able zImage which must be available while the
1926           decompressor is running. It must be large enough to hold the
1927           entire decompressed kernel plus an additional 128 KiB.
1928           Platforms which normally make use of ROM-able zImage formats
1929           normally set this to a suitable value in their defconfig file.
1930
1931           If ZBOOT_ROM is not enabled, this has no effect.
1932
1933 config ZBOOT_ROM
1934         bool "Compressed boot loader in ROM/flash"
1935         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1936         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1937         help
1938           Say Y here if you intend to execute your compressed kernel image
1939           (zImage) directly from ROM or flash.  If unsure, say N.
1940
1941 choice
1942         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
1943         depends on ZBOOT_ROM && ARCH_SH7372
1944         default ZBOOT_ROM_NONE
1945         help
1946           Include experimental SD/MMC loading code in the ROM-able zImage.
1947           With this enabled it is possible to write the ROM-able zImage
1948           kernel image to an MMC or SD card and boot the kernel straight
1949           from the reset vector. At reset the processor Mask ROM will load
1950           the first part of the ROM-able zImage which in turn loads the
1951           rest the kernel image to RAM.
1952
1953 config ZBOOT_ROM_NONE
1954         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
1955         help
1956           Do not load image from SD or MMC
1957
1958 config ZBOOT_ROM_MMCIF
1959         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
1960         help
1961           Load image from MMCIF hardware block.
1962
1963 config ZBOOT_ROM_SH_MOBILE_SDHI
1964         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
1965         help
1966           Load image from SDHI hardware block
1967
1968 endchoice
1969
1970 config ARM_APPENDED_DTB
1971         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1972         depends on OF
1973         help
1974           With this option, the boot code will look for a device tree binary
1975           (DTB) appended to zImage
1976           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1977
1978           This is meant as a backward compatibility convenience for those
1979           systems with a bootloader that can't be upgraded to accommodate
1980           the documented boot protocol using a device tree.
1981
1982           Beware that there is very little in terms of protection against
1983           this option being confused by leftover garbage in memory that might
1984           look like a DTB header after a reboot if no actual DTB is appended
1985           to zImage.  Do not leave this option active in a production kernel
1986           if you don't intend to always append a DTB.  Proper passing of the
1987           location into r2 of a bootloader provided DTB is always preferable
1988           to this option.
1989
1990 config ARM_ATAG_DTB_COMPAT
1991         bool "Supplement the appended DTB with traditional ATAG information"
1992         depends on ARM_APPENDED_DTB
1993         help
1994           Some old bootloaders can't be updated to a DTB capable one, yet
1995           they provide ATAGs with memory configuration, the ramdisk address,
1996           the kernel cmdline string, etc.  Such information is dynamically
1997           provided by the bootloader and can't always be stored in a static
1998           DTB.  To allow a device tree enabled kernel to be used with such
1999           bootloaders, this option allows zImage to extract the information
2000           from the ATAG list and store it at run time into the appended DTB.
2001
2002 choice
2003         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
2004         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2005
2006 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2007         bool "Use bootloader kernel arguments if available"
2008         help
2009           Uses the command-line options passed by the boot loader instead of
2010           the device tree bootargs property. If the boot loader doesn't provide
2011           any, the device tree bootargs property will be used.
2012
2013 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
2014         bool "Extend with bootloader kernel arguments"
2015         help
2016           The command-line arguments provided by the boot loader will be
2017           appended to the the device tree bootargs property.
2018
2019 endchoice
2020
2021 config CMDLINE
2022         string "Default kernel command string"
2023         default ""
2024         help
2025           On some architectures (EBSA110 and CATS), there is currently no way
2026           for the boot loader to pass arguments to the kernel. For these
2027           architectures, you should supply some command-line options at build
2028           time by entering them here. As a minimum, you should specify the
2029           memory size and the root device (e.g., mem=64M root=/dev/nfs).
2030
2031 choice
2032         prompt "Kernel command line type" if CMDLINE != ""
2033         default CMDLINE_FROM_BOOTLOADER
2034         depends on ATAGS
2035
2036 config CMDLINE_FROM_BOOTLOADER
2037         bool "Use bootloader kernel arguments if available"
2038         help
2039           Uses the command-line options passed by the boot loader. If
2040           the boot loader doesn't provide any, the default kernel command
2041           string provided in CMDLINE will be used.
2042
2043 config CMDLINE_EXTEND
2044         bool "Extend bootloader kernel arguments"
2045         help
2046           The command-line arguments provided by the boot loader will be
2047           appended to the default kernel command string.
2048
2049 config CMDLINE_FORCE
2050         bool "Always use the default kernel command string"
2051         help
2052           Always use the default kernel command string, even if the boot
2053           loader passes other arguments to the kernel.
2054           This is useful if you cannot or don't want to change the
2055           command-line options your boot loader passes to the kernel.
2056 endchoice
2057
2058 config XIP_KERNEL
2059         bool "Kernel Execute-In-Place from ROM"
2060         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
2061         help
2062           Execute-In-Place allows the kernel to run from non-volatile storage
2063           directly addressable by the CPU, such as NOR flash. This saves RAM
2064           space since the text section of the kernel is not loaded from flash
2065           to RAM.  Read-write sections, such as the data section and stack,
2066           are still copied to RAM.  The XIP kernel is not compressed since
2067           it has to run directly from flash, so it will take more space to
2068           store it.  The flash address used to link the kernel object files,
2069           and for storing it, is configuration dependent. Therefore, if you
2070           say Y here, you must know the proper physical address where to
2071           store the kernel image depending on your own flash memory usage.
2072
2073           Also note that the make target becomes "make xipImage" rather than
2074           "make zImage" or "make Image".  The final kernel binary to put in
2075           ROM memory will be arch/arm/boot/xipImage.
2076
2077           If unsure, say N.
2078
2079 config XIP_PHYS_ADDR
2080         hex "XIP Kernel Physical Location"
2081         depends on XIP_KERNEL
2082         default "0x00080000"
2083         help
2084           This is the physical address in your flash memory the kernel will
2085           be linked for and stored to.  This address is dependent on your
2086           own flash usage.
2087
2088 config KEXEC
2089         bool "Kexec system call (EXPERIMENTAL)"
2090         depends on (!SMP || PM_SLEEP_SMP)
2091         help
2092           kexec is a system call that implements the ability to shutdown your
2093           current kernel, and to start another kernel.  It is like a reboot
2094           but it is independent of the system firmware.   And like a reboot
2095           you can start any kernel with it, not just Linux.
2096
2097           It is an ongoing process to be certain the hardware in a machine
2098           is properly shutdown, so do not be surprised if this code does not
2099           initially work for you.
2100
2101 config ATAGS_PROC
2102         bool "Export atags in procfs"
2103         depends on ATAGS && KEXEC
2104         default y
2105         help
2106           Should the atags used to boot the kernel be exported in an "atags"
2107           file in procfs. Useful with kexec.
2108
2109 config CRASH_DUMP
2110         bool "Build kdump crash kernel (EXPERIMENTAL)"
2111         help
2112           Generate crash dump after being started by kexec. This should
2113           be normally only set in special crash dump kernels which are
2114           loaded in the main kernel with kexec-tools into a specially
2115           reserved region and then later executed after a crash by
2116           kdump/kexec. The crash dump kernel must be compiled to a
2117           memory address not used by the main kernel
2118
2119           For more details see Documentation/kdump/kdump.txt
2120
2121 config AUTO_ZRELADDR
2122         bool "Auto calculation of the decompressed kernel image address"
2123         help
2124           ZRELADDR is the physical address where the decompressed kernel
2125           image will be placed. If AUTO_ZRELADDR is selected, the address
2126           will be determined at run-time by masking the current IP with
2127           0xf8000000. This assumes the zImage being placed in the first 128MB
2128           from start of memory.
2129
2130 endmenu
2131
2132 menu "CPU Power Management"
2133
2134 if ARCH_HAS_CPUFREQ
2135 source "drivers/cpufreq/Kconfig"
2136 endif
2137
2138 source "drivers/cpuidle/Kconfig"
2139
2140 endmenu
2141
2142 menu "Floating point emulation"
2143
2144 comment "At least one emulation must be selected"
2145
2146 config FPE_NWFPE
2147         bool "NWFPE math emulation"
2148         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2149         ---help---
2150           Say Y to include the NWFPE floating point emulator in the kernel.
2151           This is necessary to run most binaries. Linux does not currently
2152           support floating point hardware so you need to say Y here even if
2153           your machine has an FPA or floating point co-processor podule.
2154
2155           You may say N here if you are going to load the Acorn FPEmulator
2156           early in the bootup.
2157
2158 config FPE_NWFPE_XP
2159         bool "Support extended precision"
2160         depends on FPE_NWFPE
2161         help
2162           Say Y to include 80-bit support in the kernel floating-point
2163           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2164           Note that gcc does not generate 80-bit operations by default,
2165           so in most cases this option only enlarges the size of the
2166           floating point emulator without any good reason.
2167
2168           You almost surely want to say N here.
2169
2170 config FPE_FASTFPE
2171         bool "FastFPE math emulation (EXPERIMENTAL)"
2172         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2173         ---help---
2174           Say Y here to include the FAST floating point emulator in the kernel.
2175           This is an experimental much faster emulator which now also has full
2176           precision for the mantissa.  It does not support any exceptions.
2177           It is very simple, and approximately 3-6 times faster than NWFPE.
2178
2179           It should be sufficient for most programs.  It may be not suitable
2180           for scientific calculations, but you have to check this for yourself.
2181           If you do not feel you need a faster FP emulation you should better
2182           choose NWFPE.
2183
2184 config VFP
2185         bool "VFP-format floating point maths"
2186         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2187         help
2188           Say Y to include VFP support code in the kernel. This is needed
2189           if your hardware includes a VFP unit.
2190
2191           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2192           release notes and additional status information.
2193
2194           Say N if your target does not have VFP hardware.
2195
2196 config VFPv3
2197         bool
2198         depends on VFP
2199         default y if CPU_V7
2200
2201 config NEON
2202         bool "Advanced SIMD (NEON) Extension support"
2203         depends on VFPv3 && CPU_V7
2204         help
2205           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2206           Extension.
2207
2208 config KERNEL_MODE_NEON
2209         bool "Support for NEON in kernel mode"
2210         depends on NEON && AEABI
2211         help
2212           Say Y to include support for NEON in kernel mode.
2213
2214 endmenu
2215
2216 menu "Userspace binary formats"
2217
2218 source "fs/Kconfig.binfmt"
2219
2220 config ARTHUR
2221         tristate "RISC OS personality"
2222         depends on !AEABI
2223         help
2224           Say Y here to include the kernel code necessary if you want to run
2225           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2226           experimental; if this sounds frightening, say N and sleep in peace.
2227           You can also say M here to compile this support as a module (which
2228           will be called arthur).
2229
2230 endmenu
2231
2232 menu "Power management options"
2233
2234 source "kernel/power/Kconfig"
2235
2236 config ARCH_SUSPEND_POSSIBLE
2237         depends on !ARCH_S5PC100
2238         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2239                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2240         def_bool y
2241
2242 config ARM_CPU_SUSPEND
2243         def_bool PM_SLEEP
2244
2245 endmenu
2246
2247 source "net/Kconfig"
2248
2249 source "drivers/Kconfig"
2250
2251 source "fs/Kconfig"
2252
2253 source "arch/arm/Kconfig.debug"
2254
2255 source "security/Kconfig"
2256
2257 source "crypto/Kconfig"
2258
2259 source "lib/Kconfig"
2260
2261 source "arch/arm/kvm/Kconfig"