Pileus Git - ~andy/linux/blob - arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
   5         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   6         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
   7         select ARCH_HAVE_CUSTOM_GPIO_H
   8         select ARCH_MIGHT_HAVE_PC_PARPORT
   9         select ARCH_USE_BUILTIN_BSWAP
  10         select ARCH_USE_CMPXCHG_LOCKREF
  11         select ARCH_WANT_IPC_PARSE_VERSION
  12         select BUILDTIME_EXTABLE_SORT if MMU
  13         select CLONE_BACKWARDS
  14         select CPU_PM if (SUSPEND || CPU_IDLE)
  15         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  16         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  17         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  18         select GENERIC_IDLE_POLL_SETUP
  19         select GENERIC_IRQ_PROBE
  20         select GENERIC_IRQ_SHOW
  21         select GENERIC_PCI_IOMAP
  22         select GENERIC_SCHED_CLOCK
  23         select GENERIC_SMP_IDLE_THREAD
  24         select GENERIC_STRNCPY_FROM_USER
  25         select GENERIC_STRNLEN_USER
  26         select HARDIRQS_SW_RESEND
  27         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
  28         select HAVE_ARCH_KGDB
  29         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  30         select HAVE_ARCH_TRACEHOOK
  31         select HAVE_BPF_JIT
  32         select HAVE_CONTEXT_TRACKING
  33         select HAVE_C_RECORDMCOUNT
  34         select HAVE_CC_STACKPROTECTOR
  35         select HAVE_DEBUG_KMEMLEAK
  36         select HAVE_DMA_API_DEBUG
  37         select HAVE_DMA_ATTRS
  38         select HAVE_DMA_CONTIGUOUS if MMU
  39         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
  40         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  41         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  42         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  43         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  44         select HAVE_GENERIC_DMA_COHERENT
  45         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  46         select HAVE_IDE if PCI || ISA || PCMCIA
  47         select HAVE_IRQ_TIME_ACCOUNTING
  48         select HAVE_KERNEL_GZIP
  49         select HAVE_KERNEL_LZ4
  50         select HAVE_KERNEL_LZMA
  51         select HAVE_KERNEL_LZO
  52         select HAVE_KERNEL_XZ
  53         select HAVE_KPROBES if !XIP_KERNEL
  54         select HAVE_KRETPROBES if (HAVE_KPROBES)
  55         select HAVE_MEMBLOCK
  56         select HAVE_MOD_ARCH_SPECIFIC if ARM_UNWIND
  57         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  58         select HAVE_PERF_EVENTS
  59         select HAVE_PERF_REGS
  60         select HAVE_PERF_USER_STACK_DUMP
  61         select HAVE_REGS_AND_STACK_ACCESS_API
  62         select HAVE_SYSCALL_TRACEPOINTS
  63         select HAVE_UID16
  64         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  65         select IRQ_FORCED_THREADING
  66         select KTIME_SCALAR
  67         select MODULES_USE_ELF_REL
  68         select NO_BOOTMEM
  69         select OLD_SIGACTION
  70         select OLD_SIGSUSPEND3
  71         select PERF_USE_VMALLOC
  72         select RTC_LIB
  73         select SYS_SUPPORTS_APM_EMULATION
  74         # Above selects are sorted alphabetically; please add new ones
  75         # according to that.  Thanks.
  76         help
  77           The ARM series is a line of low-power-consumption RISC chip designs
  78           licensed by ARM Ltd and targeted at embedded applications and
  79           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  80           manufactured, but legacy ARM-based PC hardware remains popular in
  81           Europe.  There is an ARM Linux project with a web page at
  82           <http://www.arm.linux.org.uk/>.
  83
  84 config ARM_HAS_SG_CHAIN
  85         bool
  86
  87 config NEED_SG_DMA_LENGTH
  88         bool
  89
  90 config ARM_DMA_USE_IOMMU
  91         bool
  92         select ARM_HAS_SG_CHAIN
  93         select NEED_SG_DMA_LENGTH
  94
  95 if ARM_DMA_USE_IOMMU
  96
  97 config ARM_DMA_IOMMU_ALIGNMENT
  98         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
  99         range 4 9
 100         default 8
 101         help
 102           DMA mapping framework by default aligns all buffers to the smallest
 103           PAGE_SIZE order which is greater than or equal to the requested buffer
 104           size. This works well for buffers up to a few hundreds kilobytes, but
 105           for larger buffers it just a waste of address space. Drivers which has
 106           relatively small addressing window (like 64Mib) might run out of
 107           virtual space with just a few allocations.
 108
 109           With this parameter you can specify the maximum PAGE_SIZE order for
 110           DMA IOMMU buffers. Larger buffers will be aligned only to this
 111           specified order. The order is expressed as a power of two multiplied
 112           by the PAGE_SIZE.
 113
 114 endif
 115
 116 config HAVE_PWM
 117         bool
 118
 119 config MIGHT_HAVE_PCI
 120         bool
 121
 122 config SYS_SUPPORTS_APM_EMULATION
 123         bool
 124
 125 config HAVE_TCM
 126         bool
 127         select GENERIC_ALLOCATOR
 128
 129 config HAVE_PROC_CPU
 130         bool
 131
 132 config NO_IOPORT
 133         bool
 134
 135 config EISA
 136         bool
 137         ---help---
 138           The Extended Industry Standard Architecture (EISA) bus was
 139           developed as an open alternative to the IBM MicroChannel bus.
 140
 141           The EISA bus provided some of the features of the IBM MicroChannel
 142           bus while maintaining backward compatibility with cards made for
 143           the older ISA bus.  The EISA bus saw limited use between 1988 and
 144           1995 when it was made obsolete by the PCI bus.
 145
 146           Say Y here if you are building a kernel for an EISA-based machine.
 147
 148           Otherwise, say N.
 149
 150 config SBUS
 151         bool
 152
 153 config STACKTRACE_SUPPORT
 154         bool
 155         default y
 156
 157 config HAVE_LATENCYTOP_SUPPORT
 158         bool
 159         depends on !SMP
 160         default y
 161
 162 config LOCKDEP_SUPPORT
 163         bool
 164         default y
 165
 166 config TRACE_IRQFLAGS_SUPPORT
 167         bool
 168         default y
 169
 170 config RWSEM_GENERIC_SPINLOCK
 171         bool
 172         default y
 173
 174 config RWSEM_XCHGADD_ALGORITHM
 175         bool
 176
 177 config ARCH_HAS_ILOG2_U32
 178         bool
 179
 180 config ARCH_HAS_ILOG2_U64
 181         bool
 182
 183 config ARCH_HAS_CPUFREQ
 184         bool
 185         help
 186           Internal node to signify that the ARCH has CPUFREQ support
 187           and that the relevant menu configurations are displayed for
 188           it.
 189
 190 config ARCH_HAS_BANDGAP
 191         bool
 192
 193 config GENERIC_HWEIGHT
 194         bool
 195         default y
 196
 197 config GENERIC_CALIBRATE_DELAY
 198         bool
 199         default y
 200
 201 config ARCH_MAY_HAVE_PC_FDC
 202         bool
 203
 204 config ZONE_DMA
 205         bool
 206
 207 config NEED_DMA_MAP_STATE
 208        def_bool y
 209
 210 config ARCH_HAS_DMA_SET_COHERENT_MASK
 211         bool
 212
 213 config GENERIC_ISA_DMA
 214         bool
 215
 216 config FIQ
 217         bool
 218
 219 config NEED_RET_TO_USER
 220         bool
 221
 222 config ARCH_MTD_XIP
 223         bool
 224
 225 config VECTORS_BASE
 226         hex
 227         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 228         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 229         default 0x00000000
 230         help
 231           The base address of exception vectors.  This must be two pages
 232           in size.
 233
 234 config ARM_PATCH_PHYS_VIRT
 235         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 236         default y
 237         depends on !XIP_KERNEL && MMU
 238         depends on !ARCH_REALVIEW || !SPARSEMEM
 239         help
 240           Patch phys-to-virt and virt-to-phys translation functions at
 241           boot and module load time according to the position of the
 242           kernel in system memory.
 243
 244           This can only be used with non-XIP MMU kernels where the base
 245           of physical memory is at a 16MB boundary.
 246
 247           Only disable this option if you know that you do not require
 248           this feature (eg, building a kernel for a single machine) and
 249           you need to shrink the kernel to the minimal size.
 250
 251 config NEED_MACH_GPIO_H
 252         bool
 253         help
 254           Select this when mach/gpio.h is required to provide special
 255           definitions for this platform. The need for mach/gpio.h should
 256           be avoided when possible.
 257
 258 config NEED_MACH_IO_H
 259         bool
 260         help
 261           Select this when mach/io.h is required to provide special
 262           definitions for this platform.  The need for mach/io.h should
 263           be avoided when possible.
 264
 265 config NEED_MACH_MEMORY_H
 266         bool
 267         help
 268           Select this when mach/memory.h is required to provide special
 269           definitions for this platform.  The need for mach/memory.h should
 270           be avoided when possible.
 271
 272 config PHYS_OFFSET
 273         hex "Physical address of main memory" if MMU
 274         depends on !ARM_PATCH_PHYS_VIRT && !NEED_MACH_MEMORY_H
 275         default DRAM_BASE if !MMU
 276         help
 277           Please provide the physical address corresponding to the
 278           location of main memory in your system.
 279
 280 config GENERIC_BUG
 281         def_bool y
 282         depends on BUG
 283
 284 source "init/Kconfig"
 285
 286 source "kernel/Kconfig.freezer"
 287
 288 menu "System Type"
 289
 290 config MMU
 291         bool "MMU-based Paged Memory Management Support"
 292         default y
 293         help
 294           Select if you want MMU-based virtualised addressing space
 295           support by paged memory management. If unsure, say 'Y'.
 296
 297 #
 298 # The "ARM system type" choice list is ordered alphabetically by option
 299 # text.  Please add new entries in the option alphabetic order.
 300 #
 301 choice
 302         prompt "ARM system type"
 303         default ARCH_VERSATILE if !MMU
 304         default ARCH_MULTIPLATFORM if MMU
 305
 306 config ARCH_MULTIPLATFORM
 307         bool "Allow multiple platforms to be selected"
 308         depends on MMU
 309         select ARM_PATCH_PHYS_VIRT
 310         select AUTO_ZRELADDR
 311         select COMMON_CLK
 312         select MULTI_IRQ_HANDLER
 313         select SPARSE_IRQ
 314         select USE_OF
 315
 316 config ARCH_INTEGRATOR
 317         bool "ARM Ltd. Integrator family"
 318         select ARCH_HAS_CPUFREQ
 319         select ARM_AMBA
 320         select COMMON_CLK
 321         select COMMON_CLK_VERSATILE
 322         select GENERIC_CLOCKEVENTS
 323         select HAVE_TCM
 324         select ICST
 325         select MULTI_IRQ_HANDLER
 326         select NEED_MACH_MEMORY_H
 327         select PLAT_VERSATILE
 328         select SPARSE_IRQ
 329         select USE_OF
 330         select VERSATILE_FPGA_IRQ
 331         help
 332           Support for ARM's Integrator platform.
 333
 334 config ARCH_REALVIEW
 335         bool "ARM Ltd. RealView family"
 336         select ARCH_WANT_OPTIONAL_GPIOLIB
 337         select ARM_AMBA
 338         select ARM_TIMER_SP804
 339         select COMMON_CLK
 340         select COMMON_CLK_VERSATILE
 341         select GENERIC_CLOCKEVENTS
 342         select GPIO_PL061 if GPIOLIB
 343         select ICST
 344         select NEED_MACH_MEMORY_H
 345         select PLAT_VERSATILE
 346         select PLAT_VERSATILE_CLCD
 347         help
 348           This enables support for ARM Ltd RealView boards.
 349
 350 config ARCH_VERSATILE
 351         bool "ARM Ltd. Versatile family"
 352         select ARCH_WANT_OPTIONAL_GPIOLIB
 353         select ARM_AMBA
 354         select ARM_TIMER_SP804
 355         select ARM_VIC
 356         select CLKDEV_LOOKUP
 357         select GENERIC_CLOCKEVENTS
 358         select HAVE_MACH_CLKDEV
 359         select ICST
 360         select PLAT_VERSATILE
 361         select PLAT_VERSATILE_CLCD
 362         select PLAT_VERSATILE_CLOCK
 363         select VERSATILE_FPGA_IRQ
 364         help
 365           This enables support for ARM Ltd Versatile board.
 366
 367 config ARCH_AT91
 368         bool "Atmel AT91"
 369         select ARCH_REQUIRE_GPIOLIB
 370         select CLKDEV_LOOKUP
 371         select IRQ_DOMAIN
 372         select NEED_MACH_GPIO_H
 373         select NEED_MACH_IO_H if PCCARD
 374         select PINCTRL
 375         select PINCTRL_AT91 if USE_OF
 376         help
 377           This enables support for systems based on Atmel
 378           AT91RM9200 and AT91SAM9* processors.
 379
 380 config ARCH_CLPS711X
 381         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 382         select ARCH_REQUIRE_GPIOLIB
 383         select AUTO_ZRELADDR
 384         select CLKSRC_MMIO
 385         select COMMON_CLK
 386         select CPU_ARM720T
 387         select GENERIC_CLOCKEVENTS
 388         select MFD_SYSCON
 389         select MULTI_IRQ_HANDLER
 390         select SPARSE_IRQ
 391         help
 392           Support for Cirrus Logic 711x/721x/731x based boards.
 393
 394 config ARCH_GEMINI
 395         bool "Cortina Systems Gemini"
 396         select ARCH_REQUIRE_GPIOLIB
 397         select CLKSRC_MMIO
 398         select CPU_FA526
 399         select GENERIC_CLOCKEVENTS
 400         help
 401           Support for the Cortina Systems Gemini family SoCs
 402
 403 config ARCH_EBSA110
 404         bool "EBSA-110"
 405         select ARCH_USES_GETTIMEOFFSET
 406         select CPU_SA110
 407         select ISA
 408         select NEED_MACH_IO_H
 409         select NEED_MACH_MEMORY_H
 410         select NO_IOPORT
 411         help
 412           This is an evaluation board for the StrongARM processor available
 413           from Digital. It has limited hardware on-board, including an
 414           Ethernet interface, two PCMCIA sockets, two serial ports and a
 415           parallel port.
 416
 417 config ARCH_EP93XX
 418         bool "EP93xx-based"
 419         select ARCH_HAS_HOLES_MEMORYMODEL
 420         select ARCH_REQUIRE_GPIOLIB
 421         select ARCH_USES_GETTIMEOFFSET
 422         select ARM_AMBA
 423         select ARM_VIC
 424         select CLKDEV_LOOKUP
 425         select CPU_ARM920T
 426         select NEED_MACH_MEMORY_H
 427         help
 428           This enables support for the Cirrus EP93xx series of CPUs.
 429
 430 config ARCH_FOOTBRIDGE
 431         bool "FootBridge"
 432         select CPU_SA110
 433         select FOOTBRIDGE
 434         select GENERIC_CLOCKEVENTS
 435         select HAVE_IDE
 436         select NEED_MACH_IO_H if !MMU
 437         select NEED_MACH_MEMORY_H
 438         help
 439           Support for systems based on the DC21285 companion chip
 440           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 441
 442 config ARCH_NETX
 443         bool "Hilscher NetX based"
 444         select ARM_VIC
 445         select CLKSRC_MMIO
 446         select CPU_ARM926T
 447         select GENERIC_CLOCKEVENTS
 448         help
 449           This enables support for systems based on the Hilscher NetX Soc
 450
 451 config ARCH_IOP13XX
 452         bool "IOP13xx-based"
 453         depends on MMU
 454         select CPU_XSC3
 455         select NEED_MACH_MEMORY_H
 456         select NEED_RET_TO_USER
 457         select PCI
 458         select PLAT_IOP
 459         select VMSPLIT_1G
 460         help
 461           Support for Intel's IOP13XX (XScale) family of processors.
 462
 463 config ARCH_IOP32X
 464         bool "IOP32x-based"
 465         depends on MMU
 466         select ARCH_REQUIRE_GPIOLIB
 467         select CPU_XSCALE
 468         select GPIO_IOP
 469         select NEED_RET_TO_USER
 470         select PCI
 471         select PLAT_IOP
 472         help
 473           Support for Intel's 80219 and IOP32X (XScale) family of
 474           processors.
 475
 476 config ARCH_IOP33X
 477         bool "IOP33x-based"
 478         depends on MMU
 479         select ARCH_REQUIRE_GPIOLIB
 480         select CPU_XSCALE
 481         select GPIO_IOP
 482         select NEED_RET_TO_USER
 483         select PCI
 484         select PLAT_IOP
 485         help
 486           Support for Intel's IOP33X (XScale) family of processors.
 487
 488 config ARCH_IXP4XX
 489         bool "IXP4xx-based"
 490         depends on MMU
 491         select ARCH_HAS_DMA_SET_COHERENT_MASK
 492         select ARCH_SUPPORTS_BIG_ENDIAN
 493         select ARCH_REQUIRE_GPIOLIB
 494         select CLKSRC_MMIO
 495         select CPU_XSCALE
 496         select DMABOUNCE if PCI
 497         select GENERIC_CLOCKEVENTS
 498         select MIGHT_HAVE_PCI
 499         select NEED_MACH_IO_H
 500         select USB_EHCI_BIG_ENDIAN_DESC
 501         select USB_EHCI_BIG_ENDIAN_MMIO
 502         help
 503           Support for Intel's IXP4XX (XScale) family of processors.
 504
 505 config ARCH_DOVE
 506         bool "Marvell Dove"
 507         select ARCH_REQUIRE_GPIOLIB
 508         select CPU_PJ4
 509         select GENERIC_CLOCKEVENTS
 510         select MIGHT_HAVE_PCI
 511         select MVEBU_MBUS
 512         select PINCTRL
 513         select PINCTRL_DOVE
 514         select PLAT_ORION_LEGACY
 515         select USB_ARCH_HAS_EHCI
 516         help
 517           Support for the Marvell Dove SoC 88AP510
 518
 519 config ARCH_KIRKWOOD
 520         bool "Marvell Kirkwood"
 521         select ARCH_HAS_CPUFREQ
 522         select ARCH_REQUIRE_GPIOLIB
 523         select CPU_FEROCEON
 524         select GENERIC_CLOCKEVENTS
 525         select MVEBU_MBUS
 526         select PCI
 527         select PCI_QUIRKS
 528         select PINCTRL
 529         select PINCTRL_KIRKWOOD
 530         select PLAT_ORION_LEGACY
 531         help
 532           Support for the following Marvell Kirkwood series SoCs:
 533           88F6180, 88F6192 and 88F6281.
 534
 535 config ARCH_MV78XX0
 536         bool "Marvell MV78xx0"
 537         select ARCH_REQUIRE_GPIOLIB
 538         select CPU_FEROCEON
 539         select GENERIC_CLOCKEVENTS
 540         select MVEBU_MBUS
 541         select PCI
 542         select PLAT_ORION_LEGACY
 543         help
 544           Support for the following Marvell MV78xx0 series SoCs:
 545           MV781x0, MV782x0.
 546
 547 config ARCH_ORION5X
 548         bool "Marvell Orion"
 549         depends on MMU
 550         select ARCH_REQUIRE_GPIOLIB
 551         select CPU_FEROCEON
 552         select GENERIC_CLOCKEVENTS
 553         select MVEBU_MBUS
 554         select PCI
 555         select PLAT_ORION_LEGACY
 556         help
 557           Support for the following Marvell Orion 5x series SoCs:
 558           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 559           Orion-2 (5281), Orion-1-90 (6183).
 560
 561 config ARCH_MMP
 562         bool "Marvell PXA168/910/MMP2"
 563         depends on MMU
 564         select ARCH_REQUIRE_GPIOLIB
 565         select CLKDEV_LOOKUP
 566         select GENERIC_ALLOCATOR
 567         select GENERIC_CLOCKEVENTS
 568         select GPIO_PXA
 569         select IRQ_DOMAIN
 570         select MULTI_IRQ_HANDLER
 571         select PINCTRL
 572         select PLAT_PXA
 573         select SPARSE_IRQ
 574         help
 575           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 576
 577 config ARCH_KS8695
 578         bool "Micrel/Kendin KS8695"
 579         select ARCH_REQUIRE_GPIOLIB
 580         select CLKSRC_MMIO
 581         select CPU_ARM922T
 582         select GENERIC_CLOCKEVENTS
 583         select NEED_MACH_MEMORY_H
 584         help
 585           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 586           System-on-Chip devices.
 587
 588 config ARCH_W90X900
 589         bool "Nuvoton W90X900 CPU"
 590         select ARCH_REQUIRE_GPIOLIB
 591         select CLKDEV_LOOKUP
 592         select CLKSRC_MMIO
 593         select CPU_ARM926T
 594         select GENERIC_CLOCKEVENTS
 595         help
 596           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 597           At present, the w90x900 has been renamed nuc900, regarding
 598           the ARM series product line, you can login the following
 599           link address to know more.
 600
 601           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 602                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 603
 604 config ARCH_LPC32XX
 605         bool "NXP LPC32XX"
 606         select ARCH_REQUIRE_GPIOLIB
 607         select ARM_AMBA
 608         select CLKDEV_LOOKUP
 609         select CLKSRC_MMIO
 610         select CPU_ARM926T
 611         select GENERIC_CLOCKEVENTS
 612         select HAVE_IDE
 613         select HAVE_PWM
 614         select USB_ARCH_HAS_OHCI
 615         select USE_OF
 616         help
 617           Support for the NXP LPC32XX family of processors
 618
 619 config ARCH_PXA
 620         bool "PXA2xx/PXA3xx-based"
 621         depends on MMU
 622         select ARCH_HAS_CPUFREQ
 623         select ARCH_MTD_XIP
 624         select ARCH_REQUIRE_GPIOLIB
 625         select ARM_CPU_SUSPEND if PM
 626         select AUTO_ZRELADDR
 627         select CLKDEV_LOOKUP
 628         select CLKSRC_MMIO
 629         select GENERIC_CLOCKEVENTS
 630         select GPIO_PXA
 631         select HAVE_IDE
 632         select MULTI_IRQ_HANDLER
 633         select PLAT_PXA
 634         select SPARSE_IRQ
 635         help
 636           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 637
 638 config ARCH_MSM
 639         bool "Qualcomm MSM"
 640         select ARCH_REQUIRE_GPIOLIB
 641         select CLKSRC_OF if OF
 642         select COMMON_CLK
 643         select GENERIC_CLOCKEVENTS
 644         help
 645           Support for Qualcomm MSM/QSD based systems.  This runs on the
 646           apps processor of the MSM/QSD and depends on a shared memory
 647           interface to the modem processor which runs the baseband
 648           stack and controls some vital subsystems
 649           (clock and power control, etc).
 650
 651 config ARCH_SHMOBILE
 652         bool "Renesas SH-Mobile / R-Mobile"
 653         select ARM_PATCH_PHYS_VIRT
 654         select CLKDEV_LOOKUP
 655         select GENERIC_CLOCKEVENTS
 656         select HAVE_ARM_SCU if SMP
 657         select HAVE_ARM_TWD if SMP
 658         select HAVE_MACH_CLKDEV
 659         select HAVE_SMP
 660         select MIGHT_HAVE_CACHE_L2X0
 661         select MULTI_IRQ_HANDLER
 662         select NO_IOPORT
 663         select PINCTRL
 664         select PM_GENERIC_DOMAINS if PM
 665         select SPARSE_IRQ
 666         help
 667           Support for Renesas's SH-Mobile and R-Mobile ARM platforms.
 668
 669 config ARCH_RPC
 670         bool "RiscPC"
 671         select ARCH_ACORN
 672         select ARCH_MAY_HAVE_PC_FDC
 673         select ARCH_SPARSEMEM_ENABLE
 674         select ARCH_USES_GETTIMEOFFSET
 675         select FIQ
 676         select HAVE_IDE
 677         select HAVE_PATA_PLATFORM
 678         select ISA_DMA_API
 679         select NEED_MACH_IO_H
 680         select NEED_MACH_MEMORY_H
 681         select NO_IOPORT
 682         select VIRT_TO_BUS
 683         help
 684           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 685           CD-ROM interface, serial and parallel port, and the floppy drive.
 686
 687 config ARCH_SA1100
 688         bool "SA1100-based"
 689         select ARCH_HAS_CPUFREQ
 690         select ARCH_MTD_XIP
 691         select ARCH_REQUIRE_GPIOLIB
 692         select ARCH_SPARSEMEM_ENABLE
 693         select CLKDEV_LOOKUP
 694         select CLKSRC_MMIO
 695         select CPU_FREQ
 696         select CPU_SA1100
 697         select GENERIC_CLOCKEVENTS
 698         select HAVE_IDE
 699         select ISA
 700         select NEED_MACH_MEMORY_H
 701         select SPARSE_IRQ
 702         help
 703           Support for StrongARM 11x0 based boards.
 704
 705 config ARCH_S3C24XX
 706         bool "Samsung S3C24XX SoCs"
 707         select ARCH_HAS_CPUFREQ
 708         select ARCH_REQUIRE_GPIOLIB
 709         select CLKDEV_LOOKUP
 710         select CLKSRC_SAMSUNG_PWM
 711         select GENERIC_CLOCKEVENTS
 712         select GPIO_SAMSUNG
 713         select HAVE_S3C2410_I2C if I2C
 714         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 715         select HAVE_S3C_RTC if RTC_CLASS
 716         select MULTI_IRQ_HANDLER
 717         select NEED_MACH_IO_H
 718         select SAMSUNG_ATAGS
 719         help
 720           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 721           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 722           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 723           Samsung SMDK2410 development board (and derivatives).
 724
 725 config ARCH_S3C64XX
 726         bool "Samsung S3C64XX"
 727         select ARCH_HAS_CPUFREQ
 728         select ARCH_REQUIRE_GPIOLIB
 729         select ARM_AMBA
 730         select ARM_VIC
 731         select CLKDEV_LOOKUP
 732         select CLKSRC_SAMSUNG_PWM
 733         select COMMON_CLK
 734         select CPU_V6
 735         select GENERIC_CLOCKEVENTS
 736         select GPIO_SAMSUNG
 737         select HAVE_S3C2410_I2C if I2C
 738         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 739         select HAVE_TCM
 740         select NO_IOPORT
 741         select PLAT_SAMSUNG
 742         select PM_GENERIC_DOMAINS
 743         select S3C_DEV_NAND
 744         select S3C_GPIO_TRACK
 745         select SAMSUNG_ATAGS
 746         select SAMSUNG_GPIOLIB_4BIT
 747         select SAMSUNG_WAKEMASK
 748         select SAMSUNG_WDT_RESET
 749         select USB_ARCH_HAS_OHCI
 750         help
 751           Samsung S3C64XX series based systems
 752
 753 config ARCH_S5P64X0
 754         bool "Samsung S5P6440 S5P6450"
 755         select CLKDEV_LOOKUP
 756         select CLKSRC_SAMSUNG_PWM
 757         select CPU_V6
 758         select GENERIC_CLOCKEVENTS
 759         select GPIO_SAMSUNG
 760         select HAVE_S3C2410_I2C if I2C
 761         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 762         select HAVE_S3C_RTC if RTC_CLASS
 763         select NEED_MACH_GPIO_H
 764         select SAMSUNG_ATAGS
 765         select SAMSUNG_WDT_RESET
 766         help
 767           Samsung S5P64X0 CPU based systems, such as the Samsung SMDK6440,
 768           SMDK6450.
 769
 770 config ARCH_S5PC100
 771         bool "Samsung S5PC100"
 772         select ARCH_REQUIRE_GPIOLIB
 773         select CLKDEV_LOOKUP
 774         select CLKSRC_SAMSUNG_PWM
 775         select CPU_V7
 776         select GENERIC_CLOCKEVENTS
 777         select GPIO_SAMSUNG
 778         select HAVE_S3C2410_I2C if I2C
 779         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 780         select HAVE_S3C_RTC if RTC_CLASS
 781         select NEED_MACH_GPIO_H
 782         select SAMSUNG_ATAGS
 783         select SAMSUNG_WDT_RESET
 784         help
 785           Samsung S5PC100 series based systems
 786
 787 config ARCH_S5PV210
 788         bool "Samsung S5PV210/S5PC110"
 789         select ARCH_HAS_CPUFREQ
 790         select ARCH_HAS_HOLES_MEMORYMODEL
 791         select ARCH_SPARSEMEM_ENABLE
 792         select CLKDEV_LOOKUP
 793         select CLKSRC_SAMSUNG_PWM
 794         select CPU_V7
 795         select GENERIC_CLOCKEVENTS
 796         select GPIO_SAMSUNG
 797         select HAVE_S3C2410_I2C if I2C
 798         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 799         select HAVE_S3C_RTC if RTC_CLASS
 800         select NEED_MACH_GPIO_H
 801         select NEED_MACH_MEMORY_H
 802         select SAMSUNG_ATAGS
 803         help
 804           Samsung S5PV210/S5PC110 series based systems
 805
 806 config ARCH_EXYNOS
 807         bool "Samsung EXYNOS"
 808         select ARCH_HAS_CPUFREQ
 809         select ARCH_HAS_HOLES_MEMORYMODEL
 810         select ARCH_REQUIRE_GPIOLIB
 811         select ARCH_SPARSEMEM_ENABLE
 812         select ARM_GIC
 813         select COMMON_CLK
 814         select CPU_V7
 815         select GENERIC_CLOCKEVENTS
 816         select HAVE_S3C2410_I2C if I2C
 817         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 818         select HAVE_S3C_RTC if RTC_CLASS
 819         select NEED_MACH_MEMORY_H
 820         select SPARSE_IRQ
 821         select USE_OF
 822         help
 823           Support for SAMSUNG's EXYNOS SoCs (EXYNOS4/5)
 824
 825 config ARCH_DAVINCI
 826         bool "TI DaVinci"
 827         select ARCH_HAS_HOLES_MEMORYMODEL
 828         select ARCH_REQUIRE_GPIOLIB
 829         select CLKDEV_LOOKUP
 830         select GENERIC_ALLOCATOR
 831         select GENERIC_CLOCKEVENTS
 832         select GENERIC_IRQ_CHIP
 833         select HAVE_IDE
 834         select TI_PRIV_EDMA
 835         select USE_OF
 836         select ZONE_DMA
 837         help
 838           Support for TI's DaVinci platform.
 839
 840 config ARCH_OMAP1
 841         bool "TI OMAP1"
 842         depends on MMU
 843         select ARCH_HAS_CPUFREQ
 844         select ARCH_HAS_HOLES_MEMORYMODEL
 845         select ARCH_OMAP
 846         select ARCH_REQUIRE_GPIOLIB
 847         select CLKDEV_LOOKUP
 848         select CLKSRC_MMIO
 849         select GENERIC_CLOCKEVENTS
 850         select GENERIC_IRQ_CHIP
 851         select HAVE_IDE
 852         select IRQ_DOMAIN
 853         select NEED_MACH_IO_H if PCCARD
 854         select NEED_MACH_MEMORY_H
 855         help
 856           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 857
 858 endchoice
 859
 860 menu "Multiple platform selection"
 861         depends on ARCH_MULTIPLATFORM
 862
 863 comment "CPU Core family selection"
 864
 865 config ARCH_MULTI_V4T
 866         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 867         depends on !ARCH_MULTI_V6_V7
 868         select ARCH_MULTI_V4_V5
 869         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 870                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 871                 CPU_ARM925T || CPU_ARM940T)
 872
 873 config ARCH_MULTI_V5
 874         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 875         depends on !ARCH_MULTI_V6_V7
 876         select ARCH_MULTI_V4_V5
 877         select CPU_ARM926T if (!CPU_ARM946E || CPU_ARM1020 || \
 878                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 879                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 880
 881 config ARCH_MULTI_V4_V5
 882         bool
 883
 884 config ARCH_MULTI_V6
 885         bool "ARMv6 based platforms (ARM11)"
 886         select ARCH_MULTI_V6_V7
 887         select CPU_V6
 888
 889 config ARCH_MULTI_V7
 890         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 891         default y
 892         select ARCH_MULTI_V6_V7
 893         select CPU_V7
 894
 895 config ARCH_MULTI_V6_V7
 896         bool
 897
 898 config ARCH_MULTI_CPU_AUTO
 899         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 900         select ARCH_MULTI_V5
 901
 902 endmenu
 903
 904 #
 905 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 906 # Kconfigs may be included either alphabetically (according to the
 907 # plat- suffix) or along side the corresponding mach-* source.
 908 #
 909 source "arch/arm/mach-mvebu/Kconfig"
 910
 911 source "arch/arm/mach-at91/Kconfig"
 912
 913 source "arch/arm/mach-bcm/Kconfig"
 914
 915 source "arch/arm/mach-bcm2835/Kconfig"
 916
 917 source "arch/arm/mach-clps711x/Kconfig"
 918
 919 source "arch/arm/mach-cns3xxx/Kconfig"
 920
 921 source "arch/arm/mach-davinci/Kconfig"
 922
 923 source "arch/arm/mach-dove/Kconfig"
 924
 925 source "arch/arm/mach-ep93xx/Kconfig"
 926
 927 source "arch/arm/mach-footbridge/Kconfig"
 928
 929 source "arch/arm/mach-gemini/Kconfig"
 930
 931 source "arch/arm/mach-highbank/Kconfig"
 932
 933 source "arch/arm/mach-integrator/Kconfig"
 934
 935 source "arch/arm/mach-iop32x/Kconfig"
 936
 937 source "arch/arm/mach-iop33x/Kconfig"
 938
 939 source "arch/arm/mach-iop13xx/Kconfig"
 940
 941 source "arch/arm/mach-ixp4xx/Kconfig"
 942
 943 source "arch/arm/mach-keystone/Kconfig"
 944
 945 source "arch/arm/mach-kirkwood/Kconfig"
 946
 947 source "arch/arm/mach-ks8695/Kconfig"
 948
 949 source "arch/arm/mach-msm/Kconfig"
 950
 951 source "arch/arm/mach-mv78xx0/Kconfig"
 952
 953 source "arch/arm/mach-imx/Kconfig"
 954
 955 source "arch/arm/mach-mxs/Kconfig"
 956
 957 source "arch/arm/mach-netx/Kconfig"
 958
 959 source "arch/arm/mach-nomadik/Kconfig"
 960
 961 source "arch/arm/mach-nspire/Kconfig"
 962
 963 source "arch/arm/plat-omap/Kconfig"
 964
 965 source "arch/arm/mach-omap1/Kconfig"
 966
 967 source "arch/arm/mach-omap2/Kconfig"
 968
 969 source "arch/arm/mach-orion5x/Kconfig"
 970
 971 source "arch/arm/mach-picoxcell/Kconfig"
 972
 973 source "arch/arm/mach-pxa/Kconfig"
 974 source "arch/arm/plat-pxa/Kconfig"
 975
 976 source "arch/arm/mach-mmp/Kconfig"
 977
 978 source "arch/arm/mach-realview/Kconfig"
 979
 980 source "arch/arm/mach-rockchip/Kconfig"
 981
 982 source "arch/arm/mach-sa1100/Kconfig"
 983
 984 source "arch/arm/plat-samsung/Kconfig"
 985
 986 source "arch/arm/mach-socfpga/Kconfig"
 987
 988 source "arch/arm/mach-spear/Kconfig"
 989
 990 source "arch/arm/mach-sti/Kconfig"
 991
 992 source "arch/arm/mach-s3c24xx/Kconfig"
 993
 994 source "arch/arm/mach-s3c64xx/Kconfig"
 995
 996 source "arch/arm/mach-s5p64x0/Kconfig"
 997
 998 source "arch/arm/mach-s5pc100/Kconfig"
 999
1000 source "arch/arm/mach-s5pv210/Kconfig"
1001
1002 source "arch/arm/mach-exynos/Kconfig"
1003
1004 source "arch/arm/mach-shmobile/Kconfig"
1005
1006 source "arch/arm/mach-sunxi/Kconfig"
1007
1008 source "arch/arm/mach-prima2/Kconfig"
1009
1010 source "arch/arm/mach-tegra/Kconfig"
1011
1012 source "arch/arm/mach-u300/Kconfig"
1013
1014 source "arch/arm/mach-ux500/Kconfig"
1015
1016 source "arch/arm/mach-versatile/Kconfig"
1017
1018 source "arch/arm/mach-vexpress/Kconfig"
1019 source "arch/arm/plat-versatile/Kconfig"
1020
1021 source "arch/arm/mach-virt/Kconfig"
1022
1023 source "arch/arm/mach-vt8500/Kconfig"
1024
1025 source "arch/arm/mach-w90x900/Kconfig"
1026
1027 source "arch/arm/mach-zynq/Kconfig"
1028
1029 # Definitions to make life easier
1030 config ARCH_ACORN
1031         bool
1032
1033 config PLAT_IOP
1034         bool
1035         select GENERIC_CLOCKEVENTS
1036
1037 config PLAT_ORION
1038         bool
1039         select CLKSRC_MMIO
1040         select COMMON_CLK
1041         select GENERIC_IRQ_CHIP
1042         select IRQ_DOMAIN
1043
1044 config PLAT_ORION_LEGACY
1045         bool
1046         select PLAT_ORION
1047
1048 config PLAT_PXA
1049         bool
1050
1051 config PLAT_VERSATILE
1052         bool
1053
1054 config ARM_TIMER_SP804
1055         bool
1056         select CLKSRC_MMIO
1057         select CLKSRC_OF if OF
1058
1059 source arch/arm/mm/Kconfig
1060
1061 config ARM_NR_BANKS
1062         int
1063         default 16 if ARCH_EP93XX
1064         default 8
1065
1066 config IWMMXT
1067         bool "Enable iWMMXt support" if !CPU_PJ4
1068         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4
1069         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4
1070         help
1071           Enable support for iWMMXt context switching at run time if
1072           running on a CPU that supports it.
1073
1074 config MULTI_IRQ_HANDLER
1075         bool
1076         help
1077           Allow each machine to specify it's own IRQ handler at run time.
1078
1079 if !MMU
1080 source "arch/arm/Kconfig-nommu"
1081 endif
1082
1083 config PJ4B_ERRATA_4742
1084         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1085         depends on CPU_PJ4B && MACH_ARMADA_370
1086         default y
1087         help
1088           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1089           Event (WFE) IDLE states, a specific timing sensitivity exists between
1090           the retiring WFI/WFE instructions and the newly issued subsequent
1091           instructions.  This sensitivity can result in a CPU hang scenario.
1092           Workaround:
1093           The software must insert either a Data Synchronization Barrier (DSB)
1094           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1095           instruction
1096
1097 config ARM_ERRATA_326103
1098         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1099         depends on CPU_V6
1100         help
1101           Executing a SWP instruction to read-only memory does not set bit 11
1102           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1103           treat the access as a read, preventing a COW from occurring and
1104           causing the faulting task to livelock.
1105
1106 config ARM_ERRATA_411920
1107         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1108         depends on CPU_V6 || CPU_V6K
1109         help
1110           Invalidation of the Instruction Cache operation can
1111           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1112           It does not affect the MPCore. This option enables the ARM Ltd.
1113           recommended workaround.
1114
1115 config ARM_ERRATA_430973
1116         bool "ARM errata: Stale prediction on replaced interworking branch"
1117         depends on CPU_V7
1118         help
1119           This option enables the workaround for the 430973 Cortex-A8
1120           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1121           interworking branch is replaced with another code sequence at the
1122           same virtual address, whether due to self-modifying code or virtual
1123           to physical address re-mapping, Cortex-A8 does not recover from the
1124           stale interworking branch prediction. This results in Cortex-A8
1125           executing the new code sequence in the incorrect ARM or Thumb state.
1126           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1127           and also flushes the branch target cache at every context switch.
1128           Note that setting specific bits in the ACTLR register may not be
1129           available in non-secure mode.
1130
1131 config ARM_ERRATA_458693
1132         bool "ARM errata: Processor deadlock when a false hazard is created"
1133         depends on CPU_V7
1134         depends on !ARCH_MULTIPLATFORM
1135         help
1136           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1137           erratum. For very specific sequences of memory operations, it is
1138           possible for a hazard condition intended for a cache line to instead
1139           be incorrectly associated with a different cache line. This false
1140           hazard might then cause a processor deadlock. The workaround enables
1141           the L1 caching of the NEON accesses and disables the PLD instruction
1142           in the ACTLR register. Note that setting specific bits in the ACTLR
1143           register may not be available in non-secure mode.
1144
1145 config ARM_ERRATA_460075
1146         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1147         depends on CPU_V7
1148         depends on !ARCH_MULTIPLATFORM
1149         help
1150           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1151           erratum. Any asynchronous access to the L2 cache may encounter a
1152           situation in which recent store transactions to the L2 cache are lost
1153           and overwritten with stale memory contents from external memory. The
1154           workaround disables the write-allocate mode for the L2 cache via the
1155           ACTLR register. Note that setting specific bits in the ACTLR register
1156           may not be available in non-secure mode.
1157
1158 config ARM_ERRATA_742230
1159         bool "ARM errata: DMB operation may be faulty"
1160         depends on CPU_V7 && SMP
1161         depends on !ARCH_MULTIPLATFORM
1162         help
1163           This option enables the workaround for the 742230 Cortex-A9
1164           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1165           between two write operations may not ensure the correct visibility
1166           ordering of the two writes. This workaround sets a specific bit in
1167           the diagnostic register of the Cortex-A9 which causes the DMB
1168           instruction to behave as a DSB, ensuring the correct behaviour of
1169           the two writes.
1170
1171 config ARM_ERRATA_742231
1172         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1173         depends on CPU_V7 && SMP
1174         depends on !ARCH_MULTIPLATFORM
1175         help
1176           This option enables the workaround for the 742231 Cortex-A9
1177           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1178           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1179           accessing some data located in the same cache line, may get corrupted
1180           data due to bad handling of the address hazard when the line gets
1181           replaced from one of the CPUs at the same time as another CPU is
1182           accessing it. This workaround sets specific bits in the diagnostic
1183           register of the Cortex-A9 which reduces the linefill issuing
1184           capabilities of the processor.
1185
1186 config PL310_ERRATA_588369
1187         bool "PL310 errata: Clean & Invalidate maintenance operations do not invalidate clean lines"
1188         depends on CACHE_L2X0
1189         help
1190            The PL310 L2 cache controller implements three types of Clean &
1191            Invalidate maintenance operations: by Physical Address
1192            (offset 0x7F0), by Index/Way (0x7F8) and by Way (0x7FC).
1193            They are architecturally defined to behave as the execution of a
1194            clean operation followed immediately by an invalidate operation,
1195            both performing to the same memory location. This functionality
1196            is not correctly implemented in PL310 as clean lines are not
1197            invalidated as a result of these operations.
1198
1199 config ARM_ERRATA_643719
1200         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1201         depends on CPU_V7 && SMP
1202         help
1203           This option enables the workaround for the 643719 Cortex-A9 (prior to
1204           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1205           register returns zero when it should return one. The workaround
1206           corrects this value, ensuring cache maintenance operations which use
1207           it behave as intended and avoiding data corruption.
1208
1209 config ARM_ERRATA_720789
1210         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1211         depends on CPU_V7
1212         help
1213           This option enables the workaround for the 720789 Cortex-A9 (prior to
1214           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1215           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1216           As a consequence of this erratum, some TLB entries which should be
1217           invalidated are not, resulting in an incoherency in the system page
1218           tables. The workaround changes the TLB flushing routines to invalidate
1219           entries regardless of the ASID.
1220
1221 config PL310_ERRATA_727915
1222         bool "PL310 errata: Background Clean & Invalidate by Way operation can cause data corruption"
1223         depends on CACHE_L2X0
1224         help
1225           PL310 implements the Clean & Invalidate by Way L2 cache maintenance
1226           operation (offset 0x7FC). This operation runs in background so that
1227           PL310 can handle normal accesses while it is in progress. Under very
1228           rare circumstances, due to this erratum, write data can be lost when
1229           PL310 treats a cacheable write transaction during a Clean &
1230           Invalidate by Way operation.
1231
1232 config ARM_ERRATA_743622
1233         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1234         depends on CPU_V7
1235         depends on !ARCH_MULTIPLATFORM
1236         help
1237           This option enables the workaround for the 743622 Cortex-A9
1238           (r2p*) erratum. Under very rare conditions, a faulty
1239           optimisation in the Cortex-A9 Store Buffer may lead to data
1240           corruption. This workaround sets a specific bit in the diagnostic
1241           register of the Cortex-A9 which disables the Store Buffer
1242           optimisation, preventing the defect from occurring. This has no
1243           visible impact on the overall performance or power consumption of the
1244           processor.
1245
1246 config ARM_ERRATA_751472
1247         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1248         depends on CPU_V7
1249         depends on !ARCH_MULTIPLATFORM
1250         help
1251           This option enables the workaround for the 751472 Cortex-A9 (prior
1252           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1253           completion of a following broadcasted operation if the second
1254           operation is received by a CPU before the ICIALLUIS has completed,
1255           potentially leading to corrupted entries in the cache or TLB.
1256
1257 config PL310_ERRATA_753970
1258         bool "PL310 errata: cache sync operation may be faulty"
1259         depends on CACHE_PL310
1260         help
1261           This option enables the workaround for the 753970 PL310 (r3p0) erratum.
1262
1263           Under some condition the effect of cache sync operation on
1264           the store buffer still remains when the operation completes.
1265           This means that the store buffer is always asked to drain and
1266           this prevents it from merging any further writes. The workaround
1267           is to replace the normal offset of cache sync operation (0x730)
1268           by another offset targeting an unmapped PL310 register 0x740.
1269           This has the same effect as the cache sync operation: store buffer
1270           drain and waiting for all buffers empty.
1271
1272 config ARM_ERRATA_754322
1273         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1274         depends on CPU_V7
1275         help
1276           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1277           r3p*) erratum. A speculative memory access may cause a page table walk
1278           which starts prior to an ASID switch but completes afterwards. This
1279           can populate the micro-TLB with a stale entry which may be hit with
1280           the new ASID. This workaround places two dsb instructions in the mm
1281           switching code so that no page table walks can cross the ASID switch.
1282
1283 config ARM_ERRATA_754327
1284         bool "ARM errata: no automatic Store Buffer drain"
1285         depends on CPU_V7 && SMP
1286         help
1287           This option enables the workaround for the 754327 Cortex-A9 (prior to
1288           r2p0) erratum. The Store Buffer does not have any automatic draining
1289           mechanism and therefore a livelock may occur if an external agent
1290           continuously polls a memory location waiting to observe an update.
1291           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1292           written polling loops from denying visibility of updates to memory.
1293
1294 config ARM_ERRATA_364296
1295         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1296         depends on CPU_V6
1297         help
1298           This options enables the workaround for the 364296 ARM1136
1299           r0p2 erratum (possible cache data corruption with
1300           hit-under-miss enabled). It sets the undocumented bit 31 in
1301           the auxiliary control register and the FI bit in the control
1302           register, thus disabling hit-under-miss without putting the
1303           processor into full low interrupt latency mode. ARM11MPCore
1304           is not affected.
1305
1306 config ARM_ERRATA_764369
1307         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1308         depends on CPU_V7 && SMP
1309         help
1310           This option enables the workaround for erratum 764369
1311           affecting Cortex-A9 MPCore with two or more processors (all
1312           current revisions). Under certain timing circumstances, a data
1313           cache line maintenance operation by MVA targeting an Inner
1314           Shareable memory region may fail to proceed up to either the
1315           Point of Coherency or to the Point of Unification of the
1316           system. This workaround adds a DSB instruction before the
1317           relevant cache maintenance functions and sets a specific bit
1318           in the diagnostic control register of the SCU.
1319
1320 config PL310_ERRATA_769419
1321         bool "PL310 errata: no automatic Store Buffer drain"
1322         depends on CACHE_L2X0
1323         help
1324           On revisions of the PL310 prior to r3p2, the Store Buffer does
1325           not automatically drain. This can cause normal, non-cacheable
1326           writes to be retained when the memory system is idle, leading
1327           to suboptimal I/O performance for drivers using coherent DMA.
1328           This option adds a write barrier to the cpu_idle loop so that,
1329           on systems with an outer cache, the store buffer is drained
1330           explicitly.
1331
1332 config ARM_ERRATA_775420
1333        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1334        depends on CPU_V7
1335        help
1336          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1337          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1338          operation aborts with MMU exception, it might cause the processor
1339          to deadlock. This workaround puts DSB before executing ISB if
1340          an abort may occur on cache maintenance.
1341
1342 config ARM_ERRATA_798181
1343         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1344         depends on CPU_V7 && SMP
1345         help
1346           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1347           adequately shooting down all use of the old entries. This
1348           option enables the Linux kernel workaround for this erratum
1349           which sends an IPI to the CPUs that are running the same ASID
1350           as the one being invalidated.
1351
1352 config ARM_ERRATA_773022
1353         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1354         depends on CPU_V7
1355         help
1356           This option enables the workaround for the 773022 Cortex-A15
1357           (up to r0p4) erratum. In certain rare sequences of code, the
1358           loop buffer may deliver incorrect instructions. This
1359           workaround disables the loop buffer to avoid the erratum.
1360
1361 endmenu
1362
1363 source "arch/arm/common/Kconfig"
1364
1365 menu "Bus support"
1366
1367 config ARM_AMBA
1368         bool
1369
1370 config ISA
1371         bool
1372         help
1373           Find out whether you have ISA slots on your motherboard.  ISA is the
1374           name of a bus system, i.e. the way the CPU talks to the other stuff
1375           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1376           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1377           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1378
1379 # Select ISA DMA controller support
1380 config ISA_DMA
1381         bool
1382         select ISA_DMA_API
1383
1384 # Select ISA DMA interface
1385 config ISA_DMA_API
1386         bool
1387
1388 config PCI
1389         bool "PCI support" if MIGHT_HAVE_PCI
1390         help
1391           Find out whether you have a PCI motherboard. PCI is the name of a
1392           bus system, i.e. the way the CPU talks to the other stuff inside
1393           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1394           VESA. If you have PCI, say Y, otherwise N.
1395
1396 config PCI_DOMAINS
1397         bool
1398         depends on PCI
1399
1400 config PCI_NANOENGINE
1401         bool "BSE nanoEngine PCI support"
1402         depends on SA1100_NANOENGINE
1403         help
1404           Enable PCI on the BSE nanoEngine board.
1405
1406 config PCI_SYSCALL
1407         def_bool PCI
1408
1409 config PCI_HOST_ITE8152
1410         bool
1411         depends on PCI && MACH_ARMCORE
1412         default y
1413         select DMABOUNCE
1414
1415 source "drivers/pci/Kconfig"
1416 source "drivers/pci/pcie/Kconfig"
1417
1418 source "drivers/pcmcia/Kconfig"
1419
1420 endmenu
1421
1422 menu "Kernel Features"
1423
1424 config HAVE_SMP
1425         bool
1426         help
1427           This option should be selected by machines which have an SMP-
1428           capable CPU.
1429
1430           The only effect of this option is to make the SMP-related
1431           options available to the user for configuration.
1432
1433 config SMP
1434         bool "Symmetric Multi-Processing"
1435         depends on CPU_V6K || CPU_V7
1436         depends on GENERIC_CLOCKEVENTS
1437         depends on HAVE_SMP
1438         depends on MMU || ARM_MPU
1439         help
1440           This enables support for systems with more than one CPU. If you have
1441           a system with only one CPU, like most personal computers, say N. If
1442           you have a system with more than one CPU, say Y.
1443
1444           If you say N here, the kernel will run on single and multiprocessor
1445           machines, but will use only one CPU of a multiprocessor machine. If
1446           you say Y here, the kernel will run on many, but not all, single
1447           processor machines. On a single processor machine, the kernel will
1448           run faster if you say N here.
1449
1450           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1451           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1452           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1453
1454           If you don't know what to do here, say N.
1455
1456 config SMP_ON_UP
1457         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1458         depends on SMP && !XIP_KERNEL && MMU
1459         default y
1460         help
1461           SMP kernels contain instructions which fail on non-SMP processors.
1462           Enabling this option allows the kernel to modify itself to make
1463           these instructions safe.  Disabling it allows about 1K of space
1464           savings.
1465
1466           If you don't know what to do here, say Y.
1467
1468 config ARM_CPU_TOPOLOGY
1469         bool "Support cpu topology definition"
1470         depends on SMP && CPU_V7
1471         default y
1472         help
1473           Support ARM cpu topology definition. The MPIDR register defines
1474           affinity between processors which is then used to describe the cpu
1475           topology of an ARM System.
1476
1477 config SCHED_MC
1478         bool "Multi-core scheduler support"
1479         depends on ARM_CPU_TOPOLOGY
1480         help
1481           Multi-core scheduler support improves the CPU scheduler's decision
1482           making when dealing with multi-core CPU chips at a cost of slightly
1483           increased overhead in some places. If unsure say N here.
1484
1485 config SCHED_SMT
1486         bool "SMT scheduler support"
1487         depends on ARM_CPU_TOPOLOGY
1488         help
1489           Improves the CPU scheduler's decision making when dealing with
1490           MultiThreading at a cost of slightly increased overhead in some
1491           places. If unsure say N here.
1492
1493 config HAVE_ARM_SCU
1494         bool
1495         help
1496           This option enables support for the ARM system coherency unit
1497
1498 config HAVE_ARM_ARCH_TIMER
1499         bool "Architected timer support"
1500         depends on CPU_V7
1501         select ARM_ARCH_TIMER
1502         select GENERIC_CLOCKEVENTS
1503         help
1504           This option enables support for the ARM architected timer
1505
1506 config HAVE_ARM_TWD
1507         bool
1508         depends on SMP
1509         select CLKSRC_OF if OF
1510         help
1511           This options enables support for the ARM timer and watchdog unit
1512
1513 config MCPM
1514         bool "Multi-Cluster Power Management"
1515         depends on CPU_V7 && SMP
1516         help
1517           This option provides the common power management infrastructure
1518           for (multi-)cluster based systems, such as big.LITTLE based
1519           systems.
1520
1521 config BIG_LITTLE
1522         bool "big.LITTLE support (Experimental)"
1523         depends on CPU_V7 && SMP
1524         select MCPM
1525         help
1526           This option enables support selections for the big.LITTLE
1527           system architecture.
1528
1529 config BL_SWITCHER
1530         bool "big.LITTLE switcher support"
1531         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU
1532         select CPU_PM
1533         select ARM_CPU_SUSPEND
1534         help
1535           The big.LITTLE "switcher" provides the core functionality to
1536           transparently handle transition between a cluster of A15's
1537           and a cluster of A7's in a big.LITTLE system.
1538
1539 config BL_SWITCHER_DUMMY_IF
1540         tristate "Simple big.LITTLE switcher user interface"
1541         depends on BL_SWITCHER && DEBUG_KERNEL
1542         help
1543           This is a simple and dummy char dev interface to control
1544           the big.LITTLE switcher core code.  It is meant for
1545           debugging purposes only.
1546
1547 choice
1548         prompt "Memory split"
1549         default VMSPLIT_3G
1550         help
1551           Select the desired split between kernel and user memory.
1552
1553           If you are not absolutely sure what you are doing, leave this
1554           option alone!
1555
1556         config VMSPLIT_3G
1557                 bool "3G/1G user/kernel split"
1558         config VMSPLIT_2G
1559                 bool "2G/2G user/kernel split"
1560         config VMSPLIT_1G
1561                 bool "1G/3G user/kernel split"
1562 endchoice
1563
1564 config PAGE_OFFSET
1565         hex
1566         default 0x40000000 if VMSPLIT_1G
1567         default 0x80000000 if VMSPLIT_2G
1568         default 0xC0000000
1569
1570 config NR_CPUS
1571         int "Maximum number of CPUs (2-32)"
1572         range 2 32
1573         depends on SMP
1574         default "4"
1575
1576 config HOTPLUG_CPU
1577         bool "Support for hot-pluggable CPUs"
1578         depends on SMP
1579         help
1580           Say Y here to experiment with turning CPUs off and on.  CPUs
1581           can be controlled through /sys/devices/system/cpu.
1582
1583 config ARM_PSCI
1584         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1585         depends on CPU_V7
1586         help
1587           Say Y here if you want Linux to communicate with system firmware
1588           implementing the PSCI specification for CPU-centric power
1589           management operations described in ARM document number ARM DEN
1590           0022A ("Power State Coordination Interface System Software on
1591           ARM processors").
1592
1593 # The GPIO number here must be sorted by descending number. In case of
1594 # a multiplatform kernel, we just want the highest value required by the
1595 # selected platforms.
1596 config ARCH_NR_GPIO
1597         int
1598         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1599         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX
1600         default 392 if ARCH_U8500
1601         default 352 if ARCH_VT8500
1602         default 288 if ARCH_SUNXI
1603         default 264 if MACH_H4700
1604         default 0
1605         help
1606           Maximum number of GPIOs in the system.
1607
1608           If unsure, leave the default value.
1609
1610 source kernel/Kconfig.preempt
1611
1612 config HZ_FIXED
1613         int
1614         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || ARCH_S5P64X0 || \
1615                 ARCH_S5PV210 || ARCH_EXYNOS4
1616         default AT91_TIMER_HZ if ARCH_AT91
1617         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE
1618         default 0
1619
1620 choice
1621         depends on HZ_FIXED = 0
1622         prompt "Timer frequency"
1623
1624 config HZ_100
1625         bool "100 Hz"
1626
1627 config HZ_200
1628         bool "200 Hz"
1629
1630 config HZ_250
1631         bool "250 Hz"
1632
1633 config HZ_300
1634         bool "300 Hz"
1635
1636 config HZ_500
1637         bool "500 Hz"
1638
1639 config HZ_1000
1640         bool "1000 Hz"
1641
1642 endchoice
1643
1644 config HZ
1645         int
1646         default HZ_FIXED if HZ_FIXED != 0
1647         default 100 if HZ_100
1648         default 200 if HZ_200
1649         default 250 if HZ_250
1650         default 300 if HZ_300
1651         default 500 if HZ_500
1652         default 1000
1653
1654 config SCHED_HRTICK
1655         def_bool HIGH_RES_TIMERS
1656
1657 config THUMB2_KERNEL
1658         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1659         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1660         default y if CPU_THUMBONLY
1661         select AEABI
1662         select ARM_ASM_UNIFIED
1663         select ARM_UNWIND
1664         help
1665           By enabling this option, the kernel will be compiled in
1666           Thumb-2 mode. A compiler/assembler that understand the unified
1667           ARM-Thumb syntax is needed.
1668
1669           If unsure, say N.
1670
1671 config THUMB2_AVOID_R_ARM_THM_JUMP11
1672         bool "Work around buggy Thumb-2 short branch relocations in gas"
1673         depends on THUMB2_KERNEL && MODULES
1674         default y
1675         help
1676           Various binutils versions can resolve Thumb-2 branches to
1677           locally-defined, preemptible global symbols as short-range "b.n"
1678           branch instructions.
1679
1680           This is a problem, because there's no guarantee the final
1681           destination of the symbol, or any candidate locations for a
1682           trampoline, are within range of the branch.  For this reason, the
1683           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1684           relocation in modules at all, and it makes little sense to add
1685           support.
1686
1687           The symptom is that the kernel fails with an "unsupported
1688           relocation" error when loading some modules.
1689
1690           Until fixed tools are available, passing
1691           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1692           code which hits this problem, at the cost of a bit of extra runtime
1693           stack usage in some cases.
1694
1695           The problem is described in more detail at:
1696               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1697
1698           Only Thumb-2 kernels are affected.
1699
1700           Unless you are sure your tools don't have this problem, say Y.
1701
1702 config ARM_ASM_UNIFIED
1703         bool
1704
1705 config AEABI
1706         bool "Use the ARM EABI to compile the kernel"
1707         help
1708           This option allows for the kernel to be compiled using the latest
1709           ARM ABI (aka EABI).  This is only useful if you are using a user
1710           space environment that is also compiled with EABI.
1711
1712           Since there are major incompatibilities between the legacy ABI and
1713           EABI, especially with regard to structure member alignment, this
1714           option also changes the kernel syscall calling convention to
1715           disambiguate both ABIs and allow for backward compatibility support
1716           (selected with CONFIG_OABI_COMPAT).
1717
1718           To use this you need GCC version 4.0.0 or later.
1719
1720 config OABI_COMPAT
1721         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1722         depends on AEABI && !THUMB2_KERNEL
1723         help
1724           This option preserves the old syscall interface along with the
1725           new (ARM EABI) one. It also provides a compatibility layer to
1726           intercept syscalls that have structure arguments which layout
1727           in memory differs between the legacy ABI and the new ARM EABI
1728           (only for non "thumb" binaries). This option adds a tiny
1729           overhead to all syscalls and produces a slightly larger kernel.
1730
1731           The seccomp filter system will not be available when this is
1732           selected, since there is no way yet to sensibly distinguish
1733           between calling conventions during filtering.
1734
1735           If you know you'll be using only pure EABI user space then you
1736           can say N here. If this option is not selected and you attempt
1737           to execute a legacy ABI binary then the result will be
1738           UNPREDICTABLE (in fact it can be predicted that it won't work
1739           at all). If in doubt say N.
1740
1741 config ARCH_HAS_HOLES_MEMORYMODEL
1742         bool
1743
1744 config ARCH_SPARSEMEM_ENABLE
1745         bool
1746
1747 config ARCH_SPARSEMEM_DEFAULT
1748         def_bool ARCH_SPARSEMEM_ENABLE
1749
1750 config ARCH_SELECT_MEMORY_MODEL
1751         def_bool ARCH_SPARSEMEM_ENABLE
1752
1753 config HAVE_ARCH_PFN_VALID
1754         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1755
1756 config HIGHMEM
1757         bool "High Memory Support"
1758         depends on MMU
1759         help
1760           The address space of ARM processors is only 4 Gigabytes large
1761           and it has to accommodate user address space, kernel address
1762           space as well as some memory mapped IO. That means that, if you
1763           have a large amount of physical memory and/or IO, not all of the
1764           memory can be "permanently mapped" by the kernel. The physical
1765           memory that is not permanently mapped is called "high memory".
1766
1767           Depending on the selected kernel/user memory split, minimum
1768           vmalloc space and actual amount of RAM, you may not need this
1769           option which should result in a slightly faster kernel.
1770
1771           If unsure, say n.
1772
1773 config HIGHPTE
1774         bool "Allocate 2nd-level pagetables from highmem"
1775         depends on HIGHMEM
1776
1777 config HW_PERF_EVENTS
1778         bool "Enable hardware performance counter support for perf events"
1779         depends on PERF_EVENTS
1780         default y
1781         help
1782           Enable hardware performance counter support for perf events. If
1783           disabled, perf events will use software events only.
1784
1785 config SYS_SUPPORTS_HUGETLBFS
1786        def_bool y
1787        depends on ARM_LPAE
1788
1789 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1790        def_bool y
1791        depends on ARM_LPAE
1792
1793 config ARCH_WANT_GENERAL_HUGETLB
1794         def_bool y
1795
1796 source "mm/Kconfig"
1797
1798 config FORCE_MAX_ZONEORDER
1799         int "Maximum zone order" if ARCH_SHMOBILE
1800         range 11 64 if ARCH_SHMOBILE
1801         default "12" if SOC_AM33XX
1802         default "9" if SA1111
1803         default "11"
1804         help
1805           The kernel memory allocator divides physically contiguous memory
1806           blocks into "zones", where each zone is a power of two number of
1807           pages.  This option selects the largest power of two that the kernel
1808           keeps in the memory allocator.  If you need to allocate very large
1809           blocks of physically contiguous memory, then you may need to
1810           increase this value.
1811
1812           This config option is actually maximum order plus one. For example,
1813           a value of 11 means that the largest free memory block is 2^10 pages.
1814
1815 config ALIGNMENT_TRAP
1816         bool
1817         depends on CPU_CP15_MMU
1818         default y if !ARCH_EBSA110
1819         select HAVE_PROC_CPU if PROC_FS
1820         help
1821           ARM processors cannot fetch/store information which is not
1822           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1823           address divisible by 4. On 32-bit ARM processors, these non-aligned
1824           fetch/store instructions will be emulated in software if you say
1825           here, which has a severe performance impact. This is necessary for
1826           correct operation of some network protocols. With an IP-only
1827           configuration it is safe to say N, otherwise say Y.
1828
1829 config UACCESS_WITH_MEMCPY
1830         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1831         depends on MMU
1832         default y if CPU_FEROCEON
1833         help
1834           Implement faster copy_to_user and clear_user methods for CPU
1835           cores where a 8-word STM instruction give significantly higher
1836           memory write throughput than a sequence of individual 32bit stores.
1837
1838           A possible side effect is a slight increase in scheduling latency
1839           between threads sharing the same address space if they invoke
1840           such copy operations with large buffers.
1841
1842           However, if the CPU data cache is using a write-allocate mode,
1843           this option is unlikely to provide any performance gain.
1844
1845 config SECCOMP
1846         bool
1847         prompt "Enable seccomp to safely compute untrusted bytecode"
1848         ---help---
1849           This kernel feature is useful for number crunching applications
1850           that may need to compute untrusted bytecode during their
1851           execution. By using pipes or other transports made available to
1852           the process as file descriptors supporting the read/write
1853           syscalls, it's possible to isolate those applications in
1854           their own address space using seccomp. Once seccomp is
1855           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1856           and the task is only allowed to execute a few safe syscalls
1857           defined by each seccomp mode.
1858
1859 config SWIOTLB
1860         def_bool y
1861
1862 config IOMMU_HELPER
1863         def_bool SWIOTLB
1864
1865 config XEN_DOM0
1866         def_bool y
1867         depends on XEN
1868
1869 config XEN
1870         bool "Xen guest support on ARM (EXPERIMENTAL)"
1871         depends on ARM && AEABI && OF
1872         depends on CPU_V7 && !CPU_V6
1873         depends on !GENERIC_ATOMIC64
1874         select ARM_PSCI
1875         select SWIOTLB_XEN
1876         help
1877           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1878
1879 endmenu
1880
1881 menu "Boot options"
1882
1883 config USE_OF
1884         bool "Flattened Device Tree support"
1885         select IRQ_DOMAIN
1886         select OF
1887         select OF_EARLY_FLATTREE
1888         help
1889           Include support for flattened device tree machine descriptions.
1890
1891 config ATAGS
1892         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1893         default y
1894         help
1895           This is the traditional way of passing data to the kernel at boot
1896           time. If you are solely relying on the flattened device tree (or
1897           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1898           to remove ATAGS support from your kernel binary.  If unsure,
1899           leave this to y.
1900
1901 config DEPRECATED_PARAM_STRUCT
1902         bool "Provide old way to pass kernel parameters"
1903         depends on ATAGS
1904         help
1905           This was deprecated in 2001 and announced to live on for 5 years.
1906           Some old boot loaders still use this way.
1907
1908 # Compressed boot loader in ROM.  Yes, we really want to ask about
1909 # TEXT and BSS so we preserve their values in the config files.
1910 config ZBOOT_ROM_TEXT
1911         hex "Compressed ROM boot loader base address"
1912         default "0"
1913         help
1914           The physical address at which the ROM-able zImage is to be
1915           placed in the target.  Platforms which normally make use of
1916           ROM-able zImage formats normally set this to a suitable
1917           value in their defconfig file.
1918
1919           If ZBOOT_ROM is not enabled, this has no effect.
1920
1921 config ZBOOT_ROM_BSS
1922         hex "Compressed ROM boot loader BSS address"
1923         default "0"
1924         help
1925           The base address of an area of read/write memory in the target
1926           for the ROM-able zImage which must be available while the
1927           decompressor is running. It must be large enough to hold the
1928           entire decompressed kernel plus an additional 128 KiB.
1929           Platforms which normally make use of ROM-able zImage formats
1930           normally set this to a suitable value in their defconfig file.
1931
1932           If ZBOOT_ROM is not enabled, this has no effect.
1933
1934 config ZBOOT_ROM
1935         bool "Compressed boot loader in ROM/flash"
1936         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1937         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1938         help
1939           Say Y here if you intend to execute your compressed kernel image
1940           (zImage) directly from ROM or flash.  If unsure, say N.
1941
1942 choice
1943         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
1944         depends on ZBOOT_ROM && ARCH_SH7372
1945         default ZBOOT_ROM_NONE
1946         help
1947           Include experimental SD/MMC loading code in the ROM-able zImage.
1948           With this enabled it is possible to write the ROM-able zImage
1949           kernel image to an MMC or SD card and boot the kernel straight
1950           from the reset vector. At reset the processor Mask ROM will load
1951           the first part of the ROM-able zImage which in turn loads the
1952           rest the kernel image to RAM.
1953
1954 config ZBOOT_ROM_NONE
1955         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
1956         help
1957           Do not load image from SD or MMC
1958
1959 config ZBOOT_ROM_MMCIF
1960         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
1961         help
1962           Load image from MMCIF hardware block.
1963
1964 config ZBOOT_ROM_SH_MOBILE_SDHI
1965         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
1966         help
1967           Load image from SDHI hardware block
1968
1969 endchoice
1970
1971 config ARM_APPENDED_DTB
1972         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1973         depends on OF
1974         help
1975           With this option, the boot code will look for a device tree binary
1976           (DTB) appended to zImage
1977           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1978
1979           This is meant as a backward compatibility convenience for those
1980           systems with a bootloader that can't be upgraded to accommodate
1981           the documented boot protocol using a device tree.
1982
1983           Beware that there is very little in terms of protection against
1984           this option being confused by leftover garbage in memory that might
1985           look like a DTB header after a reboot if no actual DTB is appended
1986           to zImage.  Do not leave this option active in a production kernel
1987           if you don't intend to always append a DTB.  Proper passing of the
1988           location into r2 of a bootloader provided DTB is always preferable
1989           to this option.
1990
1991 config ARM_ATAG_DTB_COMPAT
1992         bool "Supplement the appended DTB with traditional ATAG information"
1993         depends on ARM_APPENDED_DTB
1994         help
1995           Some old bootloaders can't be updated to a DTB capable one, yet
1996           they provide ATAGs with memory configuration, the ramdisk address,
1997           the kernel cmdline string, etc.  Such information is dynamically
1998           provided by the bootloader and can't always be stored in a static
1999           DTB.  To allow a device tree enabled kernel to be used with such
2000           bootloaders, this option allows zImage to extract the information
2001           from the ATAG list and store it at run time into the appended DTB.
2002
2003 choice
2004         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
2005         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2006
2007 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2008         bool "Use bootloader kernel arguments if available"
2009         help
2010           Uses the command-line options passed by the boot loader instead of
2011           the device tree bootargs property. If the boot loader doesn't provide
2012           any, the device tree bootargs property will be used.
2013
2014 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
2015         bool "Extend with bootloader kernel arguments"
2016         help
2017           The command-line arguments provided by the boot loader will be
2018           appended to the the device tree bootargs property.
2019
2020 endchoice
2021
2022 config CMDLINE
2023         string "Default kernel command string"
2024         default ""
2025         help
2026           On some architectures (EBSA110 and CATS), there is currently no way
2027           for the boot loader to pass arguments to the kernel. For these
2028           architectures, you should supply some command-line options at build
2029           time by entering them here. As a minimum, you should specify the
2030           memory size and the root device (e.g., mem=64M root=/dev/nfs).
2031
2032 choice
2033         prompt "Kernel command line type" if CMDLINE != ""
2034         default CMDLINE_FROM_BOOTLOADER
2035         depends on ATAGS
2036
2037 config CMDLINE_FROM_BOOTLOADER
2038         bool "Use bootloader kernel arguments if available"
2039         help
2040           Uses the command-line options passed by the boot loader. If
2041           the boot loader doesn't provide any, the default kernel command
2042           string provided in CMDLINE will be used.
2043
2044 config CMDLINE_EXTEND
2045         bool "Extend bootloader kernel arguments"
2046         help
2047           The command-line arguments provided by the boot loader will be
2048           appended to the default kernel command string.
2049
2050 config CMDLINE_FORCE
2051         bool "Always use the default kernel command string"
2052         help
2053           Always use the default kernel command string, even if the boot
2054           loader passes other arguments to the kernel.
2055           This is useful if you cannot or don't want to change the
2056           command-line options your boot loader passes to the kernel.
2057 endchoice
2058
2059 config XIP_KERNEL
2060         bool "Kernel Execute-In-Place from ROM"
2061         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
2062         help
2063           Execute-In-Place allows the kernel to run from non-volatile storage
2064           directly addressable by the CPU, such as NOR flash. This saves RAM
2065           space since the text section of the kernel is not loaded from flash
2066           to RAM.  Read-write sections, such as the data section and stack,
2067           are still copied to RAM.  The XIP kernel is not compressed since
2068           it has to run directly from flash, so it will take more space to
2069           store it.  The flash address used to link the kernel object files,
2070           and for storing it, is configuration dependent. Therefore, if you
2071           say Y here, you must know the proper physical address where to
2072           store the kernel image depending on your own flash memory usage.
2073
2074           Also note that the make target becomes "make xipImage" rather than
2075           "make zImage" or "make Image".  The final kernel binary to put in
2076           ROM memory will be arch/arm/boot/xipImage.
2077
2078           If unsure, say N.
2079
2080 config XIP_PHYS_ADDR
2081         hex "XIP Kernel Physical Location"
2082         depends on XIP_KERNEL
2083         default "0x00080000"
2084         help
2085           This is the physical address in your flash memory the kernel will
2086           be linked for and stored to.  This address is dependent on your
2087           own flash usage.
2088
2089 config KEXEC
2090         bool "Kexec system call (EXPERIMENTAL)"
2091         depends on (!SMP || PM_SLEEP_SMP)
2092         help
2093           kexec is a system call that implements the ability to shutdown your
2094           current kernel, and to start another kernel.  It is like a reboot
2095           but it is independent of the system firmware.   And like a reboot
2096           you can start any kernel with it, not just Linux.
2097
2098           It is an ongoing process to be certain the hardware in a machine
2099           is properly shutdown, so do not be surprised if this code does not
2100           initially work for you.
2101
2102 config ATAGS_PROC
2103         bool "Export atags in procfs"
2104         depends on ATAGS && KEXEC
2105         default y
2106         help
2107           Should the atags used to boot the kernel be exported in an "atags"
2108           file in procfs. Useful with kexec.
2109
2110 config CRASH_DUMP
2111         bool "Build kdump crash kernel (EXPERIMENTAL)"
2112         help
2113           Generate crash dump after being started by kexec. This should
2114           be normally only set in special crash dump kernels which are
2115           loaded in the main kernel with kexec-tools into a specially
2116           reserved region and then later executed after a crash by
2117           kdump/kexec. The crash dump kernel must be compiled to a
2118           memory address not used by the main kernel
2119
2120           For more details see Documentation/kdump/kdump.txt
2121
2122 config AUTO_ZRELADDR
2123         bool "Auto calculation of the decompressed kernel image address"
2124         help
2125           ZRELADDR is the physical address where the decompressed kernel
2126           image will be placed. If AUTO_ZRELADDR is selected, the address
2127           will be determined at run-time by masking the current IP with
2128           0xf8000000. This assumes the zImage being placed in the first 128MB
2129           from start of memory.
2130
2131 endmenu
2132
2133 menu "CPU Power Management"
2134
2135 if ARCH_HAS_CPUFREQ
2136 source "drivers/cpufreq/Kconfig"
2137 endif
2138
2139 source "drivers/cpuidle/Kconfig"
2140
2141 endmenu
2142
2143 menu "Floating point emulation"
2144
2145 comment "At least one emulation must be selected"
2146
2147 config FPE_NWFPE
2148         bool "NWFPE math emulation"
2149         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2150         ---help---
2151           Say Y to include the NWFPE floating point emulator in the kernel.
2152           This is necessary to run most binaries. Linux does not currently
2153           support floating point hardware so you need to say Y here even if
2154           your machine has an FPA or floating point co-processor podule.
2155
2156           You may say N here if you are going to load the Acorn FPEmulator
2157           early in the bootup.
2158
2159 config FPE_NWFPE_XP
2160         bool "Support extended precision"
2161         depends on FPE_NWFPE
2162         help
2163           Say Y to include 80-bit support in the kernel floating-point
2164           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2165           Note that gcc does not generate 80-bit operations by default,
2166           so in most cases this option only enlarges the size of the
2167           floating point emulator without any good reason.
2168
2169           You almost surely want to say N here.
2170
2171 config FPE_FASTFPE
2172         bool "FastFPE math emulation (EXPERIMENTAL)"
2173         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2174         ---help---
2175           Say Y here to include the FAST floating point emulator in the kernel.
2176           This is an experimental much faster emulator which now also has full
2177           precision for the mantissa.  It does not support any exceptions.
2178           It is very simple, and approximately 3-6 times faster than NWFPE.
2179
2180           It should be sufficient for most programs.  It may be not suitable
2181           for scientific calculations, but you have to check this for yourself.
2182           If you do not feel you need a faster FP emulation you should better
2183           choose NWFPE.
2184
2185 config VFP
2186         bool "VFP-format floating point maths"
2187         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2188         help
2189           Say Y to include VFP support code in the kernel. This is needed
2190           if your hardware includes a VFP unit.
2191
2192           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2193           release notes and additional status information.
2194
2195           Say N if your target does not have VFP hardware.
2196
2197 config VFPv3
2198         bool
2199         depends on VFP
2200         default y if CPU_V7
2201
2202 config NEON
2203         bool "Advanced SIMD (NEON) Extension support"
2204         depends on VFPv3 && CPU_V7
2205         help
2206           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2207           Extension.
2208
2209 config KERNEL_MODE_NEON
2210         bool "Support for NEON in kernel mode"
2211         depends on NEON && AEABI
2212         help
2213           Say Y to include support for NEON in kernel mode.
2214
2215 endmenu
2216
2217 menu "Userspace binary formats"
2218
2219 source "fs/Kconfig.binfmt"
2220
2221 config ARTHUR
2222         tristate "RISC OS personality"
2223         depends on !AEABI
2224         help
2225           Say Y here to include the kernel code necessary if you want to run
2226           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2227           experimental; if this sounds frightening, say N and sleep in peace.
2228           You can also say M here to compile this support as a module (which
2229           will be called arthur).
2230
2231 endmenu
2232
2233 menu "Power management options"
2234
2235 source "kernel/power/Kconfig"
2236
2237 config ARCH_SUSPEND_POSSIBLE
2238         depends on !ARCH_S5PC100
2239         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2240                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2241         def_bool y
2242
2243 config ARM_CPU_SUSPEND
2244         def_bool PM_SLEEP
2245
2246 endmenu
2247
2248 source "net/Kconfig"
2249
2250 source "drivers/Kconfig"
2251
2252 source "fs/Kconfig"
2253
2254 source "arch/arm/Kconfig.debug"
2255
2256 source "security/Kconfig"
2257
2258 source "crypto/Kconfig"
2259
2260 source "lib/Kconfig"
2261
2262 source "arch/arm/kvm/Kconfig"